JP2002291248A - Flyback switching power supply - Google Patents
Flyback switching power supplyInfo
- Publication number
- JP2002291248A JP2002291248A JP2001094925A JP2001094925A JP2002291248A JP 2002291248 A JP2002291248 A JP 2002291248A JP 2001094925 A JP2001094925 A JP 2001094925A JP 2001094925 A JP2001094925 A JP 2001094925A JP 2002291248 A JP2002291248 A JP 2002291248A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- drive signal
- power supply
- transformer
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、交流から直流に電
力変換するスイッチング電源装置に関し、詳しくは、高
力率で電力変換可能なフライバック型スイッチング電源
装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply for converting power from AC to DC, and more particularly to a flyback switching power supply capable of converting power at a high power factor.
【0002】[0002]
【従来の技術】一般的に、コンデンサインプット形のス
イッチング電源装置では、入力電流がパルス状に流れ込
むことによって入力電流高調波が発生する。したがっ
て、スイッチング電源装置の電力が大きい場合や複数を
同時に使用する場合は、この有害な高調波成分が商用電
力系に及ぼす影響が無視できず、高調波誘導障害の発生
や電圧波形歪みによる電力機器の加熱等種々の支障をき
たす。このため、近年、入力電流高調波の低減が要請さ
れており、入力電流高調波を低減可能な力率改善型の各
種スイッチング電源装置が提案されている。この種のス
イッチング電源装置としては、いわゆる2コンバータ方
式や1コンバータ方式などが数多く提案されているが、
2コンバータ方式には、各段の効率が高くても総合的な
変換効率が低いという問題があり、1コンバータ方式に
は、出力リップルが大きいという問題がある。このた
め、入力電流高調波を低減しつつ、これらの問題を解決
すべく、図3に示す電源装置31が開発されている。2. Description of the Related Art Generally, in a capacitor-input type switching power supply, input current harmonics are generated when an input current flows in a pulse shape. Therefore, when the power of the switching power supply is large or when a plurality of switching power supplies are used at the same time, the effect of this harmful harmonic component on the commercial power system cannot be ignored, and power equipment due to the occurrence of harmonic induction failure or voltage waveform distortion is not negligible. It causes various problems such as heating. For this reason, in recent years, reduction of input current harmonics has been demanded, and various switching power supplies of a power factor improvement type capable of reducing input current harmonics have been proposed. As this type of switching power supply, there are many proposed two-converter and one-converter systems.
The two-converter method has a problem that the overall conversion efficiency is low even if the efficiency of each stage is high, and the one-converter method has a problem that the output ripple is large. Therefore, a power supply device 31 shown in FIG. 3 has been developed to solve these problems while reducing input current harmonics.
【0003】この電源装置31は、図3に示すように、
力率改善用の昇降圧コンバータ回路32と、コンデンサ
インプット形の昇降圧コンバータ回路33とを備え、両
回路32,33で1つのスイッチング素子を共通使用す
るフライバック形の構成が採用されている。具体的に
は、電源装置31は、スイッチング用の第1、第2のト
ランス35,36を備え、両トランス35,36の一次
回路側に、昇降圧コンバータ回路32の一部を構成する
回路として、交流電源PSの交流電圧VACを整流して第
1の脈流電圧VP1を生成するダイオード11,12が配
設されている。また、一次回路側には、昇降圧コンバー
タ回路33の一部を構成する回路として、交流電圧VAC
を整流して第1の脈流電圧VP1と同一位相で同じ電圧波
形の第2の脈流電圧VP2を生成するダイオードスタック
21と、電流制限用の抵抗22と、第2の脈流電圧VP2
を直流電圧VDCに平滑するコンデンサ23と、スイッチ
ング素子(例えばFET)34とが配設されている。[0003] As shown in FIG.
A flyback type configuration is provided which includes a step-up / step-down converter circuit 32 for power factor improvement and a step-up / step-down converter circuit 33 of a capacitor input type, and one circuit is commonly used by both circuits 32 and 33. Specifically, the power supply device 31 includes first and second transformers 35 and 36 for switching, and a circuit constituting a part of the step-up / step-down converter circuit 32 on the primary circuit side of both transformers 35 and 36. And diodes 11 and 12 for rectifying the AC voltage VAC of the AC power supply PS to generate a first pulsating voltage VP1. Further, on the primary circuit side, as a circuit constituting a part of the buck-boost converter circuit 33, the AC voltage VAC
A diode stack 21 that rectifies the current to generate a second pulsating voltage VP2 having the same phase and the same voltage waveform as the first pulsating voltage VP1, a current limiting resistor 22, and a second pulsating voltage VP2.
And a switching element (for example, FET) 34 for smoothing the voltage to a DC voltage VDC.
【0004】一方、第1のトランス35の二次回路側に
は、整流用のダイオード15と、平滑用のコンデンサ1
7とが配設され、第2のトランス36の二次回路側に
は、整流用のダイオード26が配設されている。また、
各トランス35,36の二次回路および一次回路間に
は、出力電圧VO に基づいてスイッチング素子34に対
する駆動信号SD のパルス幅をPWM制御するスイッチ
ング用制御回路37が配設されている。On the other hand, on the secondary circuit side of the first transformer 35, a rectifying diode 15 and a smoothing capacitor 1 are provided.
7 is provided, and a rectifying diode 26 is provided on the secondary circuit side of the second transformer 36. Also,
A switching control circuit 37 for PWM controlling the pulse width of the drive signal SD for the switching element 34 based on the output voltage VO is provided between the secondary circuit and the primary circuit of each of the transformers 35 and 36.
【0005】この電源装置31では、ダイオード11,
12が図4(a)に示す交流電圧VACを整流することに
よって同図(b)に示す第1の脈流電圧VP1を生成し、
ダイオードスタック21およびコンデンサ23が交流電
圧VACを整流平滑することによって直流電圧VDCを生成
する。また、第1の脈流電圧VP1の高電圧期間(山の期
間)においては、主として昇降圧コンバータ回路32が
出力電圧VO を生成する。この場合、第1の脈流電圧V
P1の最高電圧VMAX のときに、第1のトランス35の一
次巻線35aを流れる電流I11の電流値と、第2のトラ
ンス36の一次巻線36aを流れる電流I12の電流値と
の比が例えば9:1となるように予め規定する。このた
めに、両トランス35,36は、例えば、第1のトラン
ス35の一次巻線35aのインダクタンスおよび巻数を
それぞれ値L35a および値N35a とし、第1のトラ
ンス35の二次巻線35bのインダクタンスおよび巻数
をそれぞれ値L35b およびN35b とし、第2のトラ
ンス36の一次巻線36aのインダクタンスおよび巻数
をそれぞれ値L36a および値N36a とし、第2のト
ランス36の二次巻線36bのインダクタンスおよび巻
数をそれぞれ値L36b およびN36b とした場合、下
記の式および式が成立する仕様で製作される。 L35a :L36a =1:9・・・・・・・・・式 N35a :N35b =N36a :N36b ・・・式In this power supply device 31, a diode 11,
12 rectifies the AC voltage VAC shown in FIG. 4A to generate a first pulsating voltage VP1 shown in FIG.
The diode stack 21 and the capacitor 23 generate a DC voltage VDC by rectifying and smoothing the AC voltage VAC. Also, during the high voltage period (peak period) of the first pulsating voltage VP1, the buck-boost converter circuit 32 mainly generates the output voltage VO. In this case, the first pulsating voltage V
At the maximum voltage VMAX of P1, the ratio of the current value of the current I11 flowing through the primary winding 35a of the first transformer 35 to the current value of the current I12 flowing through the primary winding 36a of the second transformer 36 is, for example, It is specified in advance so as to be 9: 1. For this purpose, the two transformers 35 and 36 have, for example, the inductance and the number of turns of the primary winding 35a of the first transformer 35 as L35a and N35a, respectively, and the inductance and the winding of the secondary winding 35b of the first transformer 35, respectively. The number of turns is L35b and N35b, respectively, the inductance and number of turns of the primary winding 36a of the second transformer 36 are L36a and N36a, respectively, and the inductance and number of turns of the secondary winding 36b of the second transformer 36 are respectively. When L36b and N36b are set, the following equation and the specification satisfying the equation are manufactured. L35a: L36a = 1: 9 Expression N35a: N35b = N36a: N36b Expression
【0006】このような仕様の下で、例えば、交流電圧
VACの正サイクル期間における第1の脈流電圧VP1が最
高電圧VMAX のときにスイッチング素子34がオン状態
に制御されると(駆動信号SD が出力されると)、電流
I11が、ダイオード11、トランス35の一次巻線35
a、スイッチング素子34、およびダイオードスタック
21内のダイオードからなる電流経路を流れる。これに
より、トランス35にエネルギーが蓄積される。次い
で、スイッチング素子34がオフ状態に制御されると
(駆動信号SD が停止されると)、ダイオード15およ
びコンデンサ17が、二次巻線35bの誘起電圧を整流
平滑することによって出力電圧VO を生成する。Under such specifications, for example, if the switching element 34 is turned on when the first pulsating voltage VP1 is at the maximum voltage VMAX during the positive cycle of the AC voltage VAC (the drive signal SD) Is output), the current I11 is supplied to the diode 11, the primary winding 35 of the transformer 35.
a, a switching element 34, and a current path including a diode in the diode stack 21. Thereby, energy is stored in the transformer 35. Next, when the switching element 34 is controlled to be turned off (when the drive signal SD is stopped), the diode 15 and the capacitor 17 generate the output voltage VO by rectifying and smoothing the induced voltage of the secondary winding 35b. I do.
【0007】一方、第1の脈流電圧VP1の電圧が徐々に
低下すると、昇降圧コンバータ回路32が出力電圧VO
を生成するための入力電圧が低下する。したがって、昇
降圧コンバータ回路33が、出力電圧VO の生成に徐々
に寄与することになる。やがて、第1の脈流電圧VP1の
低電圧期間(谷の期間)において、第1の脈流電圧VP1
の電圧が昇降圧コンバータ回路32による出力電圧VO
の生成が可能となるスレショルド電圧VS よりも低下す
ると、昇降圧コンバータ回路32による出力電圧VO の
生成がほぼ不可能となる。このため、この低電圧期間に
おいては、主として昇降圧コンバータ回路33が出力電
圧VO を生成する。On the other hand, when the voltage of the first pulsating voltage VP1 gradually decreases, the buck-boost converter circuit 32 outputs the output voltage VO.
The input voltage for generating is reduced. Therefore, the buck-boost converter circuit 33 gradually contributes to the generation of the output voltage VO. Eventually, during the low voltage period (valley period) of the first pulsating voltage VP1, the first pulsating voltage VP1
Is the output voltage VO of the buck-boost converter circuit 32
Is lower than the threshold voltage VS at which the output voltage VO can be generated, the generation of the output voltage VO by the buck-boost converter circuit 32 becomes almost impossible. Therefore, during this low voltage period, the buck-boost converter circuit 33 mainly generates the output voltage VO.
【0008】したがって、この第1の脈流電圧VP1の低
電圧期間においては、スイッチング素子34のオン状態
制御時に、コンデンサ23の充電電圧に基づく電流I12
が、コンデンサ23の正端子、第2のトランス36の一
次巻線36a、スイッチング素子34、およびコンデン
サ23の負端子からなる電流経路を流れる。これによ
り、第2のトランス36にエネルギーが蓄積される。次
いで、スイッチング素子34のオフ状態制御時に、ダイ
オード26およびコンデンサ17が、二次巻線36bの
誘起電圧を整流平滑することによって出力電圧VO を生
成する。この結果、第1の脈流電圧VP1の電圧がスレシ
ョルド電圧VS を超える期間においては、図4(c)に
示す電流I11によって出力電圧VO が主として生成さ
れ、第1の脈流電圧VP1の電圧がスレショルド電圧VS
よりも低下する低電圧期間においては、同図(d)に示
す電流I12によって主として出力電圧VO が生成され
る。また、スイッチング制御回路37は、スイッチング
素子34に対する駆動信号SD のパルス幅をPWM制御
することにより、交流電圧VACの1サイクルに亘って出
力電圧VO を所定電圧に安定化制御する。Therefore, during the low voltage period of the first pulsating voltage VP1, the current I12 based on the charging voltage of the capacitor 23 is controlled when the switching element 34 is turned on.
Flows through a current path including the positive terminal of the capacitor 23, the primary winding 36a of the second transformer 36, the switching element 34, and the negative terminal of the capacitor 23. Thereby, energy is stored in the second transformer 36. Next, when the switching element 34 is turned off, the diode 26 and the capacitor 17 rectify and smooth the induced voltage of the secondary winding 36b to generate the output voltage VO. As a result, during the period when the voltage of the first pulsating voltage VP1 exceeds the threshold voltage VS, the output voltage VO is mainly generated by the current I11 shown in FIG. 4C, and the voltage of the first pulsating voltage VP1 is Threshold voltage VS
During the lower voltage period, the output voltage VO is mainly generated by the current I12 shown in FIG. The switching control circuit 37 stabilizes the output voltage VO to a predetermined voltage over one cycle of the AC voltage VAC by PWM controlling the pulse width of the drive signal SD for the switching element 34.
【0009】一方、コンデンサ23を充電する入力電流
I12INは、図4(e)に示すように、第2の脈流電圧V
P2が最高電圧VMAX となる近傍でパルス状にコンデンサ
23に流れ込む。このため、電源装置31に流れ込む入
力電流IINは、同図(c)に示す電流I11と、同図
(e)に示す入力電流I12INとの合成となるため、同図
(f)に示す電流波形となる。したがって、電流IINが
交流電圧VACのほぼ1サイクル全域に亘って流れ込む結
果、入力力率が0.85〜0.9程度の良好な力率改善
効果を得ることができ、しかも1コンバータ方式のた
め、極めて高効率で出力電圧VO を生成することができ
る。On the other hand, as shown in FIG. 4E, the input current I12IN for charging the capacitor 23 has the second pulsating voltage V
Near the point where P2 reaches the maximum voltage VMAX, it flows into the capacitor 23 in a pulsed manner. Therefore, the input current IIN flowing into the power supply device 31 is a combination of the current I11 shown in FIG. 3C and the input current I12IN shown in FIG. Becomes Therefore, the current IIN flows over almost one cycle of the AC voltage VAC. As a result, a good power factor improvement effect of an input power factor of about 0.85 to 0.9 can be obtained. The output voltage VO can be generated with extremely high efficiency.
【0010】[0010]
【発明が解決しようとする課題】ところが、この従来の
電源装置31には、以下の問題点がある。すなわち、電
源装置31では、力率を十分に改善するために、第1の
脈流電圧VP1の最高電圧VMAX 付近の期間において、昇
降圧コンバータ回路32が電源装置31による変換電力
の殆どを生成する必要がある。したがって、その最高電
圧VMAX 付近の期間において第2のトランス36の一次
巻線36aに電流を流れにくくするために、第2のトラ
ンス36における一次巻線36aのインダクタンスが、
トランス35における一次巻線35aのインダクタンス
に対して上述したように極端に大きく規定されている。
このため、第2のトランス36の一次巻線36aの巻数
を非常に大きくしなければならない結果、第2のトラン
ス36の大形化を招き、それに伴って電源装置31自体
も大形化しているという問題点がある。However, the conventional power supply device 31 has the following problems. That is, in the power supply device 31, in order to sufficiently improve the power factor, the buck-boost converter circuit 32 generates most of the power converted by the power supply device 31 in the period near the maximum voltage VMAX of the first pulsating voltage VP1. There is a need. Therefore, in order to make it difficult for the current to flow through the primary winding 36a of the second transformer 36 during the period near the maximum voltage VMAX, the inductance of the primary winding 36a in the second transformer 36 is
The inductance of the primary winding 35a in the transformer 35 is extremely large as described above.
For this reason, the number of turns of the primary winding 36a of the second transformer 36 must be very large, which results in an increase in the size of the second transformer 36, and accordingly, the size of the power supply device 31 itself increases. There is a problem.
【0011】また、トランス36の一次巻線36aは、
そのインダクタンスが大きいために巻線抵抗も大きくな
っている。したがって、その大きい巻線抵抗の一次巻線
36aに電流が通過することに起因する電力損失を低減
するためには、本来的には、第1の脈流電圧VP1の最高
電圧VMAX 付近の期間では、昇降圧コンバータ回路32
のみが作動し、昇降圧コンバータ回路33は作動停止し
ているのが好ましい。しかし、この期間においても、ト
ランス35の一次巻線35aとトランス36の一次巻線
36aとのインダクタンス比率に応じた電流がその一次
巻線36aに流れるため、その分の電力損失が発生する
結果、電源装置31の変換効率が低下するという問題点
もある。さらに、トランス36における一次巻線36a
の巻線抵抗が大きいため、昇降圧コンバータ回路33が
作動している全期間において、一次巻線36aを電流が
通過することに起因する電力損失が電源装置31の変換
効率を低下させているという問題点もある。The primary winding 36a of the transformer 36 is
Since the inductance is large, the winding resistance is also large. Therefore, in order to reduce the power loss caused by the current passing through the primary winding 36a of the large winding resistance, originally, during the period near the maximum voltage VMAX of the first pulsating voltage VP1, , Buck-boost converter circuit 32
It is preferable that only the buck-boost converter circuit 33 operates and the buck-boost converter circuit 33 stops operating. However, even in this period, a current corresponding to the inductance ratio between the primary winding 35a of the transformer 35 and the primary winding 36a of the transformer 36 flows through the primary winding 36a, and as a result, a corresponding power loss occurs. There is also a problem that the conversion efficiency of the power supply device 31 is reduced. Further, the primary winding 36a of the transformer 36
, The power loss caused by the current passing through the primary winding 36 a reduces the conversion efficiency of the power supply device 31 during the entire operation of the buck-boost converter circuit 33. There are also problems.
【0012】本発明は、かかる問題点を解決すべくなさ
れたものであり、十分な入力力率改善効果を維持しつ
つ、装置の小形化および変換効率の向上を図り得るフラ
イバック型スイッチング電源装置を提供することを目的
とする。SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and a flyback switching power supply device capable of reducing the size of the device and improving the conversion efficiency while maintaining a sufficient input power factor improvement effect. The purpose is to provide.
【0013】[0013]
【課題を解決するための手段】上記目的を達成すべく請
求項1記載のフライバック型スイッチング電源装置は、
一次巻線および二次巻線をそれぞれ有する第1および第
2のトランスと、入力交流を整流して第1の脈流電圧を
生成する第1の整流回路と、入力交流を整流して第2の
脈流電圧を生成する第2の整流回路と、前記第2の脈流
電圧を平滑化して直流電圧を生成する平滑回路と、前記
第1のトランスの一次巻線に直列に接続されると共に第
1の駆動信号に同期して当該一次巻線を介して前記第1
の脈流電圧をスイッチングする第1のスイッチング素子
と、前記第2のトランスの一次巻線に直列に接続される
と共にそのスイッチング周期が前記第1の駆動信号のス
イッチング周期と等しい第2の駆動信号に同期して当該
一次巻線を介して前記直流電圧をスイッチングする第2
のスイッチング素子とを備え、前記第1および第2のス
イッチング素子をスイッチングすることによって前記第
1および前記第2のトランスのそれぞれの二次巻線に誘
起した電圧を整流して合成することにより出力電圧を生
成するフライバック型スイッチング電源装置であって、
前記出力電圧の電圧値に応じて前記第1の駆動信号のパ
ルス幅を制御する第1の制御回路と、前記第1の脈流電
圧または前記第2の脈流電圧の電圧値に応じて前記第2
の駆動信号のパルス幅を制御する第2の制御回路とを備
えたことを特徴とする。To achieve the above object, a flyback type switching power supply according to claim 1 is
First and second transformers respectively having a primary winding and a secondary winding, a first rectifier circuit for rectifying an input AC to generate a first pulsating voltage, and a second rectifier for rectifying the input AC and a A second rectifier circuit for generating a pulsating voltage, a smoothing circuit for smoothing the second pulsating voltage to generate a DC voltage, and a series connection to a primary winding of the first transformer. The first drive signal is transmitted through the primary winding in synchronization with the first drive signal.
A second switching signal connected in series with a primary winding of the second transformer and having a switching cycle equal to the switching cycle of the first drive signal. Switching the DC voltage through the primary winding in synchronization with
A switching element, and rectifies and combines voltages induced in respective secondary windings of the first and second transformers by switching the first and second switching elements, thereby providing an output. A flyback type switching power supply for generating a voltage,
A first control circuit that controls a pulse width of the first drive signal in accordance with a voltage value of the output voltage, and a first control circuit that controls a pulse width in accordance with the voltage value of the first pulsating voltage or the second pulsating voltage. Second
And a second control circuit for controlling the pulse width of the drive signal.
【0014】請求項2記載のフライバック型スイッチン
グ電源装置は、請求項1記載のフライバック型スイッチ
ング電源装置において、前記第2の制御回路は、前記第
1の駆動信号のパルス幅の広狭に応じて前記第2の駆動
信号のパルス幅を広狭制御することを特徴とする。According to a second aspect of the present invention, in the flyback type switching power supply of the first aspect, the second control circuit responds to the pulse width of the first drive signal. The pulse width of the second drive signal is controlled to be wide or narrow.
【0015】[0015]
【発明の実施の形態】以下、添付図面を参照して、本発
明に係るフライバック型スイッチング電源装置の好適な
実施の形態について説明する。なお、従来のフライバッ
ク型スイッチング電源装置31と同一の構成について
は、同一の符号を付して重複した説明を省略し、同一の
動作についての重複した説明も省略する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a flyback switching power supply according to the present invention will be described below with reference to the accompanying drawings. The same components as those of the conventional flyback type switching power supply device 31 are denoted by the same reference numerals, and redundant description will be omitted, and redundant description of the same operation will be omitted.
【0016】まず、図1を参照してフライバック型のス
イッチング電源装置(以下、単に「電源装置」ともい
う)1の構成について説明する。電源装置1は、AC/
DCコンバータであって、力率改善用の昇降圧コンバー
タ回路10と、コンデンサインプット形の昇降圧コンバ
ータ回路20とを備え、従来の電源装置31と同様にし
て、第1の脈流電圧VP1の高電圧期間(山の期間)にお
いては、主として昇降圧コンバータ回路10が出力電圧
VO を生成し、第1の脈流電圧VP1の低電圧期間(谷の
期間)においては、主として昇降圧コンバータ回路20
が出力電圧VO を生成することにより、入力力率を改善
し得る構成となっている。First, the configuration of a flyback type switching power supply (hereinafter, also simply referred to as "power supply") 1 will be described with reference to FIG. The power supply 1 has an AC /
A DC converter, which includes a step-up / step-down converter circuit 10 for power factor improvement and a step-up / step-down converter circuit 20 of a capacitor input type, and has a high pulsating voltage VP1 similar to the conventional power supply device 31. During the voltage period (peak period), the buck-boost converter circuit 10 mainly generates the output voltage VO, and during the low voltage period of the first pulsating voltage VP1 (valley period), the buck-boost converter circuit 20 mainly generates the output voltage VO.
Generates the output voltage VO, thereby improving the input power factor.
【0017】昇降圧コンバータ回路10は、本発明にお
ける第1の整流回路の一部を構成するダイオード11,
12、第1のトランス13、第1のスイッチング素子1
4、ダイオード15、第1の制御回路16およびコンデ
ンサ17を備えている。この場合、ダイオード11,1
2は、交流電源PSの交流電圧VACを整流して第1の脈
流電圧VP1を生成する。第1のトランス13は、一次巻
線13a(インダクタンス値:L13a )と二次巻線1
3bとを備え、電源装置31における第1のトランス3
5と同じ仕様で構成されている。第1のスイッチング素
子14は、例えばFETで構成されると共に一次巻線1
3aに直列接続され、ダイオード11,12によって生
成された第1の脈流電圧VP1を第1の駆動信号SD1に同
期してスイッチングする。具体的には、第1のスイッチ
ング素子14は、第1の駆動信号SD1が第1の制御回路
16から出力されたときにオン状態となり、一次巻線1
3aの両端間に第1の脈流電圧VP1を印加する。ダイオ
ード15は、第1のトランス13の二次巻線13bに誘
起した交流電圧を整流して脈流電圧を生成する。コンデ
ンサ17は、ダイオード15および後述するダイオード
26によって生成された脈流電圧を平滑して出力電圧V
O を生成する。第1の制御回路16は、従来の電源装置
31における制御回路37と同様にして作動し、第1の
駆動信号SD1を生成すると共に、検出した出力電圧VO
の電圧値が高いほど第1の駆動信号SD1のパルス幅TW1
(図2(b)参照)を狭く、出力電圧VO の電圧値が低
いほど第1の駆動信号SD1のパルス幅TW1を広く制御
(PWM制御)することにより、出力電圧VO を所定の
電圧値に安定化させる。この場合、第1の駆動信号SD1
の周波数Fは、交流電圧VACの周波数に対して十分に高
い周波数に設定されている。The buck-boost converter circuit 10 includes a diode 11, which forms a part of the first rectifier circuit of the present invention,
12, first transformer 13, first switching element 1
4, a diode 15, a first control circuit 16, and a capacitor 17. In this case, the diodes 11, 1
2 rectifies the AC voltage VAC of the AC power supply PS to generate a first pulsating voltage VP1. The first transformer 13 includes a primary winding 13a (inductance value: L13a) and a secondary winding 1
3b, and the first transformer 3 in the power supply device 31.
5 and the same specifications. The first switching element 14 is constituted by, for example, an FET and
3a, and switches the first pulsating voltage VP1 generated by the diodes 11 and 12 in synchronization with the first drive signal SD1. Specifically, the first switching element 14 is turned on when the first drive signal SD1 is output from the first control circuit 16, and the first switching element 14 is turned on.
A first pulsating voltage VP1 is applied between both ends of 3a. The diode 15 rectifies the AC voltage induced in the secondary winding 13b of the first transformer 13 to generate a pulsating voltage. The capacitor 17 smoothes the pulsating voltage generated by the diode 15 and a diode 26 described later, and
Generate O. The first control circuit 16 operates in the same manner as the control circuit 37 in the conventional power supply device 31, generates the first drive signal SD1, and outputs the detected output voltage VO.
Is higher, the pulse width TW1 of the first drive signal SD1 is higher.
By controlling (PWM control) the pulse width TW1 of the first drive signal SD1 to be wider (PWM control) as the voltage value of the output voltage VO decreases (see FIG. 2B), the output voltage VO becomes a predetermined voltage value. Stabilize. In this case, the first drive signal SD1
Is set to a frequency sufficiently higher than the frequency of the AC voltage VAC.
【0018】昇降圧コンバータ回路20は、本発明にお
ける第1の整流回路の一部と第2の整流回路を構成する
ダイオードスタック21、抵抗22、本発明における平
滑回路を構成するコンデンサ23、第2のトランス2
4、第2のスイッチング素子25、ダイオード26およ
び第2の制御回路27を備えている。この場合、ダイオ
ードスタック21は、交流電源PSの交流電圧VACを整
流して第2の脈流電圧VP2を生成する。抵抗22は、コ
ンデンサ23に直列接続され、コンデンサ23への突入
電流を制限する。コンデンサ23は、第2の脈流電圧V
P2を直流電圧VDCに平滑する。第2のトランス24は、
一次巻線24a(インダクタンス値:L24a )と二次
巻線24bとを備えている。この一次巻線24aは、第
2のスイッチング素子25に直列接続され、一次巻線2
4aと第2のスイッチング素子25とは、コンデンサ2
3に並列接続される。また、両トランス13,24は、
例えば、同一の仕様で製作されている。したがって、こ
の例では、インダクタンス値L24a とインダクタンス
値L13a とが等しい値に規定されている。第2のスイ
ッチング素子25は、例えばFETで構成され、第2の
駆動信号SD2に同期して直流電圧VDCをスイッチングす
る。具体的には、第2のスイッチング素子25は、第2
の駆動信号SD2が第2の制御回路27から出力されたと
きにオン状態に移行して、一次巻線24aの両端間に直
流電圧VDCを印加する。ダイオード26は、第2のトラ
ンス24の二次巻線24bに誘起した交流電圧を整流し
て脈流電圧を生成する。また、ダイオード26は、ダイ
オード15にダイオードOR接続され、生成した脈流電
圧をコンデンサ17に出力する。The buck-boost converter circuit 20 includes a part of the first rectifier circuit according to the present invention, a diode stack 21 forming a second rectifier circuit, a resistor 22, a capacitor 23 forming a smoothing circuit according to the present invention, Transformer 2
4, a second switching element 25, a diode 26, and a second control circuit 27. In this case, the diode stack 21 rectifies the AC voltage VAC of the AC power supply PS to generate a second pulsating voltage VP2. The resistor 22 is connected in series to the capacitor 23 and limits the inrush current to the capacitor 23. The capacitor 23 has a second pulsating voltage V
P2 is smoothed to DC voltage VDC. The second transformer 24 is
A primary winding 24a (inductance value: L24a) and a secondary winding 24b are provided. This primary winding 24a is connected in series to the second switching element 25,
4a and the second switching element 25 are connected to the capacitor 2
3 are connected in parallel. In addition, both transformers 13 and 24
For example, they are manufactured with the same specifications. Therefore, in this example, the inductance value L24a and the inductance value L13a are defined to be equal. The second switching element 25 is composed of, for example, an FET, and switches the DC voltage VDC in synchronization with the second drive signal SD2. Specifically, the second switching element 25
When the drive signal SD2 is output from the second control circuit 27, the state shifts to the ON state, and the DC voltage VDC is applied across the primary winding 24a. The diode 26 rectifies the AC voltage induced in the secondary winding 24b of the second transformer 24 to generate a pulsating voltage. The diode 26 is diode-OR-connected to the diode 15 and outputs the generated pulsating voltage to the capacitor 17.
【0019】第2の制御回路27は、第1の駆動信号S
D1および第2の脈流電圧VP2を入力し、図2(b),
(c)に示すように、その立ち上がりが第1の駆動信号
SD1の立ち上がりに同期する第2の駆動信号SD2を生成
すると共に、第2の脈流電圧VP2(第1の脈流電圧VP1
であってもよい)の電圧値を検出して、その電圧値の高
低、および検出した第1の駆動信号SD1のパルス幅TW1
の広狭に応じて第2の駆動信号SD2のパルス幅TW2を制
御する。具体的には、第2の制御回路27は、同図
(c)に示すように、第2の脈流電圧VP2のピーク(同
図(a)におけるA点)付近の期間では、第2の駆動信
号SD2のパルス幅TW2を最小(殆どゼロ)に狭め、第2
の脈流電圧VP2の下降に応じてパルス幅TW2を徐々に広
げ(同図(a)におけるB点付近のパルス幅TW2参
照)、第2の脈流電圧VP2のゼロボルト付近(同図
(a)におけるC点)の期間では、パルス幅TW2を最大
まで広げ、第2の脈流電圧VP2の上昇に応じてパルス幅
TW2を最小のパルス幅に向けて徐々に狭める。つまり、
第2の制御回路27は、第2の脈流電圧VP2の電圧値が
高いほど狭くなるように(第2の脈流電圧VP2の電圧値
に反比例するように)、第2の駆動信号SD2のパルス幅
TW2を制御する。また、第2の制御回路27は、第1の
駆動信号SD1のパルス幅TW1を併せて検出し、このパル
ス幅TW1が狭められたときには、第2の駆動信号SD2の
パルス幅TW2を狭め、第1の駆動信号SD1のパルス幅T
W1が広げられたときには、パルス幅TW2を広げる。つま
り、第2の制御回路27は、第1の駆動信号SD1のパル
ス幅TW1に比例するようにパルス幅TW2を制御する。The second control circuit 27 controls the first drive signal S
D1 and the second pulsating voltage VP2 are input, and FIG.
As shown in (c), a second drive signal SD2 whose rising is synchronized with the rising of the first drive signal SD1 is generated, and a second pulsating voltage VP2 (first pulsating voltage VP1) is generated.
May be detected), the level of the voltage value, and the detected pulse width TW1 of the first drive signal SD1
The pulse width TW2 of the second drive signal SD2 is controlled according to the width of the second drive signal SD2. Specifically, as shown in FIG. 3C, the second control circuit 27 sets the second pulsating voltage VP2 to the second pulsating voltage VP2 in the period near the peak (point A in FIG. 4A). The pulse width TW2 of the drive signal SD2 is reduced to a minimum (almost zero),
The pulse width TW2 is gradually increased in accordance with the drop of the pulsating voltage VP2 (see the pulse width TW2 near point B in FIG. 3A), and the second pulsating voltage VP2 is near zero volt (FIG. 3A). In the period (point C), the pulse width TW2 is increased to the maximum, and the pulse width TW2 is gradually narrowed toward the minimum pulse width in accordance with the rise of the second pulsating voltage VP2. That is,
The second control circuit 27 controls the second drive signal SD2 so that the higher the voltage value of the second pulsating voltage VP2 is, the narrower the voltage value becomes (in inverse proportion to the voltage value of the second pulsating voltage VP2). The pulse width TW2 is controlled. Further, the second control circuit 27 also detects the pulse width TW1 of the first drive signal SD1, and when the pulse width TW1 is reduced, the pulse width TW2 of the second drive signal SD2 is reduced. 1 pulse width T of the drive signal SD1
When W1 is widened, the pulse width TW2 is widened. That is, the second control circuit 27 controls the pulse width TW2 so as to be proportional to the pulse width TW1 of the first drive signal SD1.
【0020】また、この電源装置1では、従来の電源装
置31とは異なり、昇降圧コンバータ回路10が主とし
て出力電圧VO を生成する第2の脈流電圧VP2の高電圧
期間において、第2の駆動信号SD2のパルス幅TW2を狭
めて昇降圧コンバータ回路20による電力の生成を抑制
する。したがって、第2のトランス24における一次巻
線24aのインダクタンスL24aを、従来の第2のト
ランス36の一次巻線36aのインダクタンスL36a
よりも十分に小さい値に設定することが可能となってい
る。また、一次巻線24aのインダクタンスL24aを
小さくできる結果、二次巻線24bのインダクタンスL
24bも同様にして、従来のトランス36の二次巻線3
6bのインダクタンスL36bよりも小さい値に設定す
ることが可能となる。したがって、第2のトランス24
は、一次巻線24aおよび二次巻線24bの巻数が少な
くなるため、従来の電源装置31における第2のトラン
ス36と比較して十分に小型化されている。Further, in the power supply device 1, unlike the conventional power supply device 31, the buck-boost converter circuit 10 mainly performs the second drive during the high voltage period of the second pulsating voltage VP2 for generating the output voltage VO. The pulse width TW2 of the signal SD2 is narrowed to suppress generation of power by the buck-boost converter circuit 20. Therefore, the inductance L24a of the primary winding 24a of the second transformer 24 is changed to the inductance L36a of the primary winding 36a of the conventional second transformer 36.
It can be set to a value that is sufficiently smaller than. Further, as a result of reducing the inductance L24a of the primary winding 24a, the inductance L24 of the secondary winding 24b is reduced.
Similarly, the secondary winding 3 of the conventional transformer 36 is
6b can be set to a value smaller than the inductance L36b. Therefore, the second transformer 24
Since the number of turns of the primary winding 24a and the secondary winding 24b is reduced, the size is sufficiently smaller than that of the second transformer 36 in the conventional power supply device 31.
【0021】次に、図1,2を参照して電源装置1の動
作を説明する。Next, the operation of the power supply 1 will be described with reference to FIGS.
【0022】この電源装置1では、電源投入時には、ダ
イオードスタック21が、交流電圧VACを第2の脈流電
圧VP2に整流して、抵抗22を介してコンデンサ23に
供給する。この際に、抵抗22は、コンデンサ23に流
れ込む電流I12INの電流値を所定値に制限することによ
り、突入電流の発生を抑制する。In the power supply device 1, when the power is turned on, the diode stack 21 rectifies the AC voltage VAC to the second pulsating voltage VP2 and supplies the rectified voltage to the capacitor 23 via the resistor 22. At this time, the resistor 22 suppresses the occurrence of the inrush current by limiting the current value of the current I12IN flowing into the capacitor 23 to a predetermined value.
【0023】次いで、第1のスイッチング素子14およ
び第2のスイッチング素子25によるスイッチングが開
始されると、第1の脈流電圧VP1(および第2の脈流電
圧VP2)の高電圧期間では、昇降圧コンバータ回路10
が、基本的には電源装置31における昇降圧コンバータ
回路32と同様にして作動する。具体的には、第1の制
御回路16が、出力電圧VO の変動に基づいて第1の駆
動信号SD1のパルス幅TW1をPWM制御することによ
り、出力電圧VO を安定化させる。一方、この期間で
は、昇降圧コンバータ回路20は、第2の駆動信号SD2
のパルス幅TW2が第2の制御回路27によって殆ど極小
まで狭められることにより、出力電圧VO の生成に殆ど
寄与しない状態を維持する。したがって、その分、電源
装置1の入力力率が向上する。また、この際に、昇降圧
コンバータ回路20が僅かな期間において作動したとし
ても、第2のトランス24における一次巻線24aのイ
ンダクタンス値L24a が小さいため、一次巻線24a
の巻数を少なくすることができる。したがって、その分
の巻線抵抗を小さくすることができ、これにより、電源
装置1における変換効率の低下が回避される。Next, when the switching by the first switching element 14 and the second switching element 25 is started, during the high voltage period of the first pulsating voltage VP1 (and the second pulsating voltage VP2), the voltage rises and falls. Pressure converter circuit 10
However, it operates basically in the same manner as the buck-boost converter circuit 32 in the power supply device 31. Specifically, the first control circuit 16 stabilizes the output voltage VO by PWM controlling the pulse width TW1 of the first drive signal SD1 based on the fluctuation of the output voltage VO. On the other hand, during this period, the buck-boost converter circuit 20 outputs the second drive signal SD2
Is narrowed to a minimum by the second control circuit 27, thereby maintaining a state that hardly contributes to the generation of the output voltage VO. Therefore, the input power factor of the power supply device 1 is improved accordingly. At this time, even if the step-up / step-down converter circuit 20 operates for a short period of time, the inductance value L24a of the primary winding 24a in the second transformer 24 is small.
Can be reduced. Therefore, it is possible to reduce the winding resistance by that amount, thereby avoiding a decrease in the conversion efficiency in the power supply device 1.
【0024】一方、第1の脈流電圧VP1の電圧値が低下
するにつれて、第2の駆動信号SD2のパルス幅TW2が第
2の制御回路27によって徐々に広げられることによ
り、昇降圧コンバータ回路20が、出力電圧VO の生成
に徐々に寄与する。この後、昇降圧コンバータ回路10
による出力電圧VO の生成が不足する期間、つまり第1
の脈流電圧VP1(および第2の脈流電圧VP2)がスレシ
ョルド電圧VS よりも低下する低電圧期間では、昇降圧
コンバータ回路20は、第2の駆動信号SD2のパルス幅
TW2が第2の制御回路27によって最大パルス幅付近ま
で広げられることにより、昇降圧コンバータ回路10に
代えて出力電圧VO を主として生成する。この期間で
は、第2の制御回路27が、第1の制御回路16から出
力される第1の駆動信号SD1のパルス幅TW1の広狭に応
じて第2の駆動信号SD2のパルス幅TW2を広狭に制御す
る。したがって、昇降圧コンバータ回路20は、第2の
駆動信号SD2のパルス幅TW2に応じてPWM制御される
ことにより、出力電圧VO を安定化させる。この場合、
この電源装置1では、図4(d)において、第2の脈流
電圧VP2の最高電圧VMAX 近辺の期間では電流I12が殆
ど流れないのを除き、電源装置1に流れ込む入力電流I
IN、昇降圧コンバータ回路10に流れ込む電流I11、お
よびコンデンサ23に流れ込む入力電流I12INが、基本
的に電源装置31における対応電流と同じ電流波形とな
る。On the other hand, as the voltage value of the first pulsating voltage VP1 decreases, the pulse width TW2 of the second drive signal SD2 is gradually widened by the second control circuit 27, so that the buck-boost converter circuit 20 Gradually contributes to the generation of the output voltage VO. Thereafter, the buck-boost converter circuit 10
During which the generation of the output voltage VO by the
In a low voltage period in which the pulsating voltage VP1 (and the second pulsating voltage VP2) of the second drive signal SD2 is lower than the threshold voltage VS, the buck-boost converter circuit 20 sets the pulse width TW2 of the second drive signal SD2 to The output voltage VO is mainly generated in place of the buck-boost converter circuit 10 by being expanded to the vicinity of the maximum pulse width by the circuit 27. In this period, the second control circuit 27 increases or decreases the pulse width TW2 of the second drive signal SD2 in accordance with the width of the pulse width TW1 of the first drive signal SD1 output from the first control circuit 16. Control. Accordingly, the buck-boost converter circuit 20 stabilizes the output voltage VO by being subjected to PWM control according to the pulse width TW2 of the second drive signal SD2. in this case,
In the power supply device 1, in FIG. 4D, the input current I flowing into the power supply device 1 except that the current I12 hardly flows in the period near the maximum voltage VMAX of the second pulsating voltage VP2 is shown.
IN, the current I11 flowing into the buck-boost converter circuit 10, and the input current I12IN flowing into the capacitor 23 have basically the same current waveform as the corresponding current in the power supply device 31.
【0025】このように、この電源装置1によれば、第
1の制御回路16が出力電圧VO の電圧値の高低に応じ
て第1の駆動信号SD1のパルス幅を制御し、第2の制御
回路27が、第2の脈流電圧VP2の高低に応じて第2の
駆動信号SD2のパルス幅を制御することにより、第2の
トランス24における一次巻線24aのインダクタンス
を小さくすることができるため、第2のトランス24の
小型化、ひいては電源装置1の小型化を図ることができ
る。また、第2のトランス24における一次巻線24a
のインダクタンスが小さいため、上記したように、昇降
圧コンバータ回路20によって出力電圧VO を生成する
際に一次巻線24aを電流が流れることに起因する電力
損失を十分に低減することができる結果、電源装置1の
変換効率を向上させることができる。また、第2の制御
回路27が第1の駆動信号SD1のパルス幅の広狭に応じ
て第2の駆動信号SD2のパルス幅を広狭制御することに
より、第1の駆動信号SD1のパルス幅が広がる負荷が重
いときには、第2の駆動信号SD2のパルス幅を広げ、逆
に第1の駆動信号SD1のパルス幅が狭まる負荷が軽いと
きには、第2の駆動信号SD2のパルス幅を狭めるように
制御することができる。したがって、負荷の軽重に応じ
て第2のトランス24による出力電圧VO の生成量を適
正に減少または増加させることができる結果、電源装置
1の変換効率をより一層向上させることができる。As described above, according to the power supply device 1, the first control circuit 16 controls the pulse width of the first drive signal SD1 according to the level of the voltage value of the output voltage VO, and the second control circuit Since the circuit 27 controls the pulse width of the second drive signal SD2 according to the level of the second pulsating voltage VP2, the inductance of the primary winding 24a in the second transformer 24 can be reduced. Thus, the size of the second transformer 24 and the size of the power supply device 1 can be reduced. Also, the primary winding 24a of the second transformer 24
As described above, when the output voltage VO is generated by the buck-boost converter circuit 20, the power loss caused by the current flowing through the primary winding 24a can be sufficiently reduced. The conversion efficiency of the device 1 can be improved. Also, the second control circuit 27 controls the width of the pulse of the second drive signal SD2 in accordance with the width of the pulse of the first drive signal SD1, thereby increasing the pulse width of the first drive signal SD1. When the load is heavy, the pulse width of the second drive signal SD2 is increased, and conversely, when the pulse width of the first drive signal SD1 is reduced, when the load is light, control is performed so as to reduce the pulse width of the second drive signal SD2. be able to. Therefore, the amount of output voltage VO generated by the second transformer 24 can be appropriately reduced or increased according to the load of the load, so that the conversion efficiency of the power supply device 1 can be further improved.
【0026】なお、本発明におけるフライバック型スイ
ッチング電源装置は、上記した電源装置1の構成に限ら
ず、適宜変更が可能である。例えば、第2の制御回路2
7が第2の脈流電圧VP2のみに基づいて第2の駆動信号
SD2のパルス幅TW2を変化させる構成を採用することも
できる。また、上述した発明の実施の形態では、第2の
制御回路27が、第2の脈流電圧VP2の電圧値に反比例
するように第2の駆動信号SD2のパルス幅TW2を制御し
ているが、例えば、第2の脈流電圧VP2の一周期中にお
けるパルス幅TW2を実験等によって予め求めてメモリ等
にパルス幅データとして記憶し、その記憶したパルス幅
データに基づいてパルス幅TW2を変化させる構成を採用
することもできる。また、上述した発明の実施の形態で
は、第2の制御回路27が、第1の駆動信号SD1の立ち
上がりに同期して第2の駆動信号SD2を生成している
が、第2の駆動信号SD2の生成タイミングは、第1の駆
動信号SD1の一周期中に生成される限り、任意のタイミ
ングでもよい。例えば、第1の駆動信号SD1の出力期間
中のみならず、第1の駆動信号SD1の停止期間中に第2
の駆動信号SD2を生成することもできる。さらに、本発
明の実施の形態では、第1の駆動信号SD1および第2の
駆動信号SD2が正論理の例について説明したが、負論理
であってもよいのは勿論である。また、第1のスイッチ
ング素子14および第2のスイッチング素子25として
は、FETに限らず、トランジスタなどの各種スイッチ
ング素子を採用することもできる。It should be noted that the flyback switching power supply of the present invention is not limited to the configuration of the power supply 1 described above, and can be appropriately changed. For example, the second control circuit 2
7 may be configured to change the pulse width TW2 of the second drive signal SD2 based on only the second pulsating voltage VP2. In the embodiment of the present invention described above, the second control circuit 27 controls the pulse width TW2 of the second drive signal SD2 so as to be inversely proportional to the voltage value of the second pulsating voltage VP2. For example, the pulse width TW2 in one cycle of the second pulsating voltage VP2 is obtained in advance by an experiment or the like, and stored as pulse width data in a memory or the like, and the pulse width TW2 is changed based on the stored pulse width data. A configuration can also be employed. In the embodiment of the invention described above, the second control circuit 27 generates the second drive signal SD2 in synchronization with the rise of the first drive signal SD1, but the second drive signal SD2 May be any timing as long as it is generated during one cycle of the first drive signal SD1. For example, not only during the output period of the first drive signal SD1, but also during the stop period of the first drive signal SD1.
Can be generated. Further, in the embodiment of the present invention, an example has been described in which the first drive signal SD1 and the second drive signal SD2 are positive logic, but it is needless to say that the first drive signal SD1 and the second drive signal SD2 may be negative logic. Further, the first switching element 14 and the second switching element 25 are not limited to FETs, and various switching elements such as transistors can be employed.
【0027】[0027]
【発明の効果】以上のように、請求項1記載のフライバ
ック型スイッチング電源装置によれば、第2の制御回路
が第1の脈流電圧または第2の脈流電圧の電圧値に応じ
て第2の駆動信号のパルス幅を制御することにより、主
として第1のトランスによって出力電圧が生成される期
間における第2の駆動信号のパルス幅を第1の駆動信号
のパルス幅とは独立して極小またはゼロにまで狭めるこ
とができる。このため、従来の電源装置31とは異な
り、第1のトランスの一次巻線のインダクタンスに対す
る第2のトランスの一次巻線のインダクタンスの比を大
きく設定する必要がなくなるため、第2のトランスに使
用するコア材が同じであれば、一次巻線の巻数を従来の
トランスと比べて大幅に少なくすることができる。した
がって、第2のトランスを小型化することができると共
に、スイッチング電源装置自体も小型化することができ
る。また、第2のトランスにおける一次巻線のインダク
タンスを小さくできるため、その分の巻線抵抗を小さく
することができ、これにより、第2のトランスの一次巻
線を電流が流れることに起因する電力損失を十分に低減
することができる結果、スイッチング電源装置の変換効
率を向上させることができる。As described above, according to the flyback type switching power supply device of the first aspect, the second control circuit operates according to the voltage value of the first pulsating voltage or the second pulsating voltage. By controlling the pulse width of the second drive signal, the pulse width of the second drive signal during a period in which the output voltage is generated by the first transformer is mainly independent of the pulse width of the first drive signal. It can be minimized or narrowed to zero. Therefore, unlike the conventional power supply device 31, it is not necessary to set a large ratio of the inductance of the primary winding of the first transformer to the inductance of the primary winding of the first transformer. If the same core material is used, the number of turns of the primary winding can be significantly reduced as compared with the conventional transformer. Therefore, the size of the second transformer can be reduced, and the size of the switching power supply itself can be reduced. In addition, since the inductance of the primary winding in the second transformer can be reduced, the winding resistance can be reduced accordingly, whereby the electric power caused by the current flowing through the primary winding of the second transformer can be reduced. As a result, the conversion efficiency of the switching power supply can be improved.
【0028】また、請求項2記載のフライバック型スイ
ッチング電源装置によれば、第2の制御回路が第1の駆
動信号のパルス幅の広狭に応じて第2の駆動信号のパル
ス幅を広狭制御することにより、第1の駆動信号のパル
ス幅が広がる負荷が重いときには、第2の駆動信号のパ
ルス幅を広げ、逆に第1の駆動信号のパルス幅が狭まる
負荷が軽いときには、第2の駆動信号のパルス幅を狭め
るように制御することができるため、負荷の軽重に応じ
て第2のトランスによる出力電圧の生成量を適正に減少
または増加させることができる結果、電源装置の変換効
率をより一層向上させることができる。According to the flyback type switching power supply of the second aspect, the second control circuit controls the pulse width of the second drive signal in accordance with the pulse width of the first drive signal. Accordingly, when the load in which the pulse width of the first drive signal spreads is heavy, the pulse width of the second drive signal is widened, and when the load in which the pulse width of the first drive signal narrows is light, the second drive signal is used. Since the pulse width of the drive signal can be controlled to be reduced, the amount of output voltage generated by the second transformer can be appropriately reduced or increased according to the load of the load, and as a result, the conversion efficiency of the power supply device can be reduced. It can be further improved.
【図1】本発明の実施の形態に係る電源装置1の回路図
である。FIG. 1 is a circuit diagram of a power supply device 1 according to an embodiment of the present invention.
【図2】電源装置1の動作を説明するための波形図であ
って、(a)は第2の脈流電圧VP2の電圧波形図、
(b)は第1の駆動信号SD1の電圧波形図、(c)は第
2の駆動信号SD2の電圧波形図である。FIGS. 2A and 2B are waveform diagrams for explaining the operation of the power supply device 1, wherein FIG. 2A is a voltage waveform diagram of a second pulsating voltage VP2;
(B) is a voltage waveform diagram of the first drive signal SD1, and (c) is a voltage waveform diagram of the second drive signal SD2.
【図3】従来の電源装置31の回路図である。FIG. 3 is a circuit diagram of a conventional power supply device 31.
【図4】電源装置31の動作を説明するための波形図で
あって、(a)は交流電圧VACの電圧波形図、(b)は
第1の脈流電圧VP1の電圧波形図、(c)は電流I11の
電流波形図、(d)は電流I12の電流波形図、(e)は
入力電流I12INの電流波形図、(f)は入力電流IINの
電流波形図である。FIGS. 4A and 4B are waveform diagrams for explaining the operation of the power supply device 31, wherein FIG. 4A is a waveform diagram of an AC voltage VAC, FIG. 4B is a waveform diagram of a first pulsating voltage VP1, and FIG. ) Is a current waveform diagram of the current I11, (d) is a current waveform diagram of the current I12, (e) is a current waveform diagram of the input current I12IN, and (f) is a current waveform diagram of the input current IIN.
1 スイッチング電源装置 10 昇降圧コンバータ回路 11,12 ダイオード 13 第1のトランス 13a 一次巻線 13b 二次巻線 14 第1のスイッチング素子 16 第1の制御回路 20 昇降圧コンバータ回路 21 ダイオードスタック 23 コンデンサ 24 第2のトランス 24a 一次巻線 24b 二次巻線 25 第2のスイッチング素子 27 第2の制御回路 SD1 第1の駆動信号 SD2 第2の駆動信号 VAC 入力交流 VO 出力電圧 VP1 第1の脈流電圧 VP2 第2の脈流電圧 Reference Signs List 1 switching power supply device 10 step-up / step-down converter circuit 11, 12 diode 13 first transformer 13a primary winding 13b secondary winding 14 first switching element 16 first control circuit 20 step-up / step-down converter circuit 21 diode stack 23 capacitor 24 Second transformer 24a Primary winding 24b Secondary winding 25 Second switching element 27 Second control circuit SD1 First drive signal SD2 Second drive signal VAC Input AC VO Output voltage VP1 First pulsating voltage VP2 Second pulsating voltage
Claims (2)
る第1および第2のトランスと、入力交流を整流して第
1の脈流電圧を生成する第1の整流回路と、入力交流を
整流して第2の脈流電圧を生成する第2の整流回路と、
前記第2の脈流電圧を平滑化して直流電圧を生成する平
滑回路と、前記第1のトランスの一次巻線に直列に接続
されると共に第1の駆動信号に同期して当該一次巻線を
介して前記第1の脈流電圧をスイッチングする第1のス
イッチング素子と、前記第2のトランスの一次巻線に直
列に接続されると共にそのスイッチング周期が前記第1
の駆動信号のスイッチング周期と等しい第2の駆動信号
に同期して当該一次巻線を介して前記直流電圧をスイッ
チングする第2のスイッチング素子とを備え、前記第1
および第2のスイッチング素子をスイッチングすること
によって前記第1および前記第2のトランスのそれぞれ
の二次巻線に誘起した電圧を整流して合成することによ
り出力電圧を生成するフライバック型スイッチング電源
装置であって、 前記出力電圧の電圧値に応じて前記第1の駆動信号のパ
ルス幅を制御する第1の制御回路と、 前記第1の脈流電圧または前記第2の脈流電圧の電圧値
に応じて前記第2の駆動信号のパルス幅を制御する第2
の制御回路とを備えたことを特徴とするフライバック型
スイッチング電源装置。1. A first and a second transformer having a primary winding and a secondary winding, respectively, a first rectifier circuit for rectifying an input alternating current to generate a first pulsating voltage, and an input alternating current. A second rectifier circuit that rectifies to generate a second pulsating voltage;
A smoothing circuit for smoothing the second pulsating voltage to generate a DC voltage, and a primary circuit connected in series to a primary winding of the first transformer and synchronized with a first drive signal; A first switching element for switching the first pulsating voltage via the first transformer, and a first switching element connected in series to a primary winding of the second transformer, and a switching cycle of which is set to the first cycle.
A second switching element that switches the DC voltage via the primary winding in synchronization with a second drive signal equal to the switching cycle of the drive signal of the first drive signal.
Flyback switching power supply device that generates an output voltage by rectifying and combining voltages induced in respective secondary windings of the first and second transformers by switching a second switching element. A first control circuit that controls a pulse width of the first drive signal according to a voltage value of the output voltage; and a voltage value of the first pulsating voltage or the second pulsating voltage. Controlling the pulse width of the second drive signal in accordance with
A flyback type switching power supply device comprising:
信号のパルス幅の広狭に応じて前記第2の駆動信号のパ
ルス幅を広狭制御することを特徴とする請求項1記載の
フライバック型スイッチング電源装置。2. The apparatus according to claim 1, wherein the second control circuit controls the width of the pulse of the second drive signal in accordance with the width of the pulse of the first drive signal. Flyback type switching power supply.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001094925A JP2002291248A (en) | 2001-03-29 | 2001-03-29 | Flyback switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001094925A JP2002291248A (en) | 2001-03-29 | 2001-03-29 | Flyback switching power supply |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002291248A true JP2002291248A (en) | 2002-10-04 |
Family
ID=18949054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001094925A Pending JP2002291248A (en) | 2001-03-29 | 2001-03-29 | Flyback switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002291248A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009060747A (en) * | 2007-09-03 | 2009-03-19 | Tdk-Lambda Corp | Dc-dc converter |
US7887416B2 (en) | 2007-11-22 | 2011-02-15 | Kabushiki Kaisha Square Enix | Online game system and online game program |
CN104871421A (en) * | 2012-12-21 | 2015-08-26 | 陈威伦 | Single-pole switch power source |
-
2001
- 2001-03-29 JP JP2001094925A patent/JP2002291248A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009060747A (en) * | 2007-09-03 | 2009-03-19 | Tdk-Lambda Corp | Dc-dc converter |
US7887416B2 (en) | 2007-11-22 | 2011-02-15 | Kabushiki Kaisha Square Enix | Online game system and online game program |
CN104871421A (en) * | 2012-12-21 | 2015-08-26 | 陈威伦 | Single-pole switch power source |
JP2016500506A (en) * | 2012-12-21 | 2016-01-12 | チェン ウェイルン | Single pole switch power supply |
EP2937979A4 (en) * | 2012-12-21 | 2016-10-19 | Chen Weilun | Single-pole switch power source |
US9685872B2 (en) | 2012-12-21 | 2017-06-20 | Weilun Chen | Single-pole switch power source |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5704124B2 (en) | Switching power supply | |
US7272021B2 (en) | Power converter with isolated and regulated stages | |
Jeong et al. | Analysis on half-bridge LLC resonant converter by using variable inductance for high efficiency and power density server power supply | |
JP3274431B2 (en) | Switching power supply | |
JPH07177745A (en) | Switching regulator | |
JPH04299070A (en) | Switching regulator | |
TWI328918B (en) | Multi-output dc-dc converter with improved cross-regulation performance | |
JP2500580B2 (en) | Power supply circuit | |
KR100439414B1 (en) | DC/DC converter of Insulation type and Uninterruptible power supply used the same apparatus | |
JP2006352959A (en) | Dc-dc converter | |
JP2002291248A (en) | Flyback switching power supply | |
JP2008289334A (en) | Switching power supply device, and power supply control method | |
JP2007288855A (en) | Switching power supply | |
JP4288702B2 (en) | Switching power supply | |
JP3757729B2 (en) | Inverter device | |
JP2006042435A (en) | Switching power supply | |
JP3236581B2 (en) | Switching power supply | |
JP3456803B2 (en) | Switching power supply | |
JPH06284713A (en) | Switching power-supply circuit | |
JP5130936B2 (en) | DC-DC converter | |
JP2020137319A (en) | Switching power supply | |
JP2001333581A (en) | Inverter | |
JP2005151709A (en) | Dc converter | |
JPH03273865A (en) | Switching regulator | |
JP3301147B2 (en) | Power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041130 |