JP2604302Y2 - Resonant DC-DC converter - Google Patents

Resonant DC-DC converter

Info

Publication number
JP2604302Y2
JP2604302Y2 JP1993046121U JP4612193U JP2604302Y2 JP 2604302 Y2 JP2604302 Y2 JP 2604302Y2 JP 1993046121 U JP1993046121 U JP 1993046121U JP 4612193 U JP4612193 U JP 4612193U JP 2604302 Y2 JP2604302 Y2 JP 2604302Y2
Authority
JP
Japan
Prior art keywords
resonance
voltage
reactor
primary winding
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1993046121U
Other languages
Japanese (ja)
Other versions
JPH0716594U (en
Inventor
浩 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP1993046121U priority Critical patent/JP2604302Y2/en
Publication of JPH0716594U publication Critical patent/JPH0716594U/en
Application granted granted Critical
Publication of JP2604302Y2 publication Critical patent/JP2604302Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案はスイッチングレギュレー
タ、特に共振形DC−DCコンバータに関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching regulator, and more particularly to a resonance type DC-DC converter.

【0002】[0002]

【従来の技術】従来の共振形DC−DCコンバータの一
例の回路図を図10に示す。図10において、1、0は
第1及び第2の直流電源、2と3は第1及び第2のスイ
ッチング素子としてのMOS-FET、4と5は第1及
び第2の共振用コンデンサ、6はトランス、7は共振用
リアクトル、8と9は整流ダイオード、12は平滑コン
デンサ、13は負荷、14と15は分圧用抵抗、16は
基準電圧源、17はオペアンプ、18と19はそれぞれ
フォトカプラを構成する発光ダイオードと受光トランジ
スタ、20は制御回路である。第1及び第2の直流電源
の各電圧は互いに同一である。分圧用抵抗14、15は
電圧検出回路を構成し、基準電圧源16、オペアンプ1
7、発光ダイオード18及び受光トランジスタ19は誤
差増幅回路を構成する。制御回路20は、負荷13の端
子電圧に応じてパルス幅が変化する制御パルス信号をあ
る一定の休止期間(デッドタイム)を設けて第1及び第
2のMOS-FET2、3の各ゲート端子に交互に付与
し、第1及び第2のMOS-FET2、3を交互にオン
・オフ動作させるためのものである。
2. Description of the Related Art FIG. 10 is a circuit diagram showing an example of a conventional resonant DC-DC converter. 10, 1 and 0 are first and second DC power supplies, 2 and 3 are MOS-FETs as first and second switching elements, 4 and 5 are first and second resonance capacitors, 6 Is a transformer, 7 is a resonance reactor, 8 and 9 are rectifier diodes, 12 is a smoothing capacitor, 13 is a load, 14 and 15 are voltage dividing resistors, 16 is a reference voltage source, 17 is an operational amplifier, and 18 and 19 are photocouplers, respectively. Is a light emitting diode and a light receiving transistor, and 20 is a control circuit. The voltages of the first and second DC power supplies are the same. The voltage dividing resistors 14 and 15 constitute a voltage detection circuit, and include a reference voltage source 16 and an operational amplifier 1.
7, the light emitting diode 18 and the light receiving transistor 19 constitute an error amplifier circuit. The control circuit 20 applies a control pulse signal whose pulse width changes according to the terminal voltage of the load 13 to each gate terminal of the first and second MOS-FETs 2 and 3 by providing a certain pause period (dead time). The first and second MOS-FETs 2 and 3 are alternately provided so as to alternately turn on and off.

【0003】次に、図10に示す回路の動作について説
明する。制御回路20から、図11(A)及び(B)に示す
制御パルス信号VG1、VG2をある一定のデッドタイムt
Dを設けて各々第1及び第2のMOS-FET2、3のゲ
ート端子に付与し、第1及び第2のMOS-FET2、
3を交互にオン・オフ動作させる。第1のMOS-FE
T2がオンになると、トランス6の1次巻線6aに共振
用リアクトル7を通して第1の直流電源1の電圧が印加
され、第1の2次巻線6cに電圧が誘起される。これと
共に、共振用リアクトル7にエネルギーが蓄積される。
このとき、第1の2次巻線6cに誘起された電圧により
整流ダイオード8及び平滑コンデンサ12の経路に電流
が流れる。このときに第1のMOS-FET2に流れる
電流IQ1の波形を図11(C)に示す。図11(A)に示す
ように、時間T1が経過した後に第1のMOS-FET2
がオフになると、第1のMOS-FET2のオン期間中
に共振用リアクトル7に蓄積されたエネルギーが放出さ
れる。このとき、主として共振用リアクトル7と第1及
び第2の共振用コンデンサ4、5により電圧共振が起こ
り、第1のMOS-FET2の両端の電圧VQ1が図11
(E)に示すように正弦波状に上昇して行く。この結果、
図11(E)に示す電圧VQ1の波形と図11(C)に示す電
流IQ1の波形との重なりが少なくなるから、第1のMO
S-FET2のオン・オフ転換期におけるゼロ電圧スイ
ッチング(ZVS)が可能となる。また、電圧共振によ
り第2のMOS-FET3の両端の電圧VQ2は図11
(F)に示すように正弦波状に降下して行く。
Next, the operation of the circuit shown in FIG. 10 will be described. The control circuit 20 applies the control pulse signals V G1 and V G2 shown in FIGS. 11A and 11B to a certain dead time t.
D is provided and applied to the gate terminals of the first and second MOS-FETs 2 and 3, respectively.
3 are alternately turned on and off. First MOS-FE
When T2 is turned on, the voltage of the first DC power supply 1 is applied to the primary winding 6a of the transformer 6 through the resonance reactor 7, and a voltage is induced in the first secondary winding 6c. At the same time, energy is stored in the resonance reactor 7.
At this time, a current flows through the path of the rectifier diode 8 and the smoothing capacitor 12 due to the voltage induced in the first secondary winding 6c. At this time showing a waveform of the current I Q1 flowing through the first MOS-FET2 in FIG. 11 (C). As shown in FIG. 11A, after the time T 1 has elapsed, the first MOS-FET 2
Is turned off, the energy stored in the resonance reactor 7 is released during the ON period of the first MOS-FET 2. At this time, voltage resonance mainly occurs by the resonance reactor 7 and the first and second resonance capacitors 4 and 5, and the voltage V Q1 across the first MOS-FET 2 is reduced as shown in FIG.
It rises in a sine wave shape as shown in FIG. As a result,
Since the overlap between the waveform of the voltage V Q1 shown in FIG. 11 (E) and the waveform of the current I Q1 shown in FIG. 11 (C) is reduced, the first MO
Zero voltage switching (ZVS) at the ON / OFF transition period of the S-FET 2 becomes possible. Further, the voltage V Q2 across the second MOS-FET 3 is reduced by the voltage resonance as shown in FIG.
It descends in a sine wave shape as shown in FIG.

【0004】図11(F)に示す第2のMOS-FET3
の両端の電圧VQ2が0Vに達したときに第2のMOS-
FET3がオンになると、トランス6の1次巻線6aに
共振用リアクトル7を通して第2の直流電源0の電圧が
先程とは逆極性に印加されて、第2の2次巻線6dに電
圧が誘起される。これと共に、共振用リアクトル7にエ
ネルギーが蓄積される。このとき、第2の2次巻線6d
に誘起された電圧により整流ダイオード9及び平滑コン
デンサ12の経路に電流が流れる。このときに第2のM
OS-FET3に流れる電流IQ2の波形を図11(D)に
示す。図11(B)に示すように、時間T1が経過した後
に第2のMOS-FET3がオフになると、第2のMO
S-FET3のオン期間中に共振用リアクトル7に蓄積
されたエネルギーが放出される。このとき、主として共
振用リアクトル7と第1及び第2の共振用コンデンサ
4、5により電圧共振が起こり、第2のMOS-FET
3の両端の電圧VQ2が図11(F)に示すように正弦波状
に上昇して行く。この結果、図11(F)に示す電圧VQ2
の波形と図11(D)に示す電流IQ2の波形との重なりが
少なくなるから、第2のMOS-FET3のオン・オフ
転換期におけるゼロ電圧スイッチング(ZVS)が可能
となる。また、電圧共振により第1のMOS-FET2
の両端の電圧VQ1は図11(E)に示すように正弦波状に
降下して行く。そして、図11(E)に示す電圧VQ1が0
Vに達したときに第1のMOS-FET2が再びオンに
なる。
A second MOS-FET 3 shown in FIG.
When the voltage V Q2 across the two terminals reaches 0 V, the second MOS-
When the FET 3 is turned on, the voltage of the second DC power supply 0 is applied to the primary winding 6a of the transformer 6 through the resonance reactor 7 in a polarity opposite to that of the previous case, and the voltage is applied to the second secondary winding 6d. Induced. At the same time, energy is stored in the resonance reactor 7. At this time, the second secondary winding 6d
A current flows through the path of the rectifier diode 9 and the smoothing capacitor 12 by the voltage induced in the rectifier diode 9 and the smoothing capacitor 12. At this time, the second M
The waveform of the current I Q2 flowing through the OS-FET 3 shown in FIG. 11 (D). As shown in FIG. 11 (B), when the second MOS-FET 3 is turned off after the T 1 is the time elapsed, the second MO
Energy stored in the resonance reactor 7 is released during the ON period of the S-FET 3. At this time, voltage resonance mainly occurs by the resonance reactor 7 and the first and second resonance capacitors 4 and 5, and the second MOS-FET
The voltage V Q2 at both ends of S3 rises in a sine wave shape as shown in FIG. As a result, the voltage V Q2 shown in FIG.
11D and the waveform of the current IQ2 shown in FIG. 11D are reduced, so that zero voltage switching (ZVS) can be performed during the on / off transition period of the second MOS-FET 3. In addition, the first MOS-FET 2
The voltage V Q1 across both ends falls in a sine wave shape as shown in FIG. Then, the voltage V Q1 shown in FIG.
When the voltage reaches V, the first MOS-FET 2 is turned on again.

【0005】上述の動作の繰り返しにより第1及び第2
の直流電源1、0の電圧が他の直流電圧に変換される。
この直流電圧は更に平滑コンデンサ12により平滑化さ
れ、負荷13に供給される。また、平滑化された直流電
圧は分圧用抵抗14、15により分圧され、分圧された
電圧はオペアンプ17により基準電圧源16の電圧と比
較される。オペアンプ17の比較出力はフォトカプラを
構成する発光ダイオード18を通じて受光トランジスタ
19を制御する。受光トランジスタ19の出力は制御回
路20に入力され、この入力信号に応じて制御回路20
は第1及び第2のMOS-FET2、3の各ゲート端子
に付与すべき制御パルス信号のパルス幅を制御して負荷
13に供給される直流電圧を一定に保持して出力電圧を
安定化することができる。
By repeating the above operation, the first and second
Is converted to another DC voltage.
This DC voltage is further smoothed by the smoothing capacitor 12 and supplied to the load 13. The smoothed DC voltage is divided by the dividing resistors 14 and 15, and the divided voltage is compared with the voltage of the reference voltage source 16 by the operational amplifier 17. The comparison output of the operational amplifier 17 controls the light receiving transistor 19 through the light emitting diode 18 forming a photocoupler. The output of the light receiving transistor 19 is input to the control circuit 20, and the control circuit 20
Controls the pulse width of a control pulse signal to be applied to each gate terminal of the first and second MOS-FETs 2 and 3, thereby keeping the DC voltage supplied to the load 13 constant and stabilizing the output voltage. be able to.

【0006】[0006]

【考案が解決しようとする課題】ところで、図10に示
す共振形DC−DCコンバータでは、負荷13に流れる
電流が減少したとき、トランス6の1次側の共振用リア
クトル7に流れる電流も減少して、電圧共振を起こすに
充分なエネルギーを共振用リアクトル7に蓄積できな
い。したがって、軽負荷になると図11(A)及び(B)に
示すように制御パルス信号VG1、VG2のパルス幅が定電
圧動作時に比較して非常に狭くなり(T1??T2)、負荷
13に流れる電流が減少するから、電圧共振ができなく
なる。これにより、第1及び第2のMOS-FET2、
3の両端の電圧VQ1、VQ2の波形の立上り及び立下りが
図11(E)及び(F)に示すように乱れる。そのため、軽
負荷時において第1及び第2のMOS-FET2、3の
スイッチング損失が大きくなると共にノイズが発生する
欠点があった。また、図11(A)及び(B)に示すデッド
タイムtDは負荷の軽重に関わらず一定に保持する必要
があり、それゆえ軽負荷時には制御パルス信号VG1、V
G2の周波数が極めて高くなるから、実際には制御パルス
信号の周波数の制御範囲が狭くなる問題点も発生した。
By the way, in the resonance type DC-DC converter shown in FIG. 10, when the current flowing through the load 13 decreases, the current flowing through the resonance reactor 7 on the primary side of the transformer 6 also decreases. As a result, energy sufficient to cause voltage resonance cannot be stored in the resonance reactor 7. Therefore, when the load becomes light, as shown in FIGS. 11A and 11B, the pulse widths of the control pulse signals V G1 and V G2 become very narrow as compared with the constant voltage operation (T 1 ? T 2 ). Since the current flowing through the load 13 decreases, voltage resonance cannot be performed. Thereby, the first and second MOS-FETs 2,
The rising and falling of the waveforms of the voltages V Q1 and V Q2 across the terminal 3 are disturbed as shown in FIGS. 11 (E) and 11 (F). Therefore, the switching loss of the first and second MOS-FETs 2 and 3 is increased at the time of light load, and noise is generated. Also, the dead time t D shown in FIGS. 11A and 11B needs to be kept constant regardless of the load, so that the control pulse signals V G1 , V G
Since the frequency of G2 becomes extremely high, there is a problem that the control range of the frequency of the control pulse signal is actually narrowed.

【0007】そこで、本考案は軽負荷時でもスイッチン
グ損失やノイズの発生を低減できる共振形DC−DCコ
ンバータを提供することを目的とする。
Accordingly, an object of the present invention is to provide a resonant DC-DC converter capable of reducing the occurrence of switching loss and noise even under a light load.

【0008】[0008]

【課題を解決するための手段】本考案による共振形DC
−DCコンバータは、トランスの1次巻線と直流電源と
の間に接続され且つ1次巻線に第1の方向の直流電圧を
印加する第1のスイッチング素子と、トランスの1次巻
線と直流電源との間に接続され且つ1次巻線に第2の方
向の直流電圧を印加する第2のスイッチング素子と、第
1及び第2のスイッチング素子の各々と並列に接続され
た第1及び第2の共振用コンデンサと、1次巻線と直列
に接続された共振用リアクトルと、トランスの2次巻線
に接続された整流平滑回路とを備えている。この共振形
DC−DCコンバータでは、1次巻線又は2次巻線と並
列に循環電流用リアクトルを接続し、2次巻線から負荷
に流れる負荷電流の大きさに関係なく、循環電流用リア
クトルを通して共振電流を常に共振用リアクトルに流
し、軽負荷時に電圧共振を起こすのに充分なエネルギー
を共振用リアクトルに蓄積する。
SUMMARY OF THE INVENTION Resonant DC according to the present invention
A DC converter is connected between the primary winding of the transformer and the DC power supply and applies a DC voltage in a first direction to the primary winding; A second switching element connected between the DC power supply and applying a DC voltage in a second direction to the primary winding; and a first switching element connected in parallel with each of the first and second switching elements. It includes a second resonance capacitor, a resonance reactor connected in series with the primary winding, and a rectifying and smoothing circuit connected to the secondary winding of the transformer. In this resonance type DC-DC converter, a circulating current reactor is connected in parallel with the primary winding or the secondary winding, and the circulating current reactor is connected regardless of the magnitude of the load current flowing from the secondary winding to the load. , A resonance current always flows through the resonance reactor, and energy sufficient to cause voltage resonance at a light load is stored in the resonance reactor.

【0009】また、本考案の他の実施例による共振形D
C−DCコンバータは、トランスの1次巻線と直流電源
との間に接続され且つ1次巻線に第1の方向の直流電圧
を印加する第1のスイッチング素子と、トランスの1次
巻線と直流電源との間に接続され且つ1次巻線に第2の
方向の直流電圧を印加する第2のスイッチング素子と、
第1及び第2のスイッチング素子の各々と並列に接続さ
れた第1及び第2の共振用コンデンサと、トランスの2
次巻線と直列に接続された共振用リアクトルと、共振用
リアクトルに接続された整流平滑回路とを備えている。
この共振形DC−DCコンバータでは、2次巻線、共振
用リアクトル及び循環電流用リアクトルを閉回路で接続
する。
A resonance type D according to another embodiment of the present invention.
The C-DC converter is connected between a primary winding of a transformer and a DC power supply and applies a DC voltage in a first direction to the primary winding, and a primary winding of the transformer. A second switching element that is connected between the power supply and the DC power supply and applies a DC voltage in the second direction to the primary winding;
A first and second resonance capacitor connected in parallel with each of the first and second switching elements;
It includes a resonance reactor connected in series with the next winding, and a rectifying / smoothing circuit connected to the resonance reactor.
In this resonance type DC-DC converter, the secondary winding, the resonance reactor, and the circulating current reactor are connected in a closed circuit.

【0010】[0010]

【作用】循環電流用リアクトルを通して共振電流を常時
共振用リアクトルに流すことにより、軽負荷時に電圧共
振を起こすのに充分なエネルギーを共振用リアクトルに
蓄積することができるため、軽負荷時でもスイッチング
素子のスイッチング損失やノイズの発生を低減すること
が可能となる。
[Function] By constantly flowing a resonance current to the resonance reactor through the circulating current reactor, energy sufficient to cause voltage resonance at a light load can be accumulated in the resonance reactor. Switching loss and noise can be reduced.

【0011】[0011]

【実施例】以下、本考案による共振形DC−DCコンバ
ータの実施例を図1及び図2に基づいて説明する。但
し、これらの図面では図10及び図11に示す箇所と同
一の部分には同一の符号を付し、その説明を省略する。
本実施例のDC−DCコンバータにおいては、図1に示
すようにトランス6の1次巻線6aと並列に循環電流用
リアクトル24が接続されている。その他の構成は図1
0と同一である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a resonance type DC-DC converter according to the present invention will be described below with reference to FIGS. However, in these drawings, the same portions as those shown in FIGS. 10 and 11 are denoted by the same reference numerals, and description thereof will be omitted.
In the DC-DC converter of the present embodiment, a circulating current reactor 24 is connected in parallel with the primary winding 6a of the transformer 6, as shown in FIG. Other configurations are shown in FIG.
Same as 0.

【0012】上記の構成における動作は次の通りであ
る。まず、制御回路20から図2(A)及び(B)に示す制
御パルス信号VG1、VG2がある一定のデッドタイムtD
を設けて各々第1及び第2のMOS-FET2、3のゲ
ート端子に付与される。これにより、第1及び第2のM
OS-FET2、3を交互にオン・オフ動作させる。第
1のMOS-FET2がオンになると、トランス6の1
次巻線6a及び循環電流用リアクトル24に共振用リア
クトル7を通して第1の直流電源1の電圧が印加され、
第1の2次巻線6cに電圧が誘起される。第1の2次巻
線6cに誘起された電圧により、整流ダイオード8及び
平滑コンデンサ12の経路に電流が流れる。それと共
に、共振用リアクトル7には充分大きなエネルギーが蓄
積される。このときに第1のMOS-FET2に流れる
電流IQ1の波形を図2(C)に示す。次に、図2(A)に示
すように、時間T1が経過した後に第1のMOS-FET
2がオフになると、第1のMOS-FET2のオン期間
中に共振用リアクトル7に蓄積されたエネルギーが放出
される。このとき、主として共振用リアクトル7と第1
及び第2の共振用コンデンサ4、5により電圧共振が起
こり、第1のMOS-FET2の両端の電圧VQ1が図2
(E)に示すように正弦波状に上昇して行く。この結果、
図2(E)に示す電圧VQ1の波形と図2(C)に示す電流I
Q1の波形との重なりが少なくなるから、第1のMOS-
FET2のオン・オフ転換期におけるゼロ電圧スイッチ
ング(ZVS)が可能となる。また、電圧共振により第
2のMOS-FET3の両端の電圧VQ2は図2(F)に示
すように正弦波状に降下して行く。
The operation of the above configuration is as follows. First, the control pulse signal V G1 and V G2 shown in FIGS. 2A and 2B are supplied from the control circuit 20 at a certain dead time t D.
Are provided to the gate terminals of the first and second MOS-FETs 2 and 3, respectively. Thereby, the first and second M
OS-FETs 2 and 3 are alternately turned on and off. When the first MOS-FET 2 is turned on, 1 of the transformer 6
The voltage of the first DC power supply 1 is applied to the next winding 6a and the circulating current reactor 24 through the resonance reactor 7,
A voltage is induced in the first secondary winding 6c. Due to the voltage induced in the first secondary winding 6c, a current flows through the path of the rectifier diode 8 and the smoothing capacitor 12. At the same time, a sufficiently large energy is stored in the resonance reactor 7. At this time showing a waveform of the current I Q1 flowing through the first MOS-FET2 in FIG. 2 (C). Next, as shown in FIG. 2A, after the time T 1 has elapsed, the first MOS-FET
When 2 is turned off, the energy stored in the resonance reactor 7 is released during the ON period of the first MOS-FET 2. At this time, mainly the resonance reactor 7 and the first
2 and the second resonance capacitors 4 and 5 cause voltage resonance, and the voltage V Q1 across the first MOS-FET 2 is
It rises in a sine wave shape as shown in FIG. As a result,
The waveform of the voltage V Q1 shown in FIG. 2 (E) and the current I Q shown in FIG.
Since the overlap with the waveform of Q1 is reduced, the first MOS-
Zero voltage switching (ZVS) at the on / off transition period of the FET 2 becomes possible. Further, the voltage V Q2 across the second MOS-FET 3 drops in a sinusoidal manner due to the voltage resonance as shown in FIG.

【0013】続いて、図2(F)に示す第2のMOS-F
ET3の両端の電圧VQ2が0Vに達したときに第2のM
OS-FET3がオンになると、トランス6の1次巻線
6a及び循環電流用リアクトル24に共振用リアクトル
7を通して第2の直流電源0の電圧が先程とは逆極性に
印加されて、第2の2次巻線6dに電圧が誘起される。
第2の2次巻線6dに誘起された電圧により、整流ダイ
オード9及び平滑コンデンサ12の経路に電流が流れ
る。それと共に、共振用リアクトル7には充分大きなエ
ネルギーが蓄積される。このときに第2のMOS-FE
T3に流れる電流IQ2の波形を図2(D)に示す。次に、
図2(B)に示すように、時間T1が経過した後に第2の
MOS-FET3がオフになると、第2のMOS-FET
3のオン期間中に共振用リアクトル7に蓄積されたエネ
ルギーが放出される。このとき、主として共振用リアク
トル7と第1及び第2の共振用コンデンサ4、5により
電圧共振が起こり、第2のMOS-FET3の両端の電
圧VQ2が図2(F)に示すように正弦波状に上昇して行
く。この結果、図2(F)に示す電圧VQ2の波形と図2
(D)に示す電流IQ2の波形との重なりが少なくなるか
ら、第2のMOS-FET3のオン・オフ転換期におけ
るゼロ電圧スイッチング(ZVS)が可能となる。ま
た、電圧共振により第1のMOS-FET2の両端の電
圧VQ1は図2(E)に示すように正弦波状に降下して行
く。そして、図2(E)に示す電圧VQ1が0Vに達したと
きに第1のMOS-FET2が再びオンになる。
Subsequently, a second MOS-F shown in FIG.
When the voltage V Q2 across ET3 reaches 0V, the second M
When the OS-FET 3 is turned on, the voltage of the second DC power supply 0 is applied to the primary winding 6a of the transformer 6 and the circulating current reactor 24 through the resonance reactor 7 in the opposite polarity to the previous one, and the second A voltage is induced in the secondary winding 6d.
A current flows through the path of the rectifier diode 9 and the smoothing capacitor 12 due to the voltage induced in the second secondary winding 6d. At the same time, a sufficiently large energy is stored in the resonance reactor 7. At this time, the second MOS-FE
The waveform of the current I Q2 flowing through T3 shown in FIG. 2 (D). next,
As shown in FIG. 2 (B), when the second MOS-FET 3 is turned off after the T 1 is the time elapsed, the second MOS-FET
During the ON period of 3, the energy stored in the resonance reactor 7 is released. At this time, voltage resonance mainly occurs by the resonance reactor 7 and the first and second resonance capacitors 4 and 5, and the voltage V Q2 across the second MOS-FET 3 is sinusoidal as shown in FIG. It rises in a wavy shape. As a result, the waveform of the voltage V Q2 shown in FIG.
Since the overlap with the waveform of the current I Q2 shown in (D) is reduced, zero voltage switching (ZVS) at the on / off transition period of the second MOS-FET 3 becomes possible. Further, the voltage V Q1 across the first MOS-FET 2 drops in a sinusoidal manner due to the voltage resonance as shown in FIG. Then, when the voltage V Q1 shown in FIG. 2E reaches 0 V, the first MOS-FET 2 is turned on again.

【0014】上述の動作の繰り返しにより第1及び第2
の直流電源1、0の電圧が他の直流電圧に変換される。
この直流電圧は更に平滑コンデンサ12により平滑化さ
れ、負荷13に供給される。また、制御回路20は、平
滑コンデンサ12にて平滑化された直流電圧に応じて第
1及び第2のMOS-FET2、3の各ゲート端子に付
与すべき制御パルス信号のパルス幅を制御して負荷13
に供給される直流電圧を一定に保持して出力電圧を安定
化する。
By repeating the above operation, the first and second
Is converted to another DC voltage.
This DC voltage is further smoothed by the smoothing capacitor 12 and supplied to the load 13. Further, the control circuit 20 controls the pulse width of a control pulse signal to be applied to each gate terminal of the first and second MOS-FETs 2 and 3 according to the DC voltage smoothed by the smoothing capacitor 12. Load 13
The output voltage is stabilized by keeping the DC voltage supplied to the power supply constant.

【0015】次に、図1の回路の負荷13が軽負荷の場
合について説明する。負荷13が軽負荷になると負荷1
3の両端の電圧が高くなり、図2(A)及び(B)に示すよ
うに制御回路21から出力される制御信号パルス信号V
G1、VG2のパルス幅が絞られ狭くなる(T1>T2)。こ
のとき、負荷13に流れる電流が減少するが、この回路
では負荷電流の大きさに関係なく一定の共振電流が常に
循環電流用リアクトル24を通して共振用リアクトル7
に流れるため、軽負荷時においても共振用リアクトル7
に充分大きなエネルギーが蓄積される。そのため、軽負
荷時において第1及び第2のMOS-FET2、3のオ
フ転換時に電圧共振が起こり、図2(E)及び(F)に示
すように第1及び第2のMOS-FET2、3の両端の
電圧VQ1、VQ2の各波形の立上り及び立下りが正弦波状
となる。
Next, the case where the load 13 of the circuit of FIG. 1 is light will be described. When load 13 becomes light load, load 1
3 becomes high, and the control signal pulse signal V output from the control circuit 21 as shown in FIGS. 2A and 2B.
G1, the pulse width of the V G2 is narrowed narrower (T 1> T 2). At this time, the current flowing through the load 13 decreases, but in this circuit, a constant resonance current always flows through the circulating current reactor 24 regardless of the magnitude of the load current.
Flow through the reactor 7 even when the load is light.
Large enough energy is stored. Therefore, when the first and second MOS-FETs 2 and 3 are turned off at light load, voltage resonance occurs, and the first and second MOS-FETs 2 and 3 are turned off as shown in FIGS. The rising and falling of each of the waveforms of the voltages V Q1 and V Q2 at both ends are sinusoidal.

【0016】上記のように、本実施例では、負荷電流の
大きさに関係なく循環電流用リアクトル24を通して一
定の共振電流を常に共振用リアクトル7に流すことが可
能である。この共振電流は、循環電流用リアクトル24
のインダクタンスの値を任意に選ぶことにより自由に設
定できる。したがって、軽負荷時において電圧共振を起
こすのに必要なエネルギーを共振用リアクトル7に充分
に蓄積することができる。このため、図2(E)及び(F)
に示すように、軽負荷時において第1及び第2のMOS
-FET2、3の両端の電圧VQ1、VQ2の各波形の立上
り及び立下りの乱れがないから、全ての負荷範囲におい
てゼロ電圧スイッチング(ZVS)が可能となる。よっ
て、第1及び第2のMOS-FET2、3のスイッチン
グ損失の増加やノイズの発生がない。また、共振電流に
より一定の循環電流が形成されるため、比較的広い制御
パルス信号のパルス幅において軽負荷等に対応できるよ
うになる。このため、負荷変動に対する著しい周波数上
昇などがなく、制御パルス信号の周波数制御範囲を極め
て広くすることが可能となる。
As described above, in the present embodiment, a constant resonance current can always flow through the circulating current reactor 24 to the resonance reactor 7 regardless of the magnitude of the load current. This resonance current is supplied to the circulating current reactor 24.
Can be set freely by arbitrarily selecting the value of the inductance. Therefore, energy required to cause voltage resonance at light load can be sufficiently stored in the resonance reactor 7. For this reason, FIGS. 2E and 2F
As shown in FIG.
-Zero voltage switching (ZVS) is possible in all load ranges because the rising and falling of the waveforms of the voltages V Q1 and V Q2 across the FETs 2 and 3 are not disturbed. Therefore, there is no increase in switching loss of the first and second MOS-FETs 2 and 3 and no generation of noise. Further, since a constant circulating current is formed by the resonance current, it becomes possible to cope with a light load or the like with a relatively wide pulse width of the control pulse signal. For this reason, there is no remarkable rise in frequency due to a load change, and the frequency control range of the control pulse signal can be extremely widened.

【0017】本考案の実施態様は前記の実施例に限定さ
れず種々の変更が可能である。例えば、下記の(a)〜
(g)は変更例の一部である。 (a) 図1の回路における循環電流用リアクトル24
は、図3の回路に示すようにトランス6の第1及び第2
の2次巻線6a、6bの直列回路の両端に接続してもよ
い。 (b) 図1の回路における第1及び第2の直流電源
1、0の代わりに、図4の回路に示すように単一の直流
電源1及びハーフブリッジ用コンデンサ25、26を使
用してトランス6の1次側のスイッチング回路をハーフ
ブリッジ型として構成してもよい。 (c) 図1の回路におけるトランス6の1次側の共振
用リアクトル7及び循環電流用リアクトル24は、図5
の回路に示すように第1及び第2の巻線7a、7bを有す
る共振用リアクトル7を使用して循環電流用リアクトル
24と共にトランス6の2次側に設けてもよい。 (d) 図1の回路におけるトランス6の1次側のスイ
ッチング回路を図6の回路に示すようにプッシュプル型
として構成してもよい。図6の回路において、6aと6b
は第1及び第2の1次巻線を示す。 (e) 図6の回路におけるトランス6の1次側の共振
用リアクトル7及び循環電流用リアクトル24は、図7
の回路に示すように各々トランス6の2次側に設けても
よい。 (f) 図7の回路の2次側における整流ダイオード
8、9及び平滑コンデンサ12からなるセンタータップ
型整流平滑回路を、図8の回路に示すように整流ダイオ
ード8、9、コンデンサ10、11及び平滑コンデンサ
12からなる倍電圧整流平滑回路に変更してもよい。 (g) 更に、図8の回路におけるコンデンサ10、1
1の代わりに、図9に示すように整流ダイオード22、
23を接続してフルブリッジ型整流平滑回路を構成して
もよい。
The embodiment of the present invention is not limited to the above embodiment, and various modifications are possible. For example, the following (a)-
(g) is a part of the modification. (A) Circulating current reactor 24 in the circuit of FIG.
Are the first and second transformers 6 as shown in the circuit of FIG.
May be connected to both ends of the series circuit of the secondary windings 6a and 6b. (B) Instead of the first and second DC power supplies 1 and 0 in the circuit of FIG. 1, a transformer using a single DC power supply 1 and capacitors 25 and 26 for a half bridge as shown in the circuit of FIG. The primary-side switching circuit of No. 6 may be configured as a half-bridge type. (C) The resonance reactor 7 and the circulating current reactor 24 on the primary side of the transformer 6 in the circuit of FIG.
As shown in the circuit, the resonance reactor 7 having the first and second windings 7a and 7b may be used and provided on the secondary side of the transformer 6 together with the circulating current reactor 24. (D) The switching circuit on the primary side of the transformer 6 in the circuit of FIG. 1 may be configured as a push-pull type as shown in the circuit of FIG. In the circuit of FIG. 6, 6a and 6b
Denotes first and second primary windings. (E) The resonance reactor 7 and the circulating current reactor 24 on the primary side of the transformer 6 in the circuit of FIG.
May be provided on the secondary side of the transformer 6 as shown in FIG. (F) A center tap type rectifying / smoothing circuit composed of rectifier diodes 8, 9 and a smoothing capacitor 12 on the secondary side of the circuit of FIG. 7 is replaced with rectifier diodes 8, 9, capacitors 10, 11 and A voltage doubler rectifying / smoothing circuit including the smoothing capacitor 12 may be used. (G) Further, the capacitors 10 and 1 in the circuit of FIG.
Instead of the rectifier diode 22 shown in FIG.
23 may be connected to form a full-bridge rectifying / smoothing circuit.

【0018】[0018]

【考案の効果】以上のように、本考案では、循環電流用
リアクトルを付加することにより負荷電流の大きさに関
係なく一定の共振電流を流せるため、全ての負荷範囲に
おいてゼロ電圧スイッチング(ZVS)が可能となる。
したがって、全ての負荷範囲においてスイッチング損失
の低減及びノイズの発生を低減することができる。ま
た、この共振電流は一定の循環電流でもあるから、比較
的広い制御パルス信号の最小パルス幅を実現して、負荷
変動に対する著しい周波数変動を抑制することが可能で
ある。このため、制御パルス信号の周波数の制御範囲を
極めて広くすることが可能となる。
As described above, in the present invention, the addition of the circulating current reactor allows a constant resonance current to flow regardless of the magnitude of the load current. Therefore, zero voltage switching (ZVS) is performed in all load ranges. Becomes possible.
Therefore, it is possible to reduce switching loss and noise in all load ranges. In addition, since this resonance current is also a constant circulating current, it is possible to realize a relatively wide minimum pulse width of the control pulse signal and suppress a remarkable frequency variation with respect to a load variation. Therefore, the control range of the frequency of the control pulse signal can be extremely widened.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本考案の実施例を示す共振形DC−DCコン
バータの電気回路図
FIG. 1 is an electric circuit diagram of a resonance type DC-DC converter showing an embodiment of the present invention.

【図2】 図1の回路の定電圧動作時及び軽負荷時にお
ける各部の電圧及び電流を示す波形図
FIG. 2 is a waveform diagram showing the voltage and current of each part of the circuit of FIG. 1 during constant voltage operation and light load.

【図3】 図1の回路の変形例を示す電気回路図FIG. 3 is an electric circuit diagram showing a modification of the circuit of FIG. 1;

【図4】 図1の回路の他の変形例を示す電気回路図FIG. 4 is an electric circuit diagram showing another modification of the circuit of FIG. 1;

【図5】 図1の回路の別の他の変形例を示す電気回路
FIG. 5 is an electric circuit diagram showing another modification of the circuit of FIG. 1;

【図6】 図1の回路における1次側のスイッチング回
路をプッシュプル型とした例を示す電気回路図
6 is an electric circuit diagram showing an example in which the primary-side switching circuit in the circuit of FIG. 1 is a push-pull type.

【図7】 図6の回路の変形例を示す電気回路図FIG. 7 is an electric circuit diagram showing a modification of the circuit of FIG. 6;

【図8】 図7の回路の変形例を示す電気回路図FIG. 8 is an electric circuit diagram showing a modification of the circuit of FIG. 7;

【図9】 図8の回路の変形例を示す電気回路図FIG. 9 is an electric circuit diagram showing a modification of the circuit of FIG. 8;

【図10】 従来の共振形DC−DCコンバータの電気
回路図
FIG. 10 is an electric circuit diagram of a conventional resonant DC-DC converter.

【図11】 図10の回路の定電圧動作時及び軽負荷時
における各部の電圧及び電流を示す波形図
FIG. 11 is a waveform chart showing the voltage and current of each part of the circuit of FIG. 10 during constant voltage operation and light load.

【符号の説明】[Explanation of symbols]

1、0...第1及び第2の直流電源、2、3...第
1及び第2のMOS-FET(スイッチング素子)、
4、5...第1及び第2の共振用コンデンサ、
6...トランス、6a、6b...第1及び第2の1次
巻線、6c、6d...第1及び第2の2次巻線、
7...共振用リアクトル、7a、7b...第1及び第
2の巻線、8、9、22、23...整流ダイオード、
10、11...コンデンサ、12...平滑コンデン
サ、13...負荷、14、15...分圧用抵抗、1
6...基準電圧源、17...オペアンプ、1
8...発光ダイオード、19...受光トランジス
タ、20...制御回路、24...循環電流用リアク
トル、25、26...ハーフブリッジ用コンデンサ
1, 0. . . First and second DC power supplies, 2, 3,. . . First and second MOS-FETs (switching elements),
4,5. . . First and second resonance capacitors,
6. . . Transformer, 6a, 6b. . . First and second primary windings, 6c, 6d. . . First and second secondary windings,
7. . . Resonance reactor, 7a, 7b. . . First and second windings, 8, 9, 22, 23. . . Rectifier diode,
10,11. . . Capacitor 12. . . 12. smoothing capacitor; . . Load, 14,15. . . Voltage dividing resistor, 1
6. . . Reference voltage source, 17. . . Operational amplifier, 1
8. . . Light emitting diode, 19. . . Light receiving transistor, 20. . . Control circuit, 24. . . Circulating current reactor, 25, 26. . . Half Bridge Capacitor

Claims (2)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 トランスの1次巻線と直流電源との間に
接続され且つ前記1次巻線に第1の方向の直流電圧を印
加する第1のスイッチング素子と、前記トランスの1次
巻線と直流電源との間に接続され且つ前記1次巻線に第
2の方向の直流電圧を印加する第2のスイッチング素子
と、前記第1及び第2のスイッチング素子の各々と並列
に接続された第1及び第2の共振用コンデンサと、前記
1次巻線と直列に接続された共振用リアクトルと、前記
トランスの2次巻線に接続された整流平滑回路とを備え
た共振形DC−DCコンバータにおいて、 前記1次巻線又は前記2次巻線と並列に循環電流用リア
クトルを接続し、前記2次巻線から負荷に流れる負荷電
流の大きさに関係なく、前記循環電流用リアクトルを通
して共振電流を常に前記共振用リアクトルに流し、軽負
荷時に電圧共振を起こすのに充分なエネルギーを前記共
振用リアクトルに蓄積することを特徴とする共振形DC
−DCコンバ−タ。
1. A first switching element connected between a primary winding of a transformer and a DC power supply and for applying a DC voltage in a first direction to the primary winding, and a primary winding of the transformer. A second switching element connected between a line and a DC power supply and for applying a DC voltage in a second direction to the primary winding; and a second switching element connected in parallel with each of the first and second switching elements. A resonance type DC-DC converter comprising first and second resonance capacitors, a resonance reactor connected in series with the primary winding, and a rectifying and smoothing circuit connected to the secondary winding of the transformer. In the DC converter, a circulating current reactor is connected in parallel with the primary winding or the secondary winding, and regardless of a magnitude of a load current flowing from the secondary winding to a load, the circulating current is passed through the circulating current reactor. The resonance current is always It poured into Akutoru, resonant DC, characterized by storing sufficient energy to cause a voltage resonance at light loads the resonant reactor
-DC converter.
【請求項2】 トランスの1次巻線と直流電源との間に
接続され且つ前記1次巻線に第1の方向の直流電圧を印
加する第1のスイッチング素子と、前記トランスの1次
巻線と直流電源との間に接続され且つ前記1次巻線に第
2の方向の直流電圧を印加する第2のスイッチング素子
と、前記第1及び第2のスイッチング素子の各々と並列
に接続された第1及び第2の共振用コンデンサと、前記
トランスの2次巻線と直列に接続された共振用リアクト
ルと、前記共振用リアクトルに接続された整流平滑回路
とを備えた共振形DC−DCコンバータにおいて、 前記2次巻線、前記共振用リアクトル及び循環電流用リ
アクトルを閉回路で接続したことを特徴とする共振形D
C−DCコンバ−タ。
2. A first switching element connected between a primary winding of a transformer and a DC power supply for applying a DC voltage in a first direction to the primary winding, and a primary winding of the transformer. A second switching element connected between a line and a DC power supply and for applying a DC voltage in a second direction to the primary winding; and a second switching element connected in parallel with each of the first and second switching elements. Resonance DC-DC comprising: a first and a second resonance capacitor; a resonance reactor connected in series with a secondary winding of the transformer; and a rectifying and smoothing circuit connected to the resonance reactor. A converter, wherein the secondary winding, the resonance reactor, and the circulating current reactor are connected in a closed circuit.
C-DC converter.
JP1993046121U 1993-08-24 1993-08-24 Resonant DC-DC converter Expired - Fee Related JP2604302Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993046121U JP2604302Y2 (en) 1993-08-24 1993-08-24 Resonant DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993046121U JP2604302Y2 (en) 1993-08-24 1993-08-24 Resonant DC-DC converter

Publications (2)

Publication Number Publication Date
JPH0716594U JPH0716594U (en) 1995-03-17
JP2604302Y2 true JP2604302Y2 (en) 2000-05-08

Family

ID=12738165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993046121U Expired - Fee Related JP2604302Y2 (en) 1993-08-24 1993-08-24 Resonant DC-DC converter

Country Status (1)

Country Link
JP (1) JP2604302Y2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002119053A (en) * 2000-10-10 2002-04-19 Onkyo Corp Switching regulator
JP5394213B2 (en) * 2009-11-27 2014-01-22 オリジン電気株式会社 Series resonant converter circuit
JP5645582B2 (en) * 2010-10-07 2014-12-24 株式会社日立情報通信エンジニアリング Resonant charging device and vehicle using the same

Also Published As

Publication number Publication date
JPH0716594U (en) 1995-03-17

Similar Documents

Publication Publication Date Title
US6549436B1 (en) Integrated magnetic converter circuit and method with improved filtering
JP4671019B2 (en) Multi-output DC-DC converter
US4628426A (en) Dual output DC-DC converter with independently controllable output voltages
US4785387A (en) Resonant converters with secondary-side resonance
KR100398565B1 (en) Flyback converter
US5073849A (en) Resonant DC to DC converter switching at zero current
JP5434371B2 (en) Resonant switching power supply
JP2793435B2 (en) Multi-output converter
US8063507B2 (en) Multiple output switching power source apparatus
US6344768B1 (en) Full-bridge DC-to-DC converter having an unipolar gate drive
JP2001186764A (en) Power source controller and its operating method
JPH0357713B2 (en)
JP3041842B2 (en) Resonant switching power supply
JPH06311743A (en) Dc-dc converter
JP2604302Y2 (en) Resonant DC-DC converter
JP2605664Y2 (en) Push-pull DC-DC converter
JPH0746903B2 (en) Resonant switching power supply circuit
JP2561201B2 (en) Resonant DC-DC converter
JP2720569B2 (en) Switching type constant voltage power supply
JP4403663B2 (en) DC / DC converter
JP2603646B2 (en) converter
JP2732624B2 (en) Parallel resonant converter
JPS61277372A (en) Power supply device
JP2772800B2 (en) DC-DC converter
JPH11225474A (en) Dc-dc converter

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees