JPH0191657A - Switching power unit - Google Patents

Switching power unit

Info

Publication number
JPH0191657A
JPH0191657A JP24755887A JP24755887A JPH0191657A JP H0191657 A JPH0191657 A JP H0191657A JP 24755887 A JP24755887 A JP 24755887A JP 24755887 A JP24755887 A JP 24755887A JP H0191657 A JPH0191657 A JP H0191657A
Authority
JP
Japan
Prior art keywords
current
current value
power supply
switching power
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24755887A
Other languages
Japanese (ja)
Other versions
JP2603966B2 (en
Inventor
Toshinori Ishigaki
石垣 俊典
Sadao Okochi
大河内 貞男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62247558A priority Critical patent/JP2603966B2/en
Publication of JPH0191657A publication Critical patent/JPH0191657A/en
Application granted granted Critical
Publication of JP2603966B2 publication Critical patent/JP2603966B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To eliminate the outbreak of fire and others by monitoring abnormal current of the load side by a controlling means not only with the maximum current value but also with the factor of current value - time. CONSTITUTION:AC 100V is full-wave rectified by a rectifier 2 through a filter 1, and stored in a condenser 3. A control section 6B provides a base of a transistor(Tr) with on-pulse, and turns it on. At this time, the output voltage is generated at each of secondary sides of a transistor 7 by charge of the con denser 3 and is supplied to the load RF. When a Tr4 is turned off, energy of the transistor 7 and energy stored into a leakage inductance are consumed at a snubber circuit 5. At this time, the controlling section 6B is provided with a driver 8 to give driving pulse to the base of Tr4, a pulse resistor 9, a ROM10, RAM11, a micro-computer 12, a current resistor 13, a AD converter 14 and a current switching circuit 15. Even the current value within the overcurrent value recognizes the current varying value of abnormal current by time elapsing, and detects the current variation other than a defied pattern.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、異常電流検知機能を備えたスイッチング電源
装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a switching power supply device having an abnormal current detection function.

(従来の技術) 従来から、各種電子機器の電源供給手段としてスイッチ
ング電源装置が広く用いられているが、その中に異常電
流検知機能を備えたものがある。
(Prior Art) Switching power supplies have been widely used as power supply means for various electronic devices, and some of them are equipped with an abnormal current detection function.

この種の装置では、たとえば+24Vの出力電圧で10
0 Aの電流が負荷に流れたときに電流貸常〈オーバカ
レント)であると判断する。
In this type of device, for example, at an output voltage of +24V, 10
When a current of 0 A flows through the load, it is determined that the current is overcurrent.

第9図は従来のスイッチング電源装置の構成を示す図で
ある。
FIG. 9 is a diagram showing the configuration of a conventional switching power supply device.

同図において1はフィルタ、2は整流器、3は整流後の
電圧を蓄積する平滑コンデンサ、4はスイッチングパワ
ートランジスタ(以下トランジスタと称する)、5はト
ランジスタ4のオン、オフによりトランスの電流を断続
すると共にトランジスタ4のオフ時にトランスに蓄積さ
れたエネル)iを消費するスナバ回路、6Aはトランジ
スタ4のパルス幅変調制御を行うと共に各出力(+5V
、+12V・・・+24■)のオーバカレントを検知す
る制御部、7は単入力多出力型のトランスである。
In the figure, 1 is a filter, 2 is a rectifier, 3 is a smoothing capacitor that accumulates the voltage after rectification, 4 is a switching power transistor (hereinafter referred to as a transistor), and 5 is an intermittent current of the transformer by turning on and off the transistor 4. 6A is a snubber circuit that consumes the energy (i) accumulated in the transformer when transistor 4 is off, and 6A is a snubber circuit that controls pulse width modulation of transistor 4 and outputs each output (+5V
, +12V...+24■), and 7 is a single-input, multiple-output type transformer.

またC++、D+2、D2+、D22)Dn+。Also C++, D+2, D2+, D22) Dn+.

Dn2はトランス7の2次側の整流ダイオード、C+、
C2−Cnは平滑コンデンサ、Ll、12・・・lnは
トランジスタ4を流れる電流のピーク値を低減するとと
もにリップル電圧を低下させるコイル、R1、R2・・
・Rnは電流値検出用の抵抗、CF I N CF 2
・・・CFnは負荷側の平滑コンデンサ、そしてRF 
I 、RF 2・・・RFnは負荷側の抵抗を示す。
Dn2 is a rectifier diode on the secondary side of the transformer 7, C+,
C2-Cn are smoothing capacitors, Ll, 12...ln are coils that reduce the peak value of the current flowing through the transistor 4 and reduce the ripple voltage, R1, R2...
・Rn is a resistor for detecting current value, CF I N CF 2
...CFn is the smoothing capacitor on the load side, and the RF
I, RF2...RFn indicates resistance on the load side.

この回路においてAolooVがフィルタ1を通り整流
器2により全波整流されると、コンデンサ3には約14
0■の電荷が蓄積される。
In this circuit, when AolooV passes through filter 1 and is full-wave rectified by rectifier 2, capacitor 3 has approximately 14
A charge of 0■ is accumulated.

一方、制御部6Aには動作電圧+Vが印加され、制御部
6Aはトランジスタ4のベースにオンパルスを与え、ト
ランジスタ4をオンさせる。
On the other hand, the operating voltage +V is applied to the control section 6A, and the control section 6A applies an on-pulse to the base of the transistor 4 to turn on the transistor 4.

このときコンデンサ3の電荷は、A→B−+C→D−+
E−+F−+G−H→の方向に電流として流れる。
At this time, the charge of capacitor 3 is A→B-+C→D-+
A current flows in the direction of E-+F-+G-H→.

またトランス7の2次側のそれぞれの出力J、K・・・
Lには1次:2次巻線の比の電圧が生じ、ダイオードD
+ +、D2 I、”’Dn +、Dイル1−1、Ll
・・・Inに電流が流れ、負荷RF + 、RF 2・
・・Rpnに至る。ここでリップル電流の成分はコンデ
ンサCI、C2・・・Cnに電荷として蓄積され、おの
J5の直流電圧を出力する。
In addition, the respective outputs J, K, on the secondary side of the transformer 7...
A voltage with the ratio of the primary winding to the secondary winding is generated in L, and the diode D
+ +, D2 I, ”'Dn +, Dil 1-1, Ll
...A current flows through In, and the load RF + , RF 2.
...Reaches Rpn. Here, the ripple current components are accumulated as charges in the capacitors CI, C2, . . . , Cn, and each outputs a DC voltage of J5.

またトランジスタ4がオフするとトランス7の励磁電流
C−>Dはそのまま流れ続けようとし、このエネルギと
漏れインダクタンスに蓄積されたエネルギとがスナバ回
路5で消費される。
Furthermore, when the transistor 4 is turned off, the excitation current C->D of the transformer 7 tends to continue to flow, and this energy and the energy stored in the leakage inductance are consumed in the snubber circuit 5.

このときトランス7の各2次回路のチョークコイルに蓄
積されたエネルギによって逆起電圧が発生し、トランジ
スタ4がオンの期間にコイルL1、Ll・・・inのそ
れぞれに流れていた電流は、ダイオードD+ 2 、D
22・・・Dn2を介して流れ続け、またRF + 、
Rp 2・・・RFnに至るリップル電流は、コンデン
サCI、’C2・・・Cnに電荷として蓄積される。
At this time, a back electromotive voltage is generated by the energy stored in the choke coils of each secondary circuit of the transformer 7, and the current flowing through each of the coils L1, Ll...in while the transistor 4 is on is transferred to the diode. D+2, D
22... continues to flow through Dn2, and also RF + ,
The ripple current reaching Rp2...RFn is stored as a charge in the capacitors CI, 'C2...Cn.

なおトランス7の2次側の電圧が下がると、2次側へ送
り込むエネルギを大きくすべく、制御回路6Aのパルス
幅制御機能によりトランジスタ4のオン時間のパルス幅
が大きくなる。またこれと逆にトランス7の2次側電圧
が上がると、制御回路6Aはトランジスタ4のオン時間
のパルス幅を小さくする。この作用により2次側の直流
出力は安定化される。
Note that when the voltage on the secondary side of the transformer 7 decreases, the pulse width of the on-time of the transistor 4 is increased by the pulse width control function of the control circuit 6A in order to increase the energy sent to the secondary side. Conversely, when the secondary voltage of the transformer 7 increases, the control circuit 6A reduces the pulse width of the on-time of the transistor 4. This action stabilizes the DC output on the secondary side.

そして安定化された直流出力をM、Q、tJに出力する
と、それぞれの負荷に電流が流れる。
Then, when the stabilized DC output is output to M, Q, and tJ, current flows to each load.

たとえば+5Vの場合、M−+N−IRF+→P→O→
抵抗R1を通り、コンデンサC1に電流が流れる。この
とき抵抗R1の両端a、bに電圧が生じ、制御回路6A
に入力される。
For example, in the case of +5V, M-+N-IRF+→P→O→
Current flows through the resistor R1 and into the capacitor C1. At this time, a voltage is generated across the ends a and b of the resistor R1, and the control circuit 6A
is input.

出力+12V、+24Vの場合も全く同様に両端C1D
1両端e、fの電圧が制御回路6△に入力される。
In the case of output +12V and +24V, both ends C1D
1 voltages at both ends e and f are input to the control circuit 6Δ.

たとえば出力+24Vの場合、100Aでオーバカレン
トと見なずとすると、Rn = 0.01Ω、Rnの両
端電圧がIV (100AX O,01Ω−IV)(7
)ときに、制御回路6Aがオーバカレントを検知するこ
とになる。
For example, in the case of an output of +24V, assuming that 100A is not considered overcurrent, Rn = 0.01Ω, and the voltage across Rn is IV (100AX O, 01Ω-IV) (7
), the control circuit 6A detects an overcurrent.

ところでこの種の装置において、たとえば+24Vで通
常電流が20Aの場合、負荷側に何かの異常が発生し、
部分的な負荷電流が10Δ増えたとしても、合計電流は
3OAだけしか流れない。
By the way, in this type of device, for example, if the normal current is 20A at +24V, some abnormality will occur on the load side.
Even if the partial load current increases by 10Δ, the total current will only flow by 3OA.

したがって100Δでオーバカレントと見なす場合には
、負荷がスポット的に発熱または発火していても異常検
知されないことになる。
Therefore, if 100Δ is considered to be overcurrent, no abnormality will be detected even if the load generates heat or ignites in spots.

(発明が解決しようとする問題点) このように従来のスイッチング電源装置では、負荷に実
際に異常が発生してもオーバカレント電流に達するまで
は検知されず、R悪の場合には火災が発生することがあ
るという問題があった。
(Problem to be solved by the invention) In this way, with conventional switching power supplies, even if an abnormality actually occurs in the load, it is not detected until the overcurrent current is reached, and in the case of R, a fire may occur. The problem was that I had something to do.

本発明はこのような事情により成されたちので、負荷に
異常が発生した場合には、たとえオーバカレント電流に
達していなくてもそれを検知することができ、火災等の
発生のおそれを回避したスイッチング電源装置の提供を
目的としている。
The present invention was developed under these circumstances, so that if an abnormality occurs in the load, it can be detected even if the overcurrent current has not been reached, thereby avoiding the risk of fire, etc. The purpose is to provide switching power supplies.

[発明の構成] (問題点を解決するための手段) 本発明はこの目的を実現するべく、入力直流をスイッチ
ングして所望の電圧に変換し、整流および平滑して所定
の負荷に供給するように構成されたスイッチング電源装
置において、前記負荷に対する出力電流を検出する電流
検出手段と、前記負荷における正常な電流変化のパター
ンを2値化データとして予め記憶している記憶手段と、
前記電流検出手段が検出した電流値と前記記憶手段に記
憶されている電流値とを比較して両者の相違から前記負
荷における異常の発生を認識し、この認識結果に応じて
前記スイッチング動作を制御する制卸手段とを設けたも
のである。
[Structure of the Invention] (Means for Solving the Problems) In order to achieve this object, the present invention switches input DC to convert it into a desired voltage, rectifies and smoothes it, and supplies it to a predetermined load. A switching power supply device configured as follows: current detection means for detecting an output current to the load; storage means for storing in advance a pattern of normal current changes in the load as binary data;
The current value detected by the current detection means and the current value stored in the storage means are compared, the occurrence of an abnormality in the load is recognized from the difference between the two, and the switching operation is controlled according to the result of this recognition. This means that there is a means of controlling the distribution of goods.

(作 用) 本発明のスイッチング電源装置では、制御手段が0荷側
の異常電流を最大電流値だけでなく、電流値−時間のフ
ァクタで監視し、負荷電流の変化が正常な負荷動作のパ
ターン(電流値と時間の関係が一定の決められたパター
ン)であれば正常、そうでなければ電流値が微少であっ
てオーバカレント値に到底及ばなくても異常と見なす。
(Function) In the switching power supply device of the present invention, the control means monitors the abnormal current on the zero load side not only by the maximum current value but also by the factor of current value - time, so that the change in load current is a pattern of normal load operation. (If the relationship between current value and time is a fixed pattern), it is considered normal; otherwise, even if the current value is very small and does not reach the overcurrent value, it is considered abnormal.

(実施例) 以下、本発明の実施例の詳細を図面に基づいて説明する
(Example) Hereinafter, details of an example of the present invention will be described based on the drawings.

第1図は本発明の一実施例の構成を示す回路図であり、
第9図と共通づる部分には共通の符丁)が付しである。
FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention,
Parts that are common to those in Figure 9 are marked with common numbers.

同図において1はフィルタ、2は整流器、3は整流後の
電圧を蓄積する平滑コンデンサ、4はスイッチング用の
トランジスタ、5はトランジスタ4のオン、オフにより
トランスの電流を断続すると共にトランジス、り4のオ
フ時にトランスに蓄積されたエネルギを消費するスナバ
回路、6Bはトランジスタ4のパルス幅変調制御を行う
と共に各出力(+5■、+12v・・・+24v)のオ
ーバカレントを検知する制御部、7は単入力多出力型の
トランスである。
In the figure, 1 is a filter, 2 is a rectifier, 3 is a smoothing capacitor for accumulating the rectified voltage, 4 is a switching transistor, and 5 is a transistor that switches on and off the current of the transformer by turning on and off the transistor 4. 6B is a control unit that controls the pulse width modulation of the transistor 4 and detects the overcurrent of each output (+5■, +12v...+24v); 7 is a snubber circuit that consumes the energy stored in the transformer when it is off; This is a single-input, multiple-output type transformer.

またC++、D+2、D2+、D22sDn+、Dn2
はトランス7の2次側の整流ダイオード、C1、C2・
・・Cnは平滑コンデンサ、L+、L2・・・l−nは
トランジスタ4を流れる゛電流のピーク値を低減すると
ともにリップル電圧を低下させるコイル、R1、R2・
・・Rnは電流値検出用の抵抗、Cp + 、CF 2
・・・CFnは負荷側の平滑コンデンサ、そしてRp 
I 、RF 2・・・Rpnは負荷側の抵抗を示す。
Also C++, D+2, D2+, D22sDn+, Dn2
are the rectifier diodes on the secondary side of the transformer 7, C1, C2,
...Cn is a smoothing capacitor, L+, L2...l-n is a coil that reduces the peak value of the current flowing through the transistor 4 and also reduces the ripple voltage, R1, R2...
・Rn is a resistor for detecting current value, Cp + , CF 2
...CFn is the smoothing capacitor on the load side, and Rp
I, RF2...Rpn indicates resistance on the load side.

この回路においてAolooVがフィルタ1を通り整流
器2により全波整流されると、コンデンサ3には約14
0Vの電荷が蓄積される。
In this circuit, when AolooV passes through filter 1 and is full-wave rectified by rectifier 2, capacitor 3 has approximately 14
A charge of 0V is accumulated.

一方、制御部6Bには動作電圧+Vが印加され、制御部
6Bはトランジスタ4のベースにオンパルスを与え、ト
ランジスタ4をオンさU゛る。
On the other hand, the operating voltage +V is applied to the control section 6B, and the control section 6B applies an on-pulse to the base of the transistor 4 to turn on the transistor 4.

このときコンデンサ3の電荷は、A→B−+C→D−+
E−4F−)G→1」→の方向に電流として流れる。
At this time, the charge of capacitor 3 is A→B-+C→D-+
E-4F-) G → 1'' → flows as a current.

またトランス7の2次側のそれぞれの出力J1K・・・
しには1次=2次巻線の比の電圧が生じ、ダイオードC
++、D2+、=−Dnl、コイルL1、L2−In+
、:電流が流れ、負荷Rr+、RF2−・・RpHに至
る。ここでリップル電流の成分はコンデンサC1、C2
・・・Cnに電荷として蓄積され、おのおの直流電圧を
出力する。
Also, each output J1K on the secondary side of the transformer 7...
In this case, a voltage with the ratio of primary to secondary winding occurs, and the diode C
++, D2+, =-Dnl, coil L1, L2-In+
, : Current flows and reaches the load Rr+, RF2-...RpH. Here, the ripple current components are capacitors C1 and C2
. . . It is accumulated in Cn as a charge, and each outputs a DC voltage.

またトランジスタ4がオフするとトランス7の励!!電
流C−+Dはそのまま流れ続けようとし、このエネルギ
と漏れインダクタンスに蓄積されたエネルギとがスナバ
回路5で消費される。
Also, when transistor 4 is turned off, transformer 7 is energized! ! The current C-+D tends to continue flowing as it is, and this energy and the energy stored in the leakage inductance are consumed in the snubber circuit 5.

このときトランス7の各2次回路のコイルL1、L2・
・・lnに蓄積されたエネルギによって逆起電圧が発生
し、トランジスタ4がオンの期間にコイルI−+、L2
・・・Inのそれぞれに流れていた電流は、ダイオード
D+ 2 、D22・・・Dnzを介して流れ続け、ま
た負荷RF + 、Rp 2・・・Rpnに至るリップ
ル電流は、コンデンサCI、C2・・・Cnに電荷とし
て蓄積される。
At this time, the coils L1, L2 of each secondary circuit of the transformer 7
...A back electromotive force is generated by the energy stored in ln, and during the period when transistor 4 is on, coils I-+ and L2
...In continues to flow through the diodes D+ 2 , D22 . . . Dnz, and the ripple currents reaching the loads RF + , Rp 2 . ...is accumulated in Cn as a charge.

なおトランス7の2次側の電圧が下がると、2次側へ送
り込むエネルギを大きくすべく、制御回路6Bのパルス
幅制御71m能により1−ランジスタ4のオン時間のパ
ルス幅が大きくなる。またこれと逆にトランス7の2次
側電圧が上がると、制御回路6Bはトランジスタ4のオ
ン時11Hのパルス幅を小さくづる。この作用により2
次側の直流出力は安定化される。
Note that when the voltage on the secondary side of the transformer 7 decreases, the pulse width of the on-time of the transistor 4 is increased by the pulse width control function 71m of the control circuit 6B in order to increase the energy sent to the secondary side. Conversely, when the secondary voltage of the transformer 7 increases, the control circuit 6B reduces the pulse width of 11H when the transistor 4 is on. Due to this action, 2
The DC output on the next side is stabilized.

そして安定化された直流出力をM、QSUに出力すると
、それぞれの負荷に電流が流れる。
Then, when the stabilized DC output is output to M and QSU, current flows to each load.

以上の部分は第9図の回路と同一であるが、本実施例回
路では制御回路の構成が異なっている。
The above portions are the same as the circuit of FIG. 9, but the configuration of the control circuit is different in the circuit of this embodiment.

本実施例の制御回路6Bは、トランジスタ4のベースに
駆動パルスを与えるドライバ8と、駆動パルスを保持す
るパルスレジスタ9と、制御データおよび後述する「基
準とづる電流パターン」が予め書込まれているROMl
0と、ワークエリアとなるRAMIIと、異常電流の監
視機能およびパルス幅変調機能を有するマイクロコンピ
ュータ12と、負荷側の電流値を2値化データとして保
持する電流レジスタ13と、負荷側の゛電流を2値化デ
ータに変換するAD変換器14と、後述する電流切換回
路15とを備えている。
The control circuit 6B of this embodiment includes a driver 8 that applies a drive pulse to the base of the transistor 4, a pulse register 9 that holds the drive pulse, and control data and a "reference current pattern" to be described later written in advance. ROMl
0, a RAM II that serves as a work area, a microcomputer 12 that has an abnormal current monitoring function and a pulse width modulation function, a current register 13 that holds the current value on the load side as binary data, and a current register 13 that holds the current value on the load side as binary data. It includes an AD converter 14 that converts the data into binary data, and a current switching circuit 15, which will be described later.

第2図は第1図における+24V出力電圧の負荷側の等
価回路を示す図である。
FIG. 2 is a diagram showing an equivalent circuit on the load side of the +24V output voltage in FIG. 1.

負荷Rrnは、それぞれ複数の抵抗成分子F1、rF2
・・・rFnから構成されている。
The load Rrn includes a plurality of resistance components F1 and rF2, respectively.
...consisting of rFn.

制御用電源、計算機用電源ではこれら抵抗成分子F 1
 、rF2・・・rFnが、それぞれロジックボード1
枚に相当する。
For control power supplies and computer power supplies, these resistance elements F 1
, rF2... rFn are respectively logic board 1
equivalent to 1 sheet.

また第3図は本実施例回路における正゛常時のト24V
出力の0荷電流の変化、すなわち後述する「基準とする
電流パターン」を示す図であり、横軸はT〈時間)を示
し、縦軸は電流を示している。
Figure 3 shows the normal voltage of 24V in the circuit of this embodiment.
It is a diagram showing a change in the zero-load current of the output, that is, a "reference current pattern" to be described later, in which the horizontal axis shows T (time) and the vertical axis shows the current.

ここでtは時間幅、■は゛電流値を示す。Here, t is the time width, and ■ is the current value.

また第4図は、同→24V出力の負荷電流の異常値のパ
ターンを示す図、第5図はこの異常値を本実施例の制御
回路6Bが検出をする手順を説明をするための図である
Further, FIG. 4 is a diagram showing a pattern of abnormal values of the load current of the same → 24V output, and FIG. 5 is a diagram for explaining the procedure for detecting this abnormal value by the control circuit 6B of this embodiment. be.

本実施例の制御回路6Bにおいて、抵抗R1、Rz・”
Rnの両端電圧a−b、c−d、e−fが制御回路6B
に入力されると、マイクロコンビコータ12が電流切換
回路15を動作させてa−b、c−d、e−fのいずれ
かを選択し、AD変換器14を介し電流レジスタ13に
2値化データとしてセットする。そしてこのデータをマ
イクロコンピュータ12が読む。
In the control circuit 6B of this embodiment, the resistors R1, Rz・”
The voltages a-b, c-d, and e-f across Rn are the control circuit 6B.
When the input is input, the micro combi coater 12 operates the current switching circuit 15 to select one of a-b, c-d, and e-f, and converts it into a binary value to the current register 13 via the AD converter 14. Set as data. The microcomputer 12 then reads this data.

すなわちマイクロコンピュータ12が各D CjJj力
(2次側)の電流値をそれぞれa7b、c−d、e−f
間の電圧値として入力し、電流値の時間的な変化を検知
できるようにしである。
That is, the microcomputer 12 calculates the current values of each D CjJj force (secondary side) as a7b, c-d, e-f, respectively.
This allows input as a voltage value between the current values and detect changes in the current value over time.

以下、制御部6Bのマイクロコンピュータ12の動作を
第6図および第7図の流れ図に従って説明する。
The operation of the microcomputer 12 of the control section 6B will be explained below according to the flowcharts of FIGS. 6 and 7.

なおここでは動作の説明を筒中にするため、+24V出
力において正常時の負荷電流の変化は、第3図に示した
ものである。
In order to explain the operation in detail here, the change in the load current during normal operation at +24V output is shown in FIG.

すなわち通常は20A流れており、パターン■ではl2
=3OAで、期間tllまたは期間t12だけ電流が変
化する。またパターン■ではI3=90△で期間t2だ
け、および1.=45△で期間し3だけ電流変化する。
In other words, normally 20A flows, and in pattern ■, l2
=3OA, and the current changes by a period tll or a period t12. In addition, in pattern ■, I3=90Δ, only period t2, and 1. =45△ and the current changes by 3.

さらにパターン■の場合もある。Furthermore, there is also a case of pattern ■.

なおパターン■、■および■は重ならない上、単位ユニ
ット時間tに同期して電流値の変化があるものと仮定す
る。
It is assumed that the patterns (2), (2), and (2) do not overlap, and that the current value changes in synchronization with the unit time t.

第6図において、まずステップ21として切換回路15
により+24Vのe、fを選択し、ステップ22として
AD変換して電流レジスタ13にセットされたディジタ
ル値を読む。そしてステップ23〜27として第3図の
II=20A、12=30Δ、I 3=70A、 I 
4 =45A、 I 5 = 10OA以上のいずれか
と合致すれば1時間後に再度電流値を読み、それぞれ第
3図におけるパターン■、■、■、■のいずれかに該当
するか、またはこれらから外れているかをチエツクする
In FIG. 6, first, in step 21, the switching circuit 15
e and f of +24V are selected, and in step 22, AD conversion is performed and the digital value set in the current register 13 is read. Then, as steps 23 to 27, II=20A, 12=30Δ, I3=70A, I in FIG.
4 = 45 A, I 5 = 10 OA or more, read the current value again after 1 hour and find out whether it corresponds to one of the patterns ■, ■, ■, ■ in Figure 3, or deviates from these. Check for presence.

たとえばステップ23においてYesである場合にはパ
ターン■であるため、ステップ41〜47により、時間
tごとにチエツクされる。
For example, if the answer is Yes in step 23, the pattern is pattern (2), so it is checked every time t in steps 41 to 47.

ここで電流が第4図のパターン■の期間telより良り
30A流れ続けた場合には異常であるため、第5図のイ
、口、ハ、二に対応してステップ41.43.45を経
てステップ46で30AがYESとなり、期間tllよ
り短い時間で30Δから20Δになると異常であるため
、ステップ42でNO、ステップ44でNOとなり異常
として扱われる。
If the current continues to flow for 30 A longer than tel during the period of pattern (■) in Figure 4, it is an abnormality, so steps 41, 43, and 45 are performed in accordance with A, C, C, and 2 in Figure 5. After that, 30A becomes YES in step 46, and since it is abnormal if 30Δ becomes 20Δ in a time shorter than the period tll, it becomes NO in step 42, NO in step 44, and it is treated as an abnormality.

第3図のパターン■では、ステップ24でYES。In pattern ■ of FIG. 3, YES in step 24.

ステップ28〜37で電流値がチエツクされ、すべて電
流値があれば正常リターンでステップ48へ行く。さら
にステップ28〜37でどこかでNOの場合には異常と
して扱われる。
The current values are checked in steps 28 to 37, and if all current values are present, the process returns normally and goes to step 48. Further, if NO in any of steps 28 to 37, it is treated as an abnormality.

第3図のパターン■は、ステップ25.38〜40およ
び48で比較される。またパターン■はステップ26で
YESとなり、ステップ49へ行く。
Pattern 3 of FIG. 3 is compared in steps 25.38-40 and 48. Also, for pattern (2), the result is YES in step 26, and the process goes to step 49.

第4図のパターン■はステップ23〜27でYESとな
らず、ステップ50〜52で処理され、第5図ホ、へ、
ト、チ、す、ヌでそれぞれの電流値と、予め用意された
正常パターン値とを比較して合致すればステップ52で
NOとなり、正常リターンとなるが、定義されていない
(用意されていない)パターンであった場合には、ステ
ップ52でYESとなりステップ49に行く。
Pattern ■ in FIG. 4 does not result in YES in steps 23 to 27, and is processed in steps 50 to 52.
Compare each current value with the normal pattern value prepared in advance for , ) pattern, the answer is YES in step 52 and the process goes to step 49.

第5図におけるパターン■も、ステップ27でNOとな
り、ステップ50〜52はステップ49に戻る。すなわ
ち第5図、ル、ヲ、ワ、力、ヨ、夕は電流圃の比較の段
階で合致しない。
For pattern (2) in FIG. 5, the result in step 27 is NO, and steps 50 to 52 return to step 49. In other words, in Figure 5, ru, wo, wa, force, yo, and yu do not match at the stage of comparing electric current fields.

そして第6図の処理で異常になると、第7図の処理でス
テップ53になり、2次側にエネル1!を供給しなくな
る。したがって負荷RFnでの異常発熱もなくなる。な
おステップ54の処理としてはいろいろな警告方式が考
えられる。
If an abnormality occurs in the process shown in FIG. 6, the process goes to step 53 in FIG. 7, and energy 1 is sent to the secondary side! will no longer be supplied. Therefore, abnormal heat generation in the load RFn is also eliminated. Note that various warning methods can be considered for the process of step 54.

たとえばステップ53でトランジスタ4をオン・オフし
続けて、ステップ54でオペレータに対し何らかの方法
で知らば、オペレータが電源装置仝休をオフする等の方
式である。
For example, in step 53, the transistor 4 is continuously turned on and off, and in step 54, if the operator is notified by some method, the operator turns off the power supply.

なJ3本実施例ではマイクロコンピュータ12が、パル
スレジスタ9のLSBに0を書くとドライバ8の出力が
1となってトランジスタ4がオンし、LSB=1でドラ
イバ8が0となり、トランジスタ4がオフするようにな
っており、マイクロコンピュータ12でパルス幅オン時
間の制御を行い、2次側出力電圧の安定化制御を行って
いる。
J3 In this embodiment, when the microcomputer 12 writes 0 to the LSB of the pulse register 9, the output of the driver 8 becomes 1, turning on the transistor 4, and when LSB=1, the driver 8 becomes 0, turning off the transistor 4. The microcomputer 12 controls the pulse width on-time and stabilizes the secondary output voltage.

本実施例では第6図の説明においてステップ23〜27
で電流値の比較をしているが、たとえばステップ23で
30Δをチエツクするとぎは、28〜32Aの値をチエ
ツクし、実際の6 、 f?11f圧(第1図)から電
流レジスタ13への変換時の誤差を補正している。
In this embodiment, steps 23 to 27 in the explanation of FIG.
For example, when checking 30Δ in step 23, check the values of 28 to 32A and check the actual 6, f? Errors during conversion from the 11f pressure (FIG. 1) to the current register 13 are corrected.

かくして本実施例では、オーバカレント値以内の電流値
でも、異常電流の電流変化値を時間経過で認識すること
により、定義したパターン以外の電流変化を検知するこ
とにより、従来なかった電源機能が可能となる。
Thus, in this embodiment, even if the current value is within the overcurrent value, by recognizing the current change value of the abnormal current over time, and by detecting the current change other than the defined pattern, a power supply function that was not available in the past is possible. becomes.

なお本実施例では、正常時の負荷゛電流の時間変化パタ
ーンが電源装置の外部環境によって変化しないものとし
た引合について説明しているが、実際の電源装置におい
て、電源装置の入力電圧、電源の周囲温度は常に変化1
ノでいる。また電源装置の起動直接と、ある時間の経過
後とでは、電源装置自己発熱により内部温度が上昇する
In this example, an inquiry is explained in which the time change pattern of the load current during normal operation does not change due to the external environment of the power supply. However, in an actual power supply, the input voltage of the power supply, the power supply Ambient temperature constantly changes1
I'm at No. Furthermore, when the power supply device is started immediately and after a certain period of time has elapsed, the internal temperature rises due to self-heating of the power supply device.

このように入力電圧や電源内部の部品の温度が変化する
と、電源の出力電圧の過度特性や過負荷時の過電流値が
変ってくる。このため当初ROMloに書込んでおくべ
き「基準とする電流パターン」と、正常運転時の電流パ
ターンとは必ずしも一致しない。
When the input voltage and the temperature of the components inside the power supply change in this way, the transient characteristics of the output voltage of the power supply and the overcurrent value at the time of overload change. Therefore, the "reference current pattern" that should be initially written in ROMlo does not necessarily match the current pattern during normal operation.

そこでROMl0内の基準電流パターンをRΔM11に
とり出し、外部環境に応じて修正することが考えられる
Therefore, it is conceivable to extract the reference current pattern in the ROM10 to RΔM11 and modify it according to the external environment.

第8図はこうした事情から構成した本発明の他の本実施
例を示す図である。
FIG. 8 is a diagram showing another embodiment of the present invention constructed from these circumstances.

なお第8図において第1図と共通ずる部分には共通の符
丹を付し、説明を省略している。
In FIG. 8, parts that are the same as those in FIG. 1 are given the same reference numerals, and their explanations are omitted.

同図において60はvin(入力電圧)センサであり、
スイッチングの入力電圧を検出する。また61は温度セ
ンサであり、特に温度により過電流特性が変化しやすい
トランジスタ、トランス、チョーク、コンデンサなどの
特性変化を検出する箇所に設けておく。
In the figure, 60 is a vin (input voltage) sensor,
Detects switching input voltage. Reference numeral 61 denotes a temperature sensor, which is provided at a location where changes in characteristics of transistors, transformers, chokes, capacitors, etc. whose overcurrent characteristics are likely to change depending on temperature are detected.

そしてVinセンサ60の出力をAD変換器62を介し
てレジスタ63に取り込む一方、温度センサ61の出力
をAD変換器64を介してレジスタ65に取り込む。ま
たマイクロコンピュータ12により「基準となる°電流
のパターン1をROM10からRΔM11に取り出す。
Then, the output of the Vin sensor 60 is taken into the register 63 via the AD converter 62, while the output of the temperature sensor 61 is taken into the register 65 via the AD converter 64. Further, the microcomputer 12 extracts the reference current pattern 1 from the ROM 10 to RΔM11.

そしてこれらレジスタ63.65との間で演算を行うこ
とにより、基準とする電流パターンをRAM11内で修
正し、修正したパターンを検出した電流パターンと比較
する。
By performing calculations with these registers 63 and 65, the reference current pattern is corrected in the RAM 11, and the corrected pattern is compared with the detected current pattern.

また本実施例ではPWMコン1−ロール回路66を別に
設けており、「基準となる電流のパターン」はこのPW
Mコントロール回路66内のものをそのまま用い、各抵
抗R1〜Rnの電流検出によって1!7られた負荷電流
パターンをPWMコントロール回6回路6路内vinセ
ンサ60からの情報に基づいて修正し、ROMl0内の
パターンとしてもよい。
In addition, in this embodiment, a PWM controller 1-roll circuit 66 is provided separately, and the "reference current pattern" is this PWM controller 1-roll circuit 66.
Using what is in the M control circuit 66 as it is, the load current pattern multiplied by 1!7 by the current detection of each resistor R1 to Rn is corrected based on the information from the PWM control circuit 6 circuit 6 internal vin sensor 60, and the ROM10 It can also be used as an inner pattern.

なお本実施例では本来の電源機能である出力電圧の安定
化を図るためにトランジスタ4をパルス幅変調すること
が必要であるが、この説明は省略しである。
In this embodiment, it is necessary to pulse width modulate the transistor 4 in order to stabilize the output voltage, which is the original power supply function, but this explanation will be omitted.

この出力電圧の安定化は一般の電源で既に行われている
ように、たとえば+5V出力電圧を検出して、PWMコ
ントロール回路66に入力し、ここで所望のオンパルス
幅をもつドライブパルスを生成し、トランジスタ4に入
力することを意味する。
This output voltage is stabilized as is already done in general power supplies; for example, a +5V output voltage is detected and inputted to the PWM control circuit 66, where a drive pulse with a desired on-pulse width is generated. This means that it is input to transistor 4.

なおPWMコントロール回路66の出力と制御回路6C
の出力とは、いずれもオン・オフするパルスであるが、
これらの出力はAND回路67に入力する。
Note that the output of the PWM control circuit 66 and the control circuit 6C
The output of both is a pulse that turns on and off.
These outputs are input to an AND circuit 67.

さらに制御回路6CのクロックとPWMコントロール回
路66のクロックとは周波数および位相を合わせる必要
があるため、CLOCK 5VnCラインで接続してい
る。
Furthermore, since the clock of the control circuit 6C and the clock of the PWM control circuit 66 need to match in frequency and phase, they are connected by a CLOCK 5VnC line.

なおマイクロコンピュータ12およびその周辺回路の駆
動電圧を入力電圧とは絶縁された2次回路から給電した
い場合があるが、このような場合には、たとえばトラン
ス7に昇圧用巻線を設け、これから入力電圧検出信号を
得てもよいし、どれか1つの2次巻線たとえば+5V用
巻線から、たとえばダイオードD++のアノード側から
出してもよい。
Note that there are cases where it is desired to supply the drive voltage for the microcomputer 12 and its peripheral circuits from a secondary circuit that is insulated from the input voltage. The voltage detection signal may be obtained or may be output from one of the secondary windings, for example the +5V winding, for example from the anode side of the diode D++.

[発明の効果] 以上説明したように本発明のスイッチング電源装置では
、制御手段が負荷側の異常電流を最大電流値だけでなく
電流値−時間のファクタで監視し、負荷電流の変化が正
常な負荷動作のパターンであれば正常、そ・うでなけれ
ば電流値が微少であってオーバカレント値に到底及ばな
(てb異常と見なすので、火災等が発生するおそれは皆
無である。
[Effects of the Invention] As explained above, in the switching power supply device of the present invention, the control means monitors the abnormal current on the load side not only by the maximum current value but also by the factor of current value - time, so that the change in the load current is not normal. If the load operation pattern is correct, it is normal; otherwise, the current value is so small that it cannot reach the overcurrent value. Since it is considered abnormal, there is no risk of fire or the like.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例装置の構成を示す回路図、第
2図は同実施例装置にJ3ける負荷の等価回路を示す回
路図、第3図は同実施例における「基準となる電流パタ
ーン」を説明り°る図、第4図および第5図は同実施例
における異常電流の検出処理を示す図、第6図および第
7図は同実施例装置の動作を示す流れ図、第8図は本発
明の他の実施例装置の構成を示す回路図、第9図は従来
のスイッチング電源装置の構成の一例を示す回路図であ
る。 1・・・フィルタ、2・・・整流器、3・・・平滑コン
デンサ、4・・・スイッチング1〜ランジスタ、5・・
・スナバ回路、6Δ〜6C・・・制御回路、7・・・ト
ランス、8・・・ドライバ、9・・・パルスレジスフ、
10・・・ROM、11・・・RA M、12・・・マ
イクロコンピュータ、13・・・整流レジスタ、1/l
、62.64・・・A D変換器、15・・・電流切換
回路、60・・・入力電圧はンサ、61・・・温度セン
サ、63・・パ占圧レジスタ、65・・・温度レジスタ
、66・・・PWMコントロール回路、67・・・AN
D回路。 出願人     株式会社 東芝 代理人 弁理士 須 山 佐 − Fn 儒2図
Fig. 1 is a circuit diagram showing the configuration of a device according to an embodiment of the present invention, Fig. 2 is a circuit diagram showing an equivalent circuit of a load at J3 in the same embodiment device, and Fig. 3 is a “reference” circuit diagram in the same embodiment. 4 and 5 are diagrams illustrating abnormal current detection processing in the same embodiment, and FIGS. 6 and 7 are flowcharts illustrating the operation of the device of the embodiment, and FIGS. FIG. 8 is a circuit diagram showing the configuration of another embodiment of the present invention, and FIG. 9 is a circuit diagram showing an example of the configuration of a conventional switching power supply device. 1... Filter, 2... Rectifier, 3... Smoothing capacitor, 4... Switching 1 to transistor, 5...
・Snubber circuit, 6Δ~6C...control circuit, 7...transformer, 8...driver, 9...pulse register,
10... ROM, 11... RAM, 12... Microcomputer, 13... Rectification register, 1/l
, 62.64...A/D converter, 15...Current switching circuit, 60...Input voltage sensor, 61...Temperature sensor, 63...Par pressure register, 65...Temperature register , 66...PWM control circuit, 67...AN
D circuit. Applicant Toshiba Corporation Agent Patent Attorney Suyama Sa - Fn Confucian 2 Diagram

Claims (8)

【特許請求の範囲】[Claims] (1)入力直流をスイッチングして所望の電圧に変換し
、整流および平滑して所定の負荷に供給するように構成
されたスイッチング電源装置において、前記負荷に対す
る出力電流を検出する電流検出手段と、前記負荷におけ
る正常な電流変化のパターンを2値化データとして予め
記憶している記憶手段と、前記電流検出手段が検出した
電流値と前記記憶手段に記憶されている電流値とを比較
して両者の相違から前記負荷における異常の発生を認識
し、この認識結果に応じて前記スイッチング動作を制御
する制御手段とを設けたことを特徴とするスイッチング
電源装置。
(1) In a switching power supply device configured to switch input DC to convert it to a desired voltage, rectify and smooth it, and supply it to a predetermined load, a current detection means for detecting an output current to the load; Comparing the current value detected by the current detection means with the current value stored in the storage means, the storage means stores in advance the pattern of normal current change in the load as binary data, and the current value detected by the current detection means is compared with the current value stored in the storage means. 1. A switching power supply device comprising: control means for recognizing the occurrence of an abnormality in the load based on a difference in the number of signals, and controlling the switching operation according to the recognition result.
(2)前記制御手段が、前記スイッチング動作をパルス
幅変調により制御する特許請求の範囲第1項記載のスイ
ッチング電源装置。
(2) The switching power supply device according to claim 1, wherein the control means controls the switching operation by pulse width modulation.
(3)前記制御手段が、前記負荷における異常の発生を
認識した時点で前記スイッチング動作を停止させる特許
請求の範囲第1項記載のスイッチング電源装置。
(3) The switching power supply device according to claim 1, wherein the control means stops the switching operation at the time when the occurrence of an abnormality in the load is recognized.
(4)前記制御手段が、前記電流検出手段が検出した電
流値と前記記憶手段に記憶されている電流値とを単位時
間ごとに規則的に比較する特許請求の範囲第1項記載の
スイッチング電源装置。
(4) The switching power supply according to claim 1, wherein the control means regularly compares the current value detected by the current detection means and the current value stored in the storage means every unit time. Device.
(5)前記制御手段が、前記電流検出手段が検出した電
流値を前記入力直流の電圧変化に応じて修正し、前記記
憶手段に記憶されている電流値と比較する特許請求の範
囲第1項記載のスイッチング電源装置。
(5) Claim 1, wherein the control means corrects the current value detected by the current detection means according to the voltage change of the input DC, and compares it with the current value stored in the storage means. Switching power supply as described.
(6)前記制御手段が、前記記憶手段に記憶されている
電流値を前記入力直流の電圧変化に応じて修正し、前記
電流検出手段が検出した電流値と比較する特許請求の範
囲第1項記載のスイッチング電源装置。
(6) Claim 1, wherein the control means corrects the current value stored in the storage means according to the voltage change of the input DC, and compares it with the current value detected by the current detection means. Switching power supply as described.
(7)前記制御手段が、前記電流検出手段が検出した電
流値を所定の部位の温度変化に応じて修正し、前記記憶
手段に記憶されている電流値と比較する特許請求の範囲
第1項記載のスイッチング電源装置。
(7) Claim 1, wherein the control means corrects the current value detected by the current detection means according to a temperature change in a predetermined part, and compares it with the current value stored in the storage means. Switching power supply as described.
(8)前記制御手段が、前記記憶手段に記憶されている
電流値を所定の部位の温度変化に応じて修正し、前記電
流検出手段が検出した電流値と比較する特許請求の範囲
第1項記載のスイッチング電源装置。
(8) Claim 1, wherein the control means corrects the current value stored in the storage means according to a temperature change in a predetermined region, and compares it with the current value detected by the current detection means. Switching power supply as described.
JP62247558A 1987-09-30 1987-09-30 Switching power supply Expired - Lifetime JP2603966B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62247558A JP2603966B2 (en) 1987-09-30 1987-09-30 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62247558A JP2603966B2 (en) 1987-09-30 1987-09-30 Switching power supply

Publications (2)

Publication Number Publication Date
JPH0191657A true JPH0191657A (en) 1989-04-11
JP2603966B2 JP2603966B2 (en) 1997-04-23

Family

ID=17165280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62247558A Expired - Lifetime JP2603966B2 (en) 1987-09-30 1987-09-30 Switching power supply

Country Status (1)

Country Link
JP (1) JP2603966B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5107171B2 (en) 2008-07-31 2012-12-26 東洋自動機株式会社 Empty bag supply method and empty bag supply device
JP5419798B2 (en) 2010-05-18 2014-02-19 東洋自動機株式会社 Intermittent rotary table type bag filling and packaging machine

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925988U (en) * 1982-08-09 1984-02-17 株式会社明電舎 failure detection circuit
JPS60134765A (en) * 1983-12-20 1985-07-18 Mitsubishi Electric Corp Overcurrent protecting device of polyphase multiplex chopper
JPS6274492U (en) * 1985-10-29 1987-05-13

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925988U (en) * 1982-08-09 1984-02-17 株式会社明電舎 failure detection circuit
JPS60134765A (en) * 1983-12-20 1985-07-18 Mitsubishi Electric Corp Overcurrent protecting device of polyphase multiplex chopper
JPS6274492U (en) * 1985-10-29 1987-05-13

Also Published As

Publication number Publication date
JP2603966B2 (en) 1997-04-23

Similar Documents

Publication Publication Date Title
US10637361B2 (en) Power control module with improved start requirements
US7379310B2 (en) Over-voltage protection circuit for a switched mode power supply
US6498320B2 (en) Power supply apparatus for arc-utilizing apparatus
US6483722B2 (en) DC/DC converter and control method thereof
WO2005109617A1 (en) Power factor improving circuit and switching power supply
CN109728728B (en) power conversion device
US7440295B2 (en) Switching mode power supply with active load detection function, and switching method thereof
KR100601640B1 (en) Apparatus for protecting power circuit
EP1499166B1 (en) Inverter circuit for discharge lamps with a voltage step-up circuit for supplying the gate driver of the inverter switches
JP2008172979A (en) Switching power supply device
JPH0191657A (en) Switching power unit
US8184416B2 (en) Inverter driver and lamp driver thereof
JPH0662568A (en) Switching power device
JP3627573B2 (en) Power supply
JP2002095246A (en) Power supply
JPH0241274B2 (en)
JPH01157222A (en) Switching power supply device
KR100283890B1 (en) Motor drive circuit
EP2180585A1 (en) AC-DC converter with a smoothing circuit achieving small current ripples at the converter output
US20240176272A1 (en) Power source device and image forming apparatus
JP2002291248A (en) Flyback switching power supply
JP3480554B2 (en) Switching power supply
JP2605664Y2 (en) Push-pull DC-DC converter
JP2728159B2 (en) DC power supply circuit
JP2615653B2 (en) Inverter circuit