JP2598202B2 - フロッピーディスクドライブコントローラの制御装置及びこれを備えたフロッピーディスクドライブ - Google Patents
フロッピーディスクドライブコントローラの制御装置及びこれを備えたフロッピーディスクドライブInfo
- Publication number
- JP2598202B2 JP2598202B2 JP12209692A JP12209692A JP2598202B2 JP 2598202 B2 JP2598202 B2 JP 2598202B2 JP 12209692 A JP12209692 A JP 12209692A JP 12209692 A JP12209692 A JP 12209692A JP 2598202 B2 JP2598202 B2 JP 2598202B2
- Authority
- JP
- Japan
- Prior art keywords
- floppy disk
- disk drive
- control device
- format
- drive controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Error Detection And Correction (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、フロッピーディスクド
ライブコントローラ（以下、ＦＤＤＣという）の制御装
置、特にその異常検出に関する。
ライブコントローラ（以下、ＦＤＤＣという）の制御装
置、特にその異常検出に関する。
【０００２】
【従来の技術】ＦＤＤＣは、ＣＰＵとフロッピーディス
クドライブ（以下、ＦＤＤという）のインターフェース
であり、フロッピーディスクのデータの書込み、読出し
を行うためにＦＤＤ自身の制御とフロッピーディスク上
のデータフォーマットを制御している。
クドライブ（以下、ＦＤＤという）のインターフェース
であり、フロッピーディスクのデータの書込み、読出し
を行うためにＦＤＤ自身の制御とフロッピーディスク上
のデータフォーマットを制御している。
【０００３】ここで、ＦＤＤＣはＣＰＵインターフェー
ス、コントローラ／フォーマッタ部、ＦＤＤインターフ
ェースを含んで構成され、ＣＰＵインターフェースはコ
マンド、ステータス、トラックアドレス、セクタアドレ
スなどの授受及びデータ転送をコントロールする。ま
た、コントローラ／フォーマッタ部は、ヘッドの位置決
めコントロール及びフォーマットに従ってデータの書込
み、読出しを行うものである。 そして、このＦＤＤＣ
の動作設定を切り換えることによりＦＤＤに要求される
記録密度などの仕様を満足させることができるが、この
ＦＤＤＣの設定を切り換える方法として、図５に示され
るようにＰＲＯＭ１０などのメモリに各ビットアドレス
とＦＤＤＣ１２の各設定を１対１に対応させたバイナリ
形式の設定データを予め格納し、このＰＲＯＭ１０から
この設定データをＦＤＤＣ１２にロードしてコントロー
ルする方法が提案されている。
ス、コントローラ／フォーマッタ部、ＦＤＤインターフ
ェースを含んで構成され、ＣＰＵインターフェースはコ
マンド、ステータス、トラックアドレス、セクタアドレ
スなどの授受及びデータ転送をコントロールする。ま
た、コントローラ／フォーマッタ部は、ヘッドの位置決
めコントロール及びフォーマットに従ってデータの書込
み、読出しを行うものである。 そして、このＦＤＤＣ
の動作設定を切り換えることによりＦＤＤに要求される
記録密度などの仕様を満足させることができるが、この
ＦＤＤＣの設定を切り換える方法として、図５に示され
るようにＰＲＯＭ１０などのメモリに各ビットアドレス
とＦＤＤＣ１２の各設定を１対１に対応させたバイナリ
形式の設定データを予め格納し、このＰＲＯＭ１０から
この設定データをＦＤＤＣ１２にロードしてコントロー
ルする方法が提案されている。
【０００４】
【発明が解決しようとする課題】このようにＰＲＯＭ１
０などのメモリを用いてＦＤＤＣ１２の設定をコントロ
ールする方法では、ＦＤＤＣ１２の設定を切替スイッチ
等によりメカニカルに行う場合に比べてより汎用性が向
上するが、ＰＲＯＭ１０からのデータのロード時に何等
かの異常が発生した場合、ＦＤＤＣ１２内部ではこの設
定データのチェック機能を有していないため、誤動作が
生じてしまう問題があった。
０などのメモリを用いてＦＤＤＣ１２の設定をコントロ
ールする方法では、ＦＤＤＣ１２の設定を切替スイッチ
等によりメカニカルに行う場合に比べてより汎用性が向
上するが、ＰＲＯＭ１０からのデータのロード時に何等
かの異常が発生した場合、ＦＤＤＣ１２内部ではこの設
定データのチェック機能を有していないため、誤動作が
生じてしまう問題があった。
【０００５】本発明は上記従来技術の有する課題に鑑み
なされたものであり、その目的はＰＲＯＭなどのメモリ
から供給されたデータの異常を確実に検出して正常にＦ
ＤＤＣを動作させることが可能なＦＤＤＣの制御装置及
びこれを備えるフロッピーディスクドライブ（ＦＤＤ）
を提供することにある。
なされたものであり、その目的はＰＲＯＭなどのメモリ
から供給されたデータの異常を確実に検出して正常にＦ
ＤＤＣを動作させることが可能なＦＤＤＣの制御装置及
びこれを備えるフロッピーディスクドライブ（ＦＤＤ）
を提供することにある。
【０００６】上記目的を達成するために、請求項１記載
のＦＤＤＣの制御装置は、制御コマンドをダイパルス形
式に変換してメモリに格納する変換回路と、前記変換回
路で変換され前記ＦＤＤＣに供給された制御コマンドが
３値連続する値を有する場合に異常信号を出力する検出
回路とを有することを特徴とする。また、上記目的を達
成するために、請求項２記載のＦＤＤは、制御コマンド
をダイパルス形式に変換してメモリに格納する変換回路
と、前記変換回路で変換され前記ＦＤＤＣに供給された
制御コマンドが３値連続する値を有する場合に異常信号
を出力する検出回路とを有するＦＤＤＣの制御装置を備
えることを特徴とする。
のＦＤＤＣの制御装置は、制御コマンドをダイパルス形
式に変換してメモリに格納する変換回路と、前記変換回
路で変換され前記ＦＤＤＣに供給された制御コマンドが
３値連続する値を有する場合に異常信号を出力する検出
回路とを有することを特徴とする。また、上記目的を達
成するために、請求項２記載のＦＤＤは、制御コマンド
をダイパルス形式に変換してメモリに格納する変換回路
と、前記変換回路で変換され前記ＦＤＤＣに供給された
制御コマンドが３値連続する値を有する場合に異常信号
を出力する検出回路とを有するＦＤＤＣの制御装置を備
えることを特徴とする。
【０００７】
【作用】このように、本発明におけるＦＤＤＣの制御装
置は、バイナリ形式の設定データを０と１の組合わせか
らなるダイパルス形式に変換してＦＤＤＣに供給するも
のである。ダイパルス形式においては、例えばバイナリ
形式の“０”は“１０”に変換され、またバイナリ形式
“１”はダイパルス形式“０１”に変換される。このよ
うに、ダイパルス形式においては互いに異なる２値の組
合わせにより設定データが表現されるため、正常なデー
タであれば０または１が３値以上連続することはあり得
ない。
置は、バイナリ形式の設定データを０と１の組合わせか
らなるダイパルス形式に変換してＦＤＤＣに供給するも
のである。ダイパルス形式においては、例えばバイナリ
形式の“０”は“１０”に変換され、またバイナリ形式
“１”はダイパルス形式“０１”に変換される。このよ
うに、ダイパルス形式においては互いに異なる２値の組
合わせにより設定データが表現されるため、正常なデー
タであれば０または１が３値以上連続することはあり得
ない。
【０００８】従って、このダイパルス形式の設定データ
が３値連続する値を有している場合には、正常なデータ
ではないと判定でき、この場合にはＦＤＤＣの動作を停
止することにより誤動作を未然に防止することができ
る。
が３値連続する値を有している場合には、正常なデータ
ではないと判定でき、この場合にはＦＤＤＣの動作を停
止することにより誤動作を未然に防止することができ
る。
【０００９】
【実施例】以下、図面を用いながら本発明に係るＦＤＤ
Ｃの制御装置の好適な実施例を説明する。
Ｃの制御装置の好適な実施例を説明する。
【００１０】図１には本実施例におけるＦＤＤＣの制御
方法を示すフローチャートが示されている。前述したよ
うに、ＦＤＤＣ１２に供給されるべき設定データはＰＲ
ＯＭ１０などのメモリに格納され、この設定データがＦ
ＤＤＣ１２に供給されるが、本実施例においては、バイ
ナリ形式の設定データを、まずダイパルス（以下、ＤＰ
と言う）変換する（Ｓ１０１）。変換の手法としてはい
くつか考えられるが、その際の共通した変換規則は異な
る２値の組合わせで変換することである。例えば、バイ
ナリ形式の“０”に対してはＤＰ形式“１０”を対応さ
せ、バイナリ形式“１”に対してはＤＰ形式“０１”を
対応させる。勿論、前述した規則の範囲内における他の
変換手法、すなわちバイナリ形式“０”に対してＤＰ形
式“０１”、バイナリ形式“０”に対してＤＰ形式“１
０”を対応させることも可能である。
方法を示すフローチャートが示されている。前述したよ
うに、ＦＤＤＣ１２に供給されるべき設定データはＰＲ
ＯＭ１０などのメモリに格納され、この設定データがＦ
ＤＤＣ１２に供給されるが、本実施例においては、バイ
ナリ形式の設定データを、まずダイパルス（以下、ＤＰ
と言う）変換する（Ｓ１０１）。変換の手法としてはい
くつか考えられるが、その際の共通した変換規則は異な
る２値の組合わせで変換することである。例えば、バイ
ナリ形式の“０”に対してはＤＰ形式“１０”を対応さ
せ、バイナリ形式“１”に対してはＤＰ形式“０１”を
対応させる。勿論、前述した規則の範囲内における他の
変換手法、すなわちバイナリ形式“０”に対してＤＰ形
式“０１”、バイナリ形式“０”に対してＤＰ形式“１
０”を対応させることも可能である。
【００１１】図２にはこのようなＤＰ変換を行うための
変換回路の一例が示されている。本実施例におけるＤＰ
変換回路は排他的論理和ゲート（ＥＸ−ＯＲゲート）に
より構成され、その入力端子の一方にはバイナリ形式の
設定データＤＡＴＡが入力され、他方には所定周波数の
クロックＣＬＫが入力される。周知の如く、ＥＸ−ＯＲ
ゲートは入力信号が共に０または共に１である場合には
０を出力し、２つの入力信号が異なる場合には１を出力
する論理ゲートである。従って、図３（Ａ）に示される
ようにバイナリ形式で“０１１０”の設定データがこの
ＥＸ−ＯＲゲートに入力されると、その出力はＤＰ変換
されて同図（Ｂ）に示されるような“１００１０１１
０”に変換される。
変換回路の一例が示されている。本実施例におけるＤＰ
変換回路は排他的論理和ゲート（ＥＸ−ＯＲゲート）に
より構成され、その入力端子の一方にはバイナリ形式の
設定データＤＡＴＡが入力され、他方には所定周波数の
クロックＣＬＫが入力される。周知の如く、ＥＸ−ＯＲ
ゲートは入力信号が共に０または共に１である場合には
０を出力し、２つの入力信号が異なる場合には１を出力
する論理ゲートである。従って、図３（Ａ）に示される
ようにバイナリ形式で“０１１０”の設定データがこの
ＥＸ−ＯＲゲートに入力されると、その出力はＤＰ変換
されて同図（Ｂ）に示されるような“１００１０１１
０”に変換される。
【００１２】このようにしてバイナリ形式の設定データ
をＤＰ変換した後、ＰＲＯＭ等のメモリに格納し、さら
にＦＤＤＣ１２にこの設定データを供給する（Ｓ１０
２）。そして、この供給された設定データが３値連続す
る値を有するか否かが検出される（Ｓ１０３）。
をＤＰ変換した後、ＰＲＯＭ等のメモリに格納し、さら
にＦＤＤＣ１２にこの設定データを供給する（Ｓ１０
２）。そして、この供給された設定データが３値連続す
る値を有するか否かが検出される（Ｓ１０３）。
【００１３】図４には本実施例において３値連続する値
を有するか否かを検出する検出回路の一例が示されてい
る。この検出回路は３個のＤフリップフロップ及びＡＮ
Ｄゲート２０，２２、ＯＲゲート２４から構成される。
第１段のフリップフロップ１４のＱ出力は第２段のフリ
ップフロップ１６のＤ入力端子に接続され、この第２段
のフリップフロップ１６のＱ出力は第３段のフリップフ
ロップ１８のＤ入力端子に接続される。そして、各フリ
ップフロップ１４、１６、１８のＱ出力端子はＡＮＤゲ
ート２０に入力される。一方、これらフリップフロップ
１４、１６、１８のＱ（−）反転出力端子はＡＮＤゲー
ト２２の入力端子に接続される。また、ＡＮＤゲート２
０、２２の出力端子がＯＲゲート２４の入力端子に接続
されている。
を有するか否かを検出する検出回路の一例が示されてい
る。この検出回路は３個のＤフリップフロップ及びＡＮ
Ｄゲート２０，２２、ＯＲゲート２４から構成される。
第１段のフリップフロップ１４のＱ出力は第２段のフリ
ップフロップ１６のＤ入力端子に接続され、この第２段
のフリップフロップ１６のＱ出力は第３段のフリップフ
ロップ１８のＤ入力端子に接続される。そして、各フリ
ップフロップ１４、１６、１８のＱ出力端子はＡＮＤゲ
ート２０に入力される。一方、これらフリップフロップ
１４、１６、１８のＱ（−）反転出力端子はＡＮＤゲー
ト２２の入力端子に接続される。また、ＡＮＤゲート２
０、２２の出力端子がＯＲゲート２４の入力端子に接続
されている。
【００１４】このような検出回路の構成において、第１
段のフリップフロップ１４のＤ入力端子に前述のステッ
プにてＤＰ変換された設定データが入力された場合、３
値連続する値でない場合にはＡＮＤゲート２０及びＡＮ
Ｄゲート２２の出力はいずれも０であり、従ってＯＲゲ
ート２４の出力も０となる。一方、ＤＰ変換された設定
データが３値連続する値を有する場合、例えば“００
０”である場合にはＡＮＤゲート２０の出力は０であ
り、一方ＡＮＤゲート２２の出力は１となるためＯＲゲ
ート２４からの出力は１となる。また、ＤＰ変換された
設定データが“１１１”である場合にも、ＡＮＤゲート
２０の出力は１となり、一方ＡＮＤゲート２２の出力は
０となるため、ＯＲゲート２４の出力は１となる。前述
したように、ＤＰ変換された設定データが正常である場
合には３値連続する値を有することはあり得ないので、
ＯＲゲート２４からの出力が１、すなわち３値連続する
値を有していると検出された場合にはメモリから供給さ
れた設定データに何等かの異常が発生したと判断でき
る。
段のフリップフロップ１４のＤ入力端子に前述のステッ
プにてＤＰ変換された設定データが入力された場合、３
値連続する値でない場合にはＡＮＤゲート２０及びＡＮ
Ｄゲート２２の出力はいずれも０であり、従ってＯＲゲ
ート２４の出力も０となる。一方、ＤＰ変換された設定
データが３値連続する値を有する場合、例えば“００
０”である場合にはＡＮＤゲート２０の出力は０であ
り、一方ＡＮＤゲート２２の出力は１となるためＯＲゲ
ート２４からの出力は１となる。また、ＤＰ変換された
設定データが“１１１”である場合にも、ＡＮＤゲート
２０の出力は１となり、一方ＡＮＤゲート２２の出力は
０となるため、ＯＲゲート２４の出力は１となる。前述
したように、ＤＰ変換された設定データが正常である場
合には３値連続する値を有することはあり得ないので、
ＯＲゲート２４からの出力が１、すなわち３値連続する
値を有していると検出された場合にはメモリから供給さ
れた設定データに何等かの異常が発生したと判断でき
る。
【００１５】従って、連続値検出ステップＳ１０３にて
連続値を検出し、３値連続する値を有すると判定された
場合には異常が発生したと判定し（Ｓ１０４）、この場
合にはＦＤＤＣ１２にリセット信号を供給してその動作
を停止させる（Ｓ１０５）。このように、本実施例にお
いては、設定データをＤＰ変換してＦＤＤＣに供給し、
その３ビット分のデータから異常の有無を検出すること
ができるので、簡易かつ確実に異常を検出してＦＤＤＣ
の誤動作を未然に防止することができる。
連続値を検出し、３値連続する値を有すると判定された
場合には異常が発生したと判定し（Ｓ１０４）、この場
合にはＦＤＤＣ１２にリセット信号を供給してその動作
を停止させる（Ｓ１０５）。このように、本実施例にお
いては、設定データをＤＰ変換してＦＤＤＣに供給し、
その３ビット分のデータから異常の有無を検出すること
ができるので、簡易かつ確実に異常を検出してＦＤＤＣ
の誤動作を未然に防止することができる。
【００１６】
【発明の効果】以上説明したように、本発明に係るフロ
ッピーディスクドライブコントローラの制御装置及びこ
れを備えたフロッピーディスクドライブによれば、フロ
ッピーディスクドライブコントローラに供給された設定
データの異常の有無を容易にかつ確実に検出することが
でき、誤動作を防止することが可能となる。
ッピーディスクドライブコントローラの制御装置及びこ
れを備えたフロッピーディスクドライブによれば、フロ
ッピーディスクドライブコントローラに供給された設定
データの異常の有無を容易にかつ確実に検出することが
でき、誤動作を防止することが可能となる。
【図１】本発明のフロッピーディスクドライブコントロ
ーラの制御の一実施例を示すフローチャートである。
ーラの制御の一実施例を示すフローチャートである。
【図２】同実施例におけるダイパルス変換回路の回路図
である。
である。
【図３】同実施例におけるダイパルス変換の変換方法を
示す説明図である。
示す説明図である。
【図４】同実施例における検出回路の回路図である。
【図５】従来のフロッピーディスクドライブコントロー
ラの制御方法を示すブロック図である。
ラの制御方法を示すブロック図である。
１０ ＰＲＯＭ １２ ＦＤＤＣ
Claims (2)
- 【請求項１】 予めメモリに格納された制御コマンドを
供給することによりフロッピーディスクドライブコント
ローラの動作を制御するフロッピーディスクドライブコ
ントローラの制御装置であって、 前記制御コマンドをダイパルス形式に変換して前記メモ
リに格納する変換回路と、 前記変換回路で変換され前記フロッピーディスクドライ
ブコントローラに供給された制御コマンドが３値連続す
る値を有する場合に異常信号を出力する検出回路と、 を有することを特徴とするフロッピーディスクドライブ
コントローラの制御装置。 - 【請求項２】 メモリに格納された制御コマンドをダイ
パルス形式に変換して前記メモリに格納する変換回路
と、 前記変換回路で変換され前記フロッピーディスクドライ
ブコントローラに供給された制御コマンドが３値連続す
る値を有する場合に異常信号を出力する検出回路と、 を有するフロッピーディスクドライブコントローラの制
御装置を備えるフロッピーディスクドライブ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12209692A JP2598202B2 (ja) | 1992-05-14 | 1992-05-14 | フロッピーディスクドライブコントローラの制御装置及びこれを備えたフロッピーディスクドライブ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12209692A JP2598202B2 (ja) | 1992-05-14 | 1992-05-14 | フロッピーディスクドライブコントローラの制御装置及びこれを備えたフロッピーディスクドライブ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0644699A JPH0644699A (ja) | 1994-02-18 |
| JP2598202B2 true JP2598202B2 (ja) | 1997-04-09 |
Family
ID=14827556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12209692A Expired - Fee Related JP2598202B2 (ja) | 1992-05-14 | 1992-05-14 | フロッピーディスクドライブコントローラの制御装置及びこれを備えたフロッピーディスクドライブ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2598202B2 (ja) |
-
1992
- 1992-05-14 JP JP12209692A patent/JP2598202B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0644699A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100329151B1 (ko) | 디스크구동기록장치의스핀들모터구동제어회로 | |
| JPS605014B2 (ja) | 診断システム | |
| JP2639319B2 (ja) | 半導体装置 | |
| US4651237A (en) | Programmed disk controller capable of operating with a variety of data encoding techniques | |
| JP2598202B2 (ja) | フロッピーディスクドライブコントローラの制御装置及びこれを備えたフロッピーディスクドライブ | |
| JPH0342732A (ja) | 半導体集積回路 | |
| KR970005742B1 (ko) | 데이타 전송 제어용 인터페이스 회로 | |
| JP3365265B2 (ja) | 磁気記録装置及び磁気記録装置をコンピュータにより制御するプログラムを記録した記録媒体 | |
| US20020125499A1 (en) | Semiconductor device with circuitry for efficient information exchange | |
| JPS63279318A (ja) | 磁気ディスク装置 | |
| US5459870A (en) | Interface circuit for controlling data transfers | |
| US20020172115A1 (en) | Disk drive device | |
| KR100290268B1 (ko) | 디스크드라이브장치 | |
| JP2003141062A (ja) | Ｉｉｃバス制御システム | |
| JPH1185304A (ja) | クロック入力制御回路 | |
| JP3164141B2 (ja) | 情報処理装置 | |
| KR100419395B1 (ko) | 하드디스크 드라이브의 자동이득조절 오동작 방지회로 | |
| JP2805780B2 (ja) | 磁気ディスク装置 | |
| JP2660134B2 (ja) | フロッピーディスクドライブコントローラの制御装置及びこれを備えたフロッピーディスクドライブ | |
| JP2533949B2 (ja) | 磁気ディスク装置におけるスピンドル同期パルス制御方式 | |
| JPH03254469A (ja) | ディスクコントローラとデータセパレータの接続回路 | |
| JP2760801B2 (ja) | 磁気ディスク装置 | |
| JPH066238A (ja) | 並直列データ変換回路およびこれを利用した読みだしクロック発生装置 | |
| JPS6159547A (ja) | 誤り訂正機能の動作チエツク装置 | |
| JPH0745008A (ja) | 磁気ディスク制御装置の自己診断方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |