JP2597636B2 - パターンデータ補正方法 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 電子ビーム露光用のパターンデータの近接効果に対す
る補正を行なうパターンデータ補正方法に関し、 パターンデータの補正を高速・短時間に行なうことを
目的とし、 電子ビーム露光用のパターンデータの補正を行なうパ
ターンデータ補正方法において、供給されるパターンデ
ータを既に近接効果を考慮して設計された他の半導体集
積回路の一部と同一のパターン構成の既設計領域と、該
他の半導体集積回路になく独自かつ新規に設計されたパ
ターン構成の新規設計領域とに分類し、該既設計領域お
よび新規設計領域夫々を電子ビームの偏向可能領域であ
るサブフィールドに分割し、該新規設計領域の全サブフ
ィールド及び既設計領域の周辺部の全サブフィールド夫
々の各パターンについて、夫々に隣接するサブフィール
ド内の各パターンの近接効果を考慮して露光照射量及び
露光寸法の補正量を算出し構成する。

〔産業上の利用分野〕

本発明はパターンデータ補正方法に関し、電子ビーム
露光用パターンデータの近接効果に対する補正を行なう
パターンデータ補正方法に関する。

一般に電子ビーム露光により半導体集積回路のパター
ンを形成する場合には、パターン精度を向上させるため
近接効果を補正することが不可欠である。

近接効果は被露光物に塗布されたレジスト層中におけ
る電子ビーム散乱（前方散乱）、及び被露光物である基
板における電子ビーム散乱（後方散乱）によって、描画
レジストパターンが電子ビーム照射パターンよりも大き
く拡がる現像であり、特にパターン間隔が近接効果の影
響範囲である数μｍ以下になるとパターン形状が著しく
歪み精度が低下する。

レジスト中での電子ビーム散乱強度分布ｆ（ｒ）は照
射するビーム中心からの距離ｒの関数として次式で表わ
される。

（１）式の第１項は前方散乱、第２項は後方散乱によ
り与えられる。なお、a,b,c夫々はレジストの厚さ、レ
ジスト及び基板の材料等の条件で決まる定数である。

〔従来の技術〕

従来、近接効果を補正する方法としては、当該パター
ンと隣接パターンとを考慮して、各パターン毎の最適の
照射量を設定し各パターンのパターン寸法を縮小補正す
ることが行なわれている。

第７図に示す如く、パターンPi＝P1,P2,P3を描画する
場合、各パターンについて目的とするパターン寸法を得
るための照射量Qiを次式で求める。

Qi＝E/F（ri） …（２） （但し、パターン内寸法補正量si及び最小現象エネルギ
ー強度Ｅはテスト露光により予め求められている。又Ｆ
（ri）は露光強度を表わし、ｆ（ri）は（１）式で与え
られる。また、ai,biは各パターンのパターン幅，パタ
ーン長である。） 次に隣接パターンの影響を考慮して、パターン間寸法
補正量ssを求める。パターンP1の周縁におけるサンプル
点Ａでは次式が成立する。

Ｅ＝Q₁・Ｆ（r1,s1,ss）＋Q₂・Ｆ（r2,s2,0） ＋Q₃・Ｆ（r3,s3,0） …（３） ここで、 （但し、sss＝si＋ss,r1,r2,r3夫々はパターンP1,P2,P3
夫々の中心からサンプル点Ａまでの距離である。） 上記（３）式を満足するようにパターンP1のパターン
間寸法補正量ssを求める。他のパターンP2,P3について
も同様である。

〔発明が解決しようとする課題〕

近年の半導体集積回路の大規模化に伴い、パターン数
は10⁷〜10⁸オーダーとなっている。

従って、全てのパターンについて（１）式〜（３）式
の計算を行なうとすれば、膨大な時間がかかり、高速の
計算機を用いたとしても実現できないという問題があっ
た。

本発明は上記の点に鑑みなされたので、パターンデー
タの補正を高速・短時間に行なうパターンデータ補正方
法を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明のパターンデータ補正方法の原理ブロ
ック図を示す。

同図中、CPU10内の分類手段10aは記憶装置12にあるパ
ターンデータを供給され、既に近接効果を考慮して設計
された他の半導体集積回路の一部と同一のパターン構成
の既設計領域と、他の半導体集積回路になく独自かつ新
規に設計されたパターン構成の新規設計領域とに分類す
る。

分割手段10bは既設計領域および新規設計領域夫々を
電子ビームの偏向可能領域であるサブフィールドに分割
する。

算出手段10cは新規設計領域の全サブフィールド及び
既設計領域の周辺部の全サブフィールド夫々の各パター
ンについて、夫々に隣接するサブフィールド内の各パタ
ーンの近接効果を考慮して露光照射量及び露光寸法の補
正量を算出し記憶装置13に記憶させる。

また、既設計領域の中央部の全サブフィールドの各パ
ターンについては供給されるパターンデータがそのまま
補正済のパターンデータとして記憶装置13に記憶され
る。

〔作用〕

本発明においては、既設計領域の中央部のサブフィー
ルドのパターンデータは、各パターンの補正量の算出を
行なうことなく、そのまま補正済のパターンデータとさ
れる。

このため補正量を算出するサブフィールドの数が大幅
に減少し、パターンデータの補正に要する時間が大幅に
短縮できる。

〔実施例〕

第２図は本発明方法を実現するためのシステムの構成
図を示す。

同図中、10はCPUであり、11,12,13夫々は記憶装置で
ある。記憶装置11には本発明方法の処理を行なうプログ
ラムが記憶されており、このプログラムはCPU10によっ
てステップ毎に読出されて実行される。

記憶装置12には補正前のパターンデータが記憶されて
いる。補正前パターンデータは得ようとする各パターン
についてのパターン幅，パターン長及び位置及び照射量
及びパターン属性等である。記憶装置13には補正前パタ
ーンデータを処理して得た補正済パターンデータが記憶
される。補正済パターンデータは各パターンについての
補正されたパターン幅，パターン長及び位置及び照射量
である。

上記の記憶装置11〜13は例えば単一又は複数の磁気デ
ィスク装置で構成される。

第３図は本発明方法の一実施例のフローチャートを示
す。

同図中、分類手段10aであるステップ20では記憶装置1
2から読出されたパターンデータのパターン属性から各
パターンが、既に設計を行なっている既設計領域である
か、未だ補正を行なわれていない新規設計領域であるか
を分類する。

ここで、第４図に示す如きシングルチップマイクロコ
ンピュータの半導体集積回路34はマイクロプロセッサ3
5、メモリ36、論理回路37を有している。このうち例え
ばマイクロプロセッサ35及びメモリ36は他の半導体集積
回路に用いられたものとまったく同一の回路構成で、上
記他の半導体集積回路を設計したときにマイクロプロセ
ッサ35及びメモリ36の各パターンは近接効果の補正を既
に行なわれている。

上記のマイクロプロセッサ35、メモリ36の如き既設計
領域に対して論理回路37は半導体集積回路34に独自の新
規に設計の必要な回路である。また、マイクロプロセッ
サ35、メモリ36、論理回路37夫々の間の配線等が設けら
れる領域も論理回路37と同様に新規に設計の必要な新規
設計領域である。

ステップ21ではメモリ36の如き既設計領域をサブフィ
ールドに分割し、ステップ22では論理回路37の如き新規
設計領域をサブフィールドに分割する。このステップ2
1,22が分割手段10bに対応する。

ここでサブフィールドとは基板を移動させずに電子ビ
ームで描画できる、例えば一辺が100μｍ程度の矩形状
の範囲である。即ち、サブフィールド内には複数のパタ
ーンが存在する。これによって既設計領域である例えば
メモリ36は、第５図に示す如くサブフィールドSF₁₁〜SF
_nmに分割される。

次に、新規設計領域と隣接する既設計領域に隣接する
繰り返し領域の周辺部から任意にサブフィールド（例え
ばSF₁₁）を選択して（ステップ23）、このサブフィール
ドSF₁₁について、四方に隣接するサブフィールドのパタ
ーンの近接効果を考慮して（１）式〜（３）式を用いサ
ブフィールドSF₁₁の各パターンの補正量を算出する（ス
テップ24）。なお、算出手段10cはこのステップ24及び
後述のステップ28に対応する。

この後、既設計領域の周辺部の全てのサブフィールド
の処理が終了したかどうかを判別し（ステップ25）、終
了していない場合には既設計領域の周辺部の隣りのサブ
フィールドを選択して（ステップ26）、ステップ24に進
む。

これによって第５図における周辺部のサブフィールド
SF₁₁〜SF_1m,SF_n1〜SF_nm,SF₂₁〜SF_{n-1 1},SF_2m〜SF_n-1
ｍ夫々についての補正量が求められる。

第５図に示す既設計領域の中央部のサブフィールド内
の各パターンについては、メモリ36の周囲の新規設計領
域のパターンから近接効果の影響を受けないので補正の
必要はなく、既設計時に補正されたパターンデータを新
たに補正することなくそのまま用いる。

次に、新規設計領域から任意にサブフィールドを選択
し（ステップ27）、このサブフィールドについて、四方
に隣接するサブフィールドを用いこのサブフィールド内
の各パターンの補正量を算出する（ステップ28）。

この後、新規設計領域の全てのサブフィールドの処理
が終了したかどうかを判別し（ステップ29）、終了して
いない場合には新規設計領域の隣りのサブフィールドを
選択し（ステップ30）、ステップ27に進む。

これによって全てのサブフィールドの補正量が得られ
ると第３図の処理を終了する。

このように、既設計領域の中央部のサブフィールドで
は、各パターンの補正量の算出が行なわれず、既設計時
に補正されたパターンデータがそのまま用いられる。

このため既設計領域を考慮していない場合に比して補
正済パターンデータを得るに要する時間が既設計領域の
割合に応じて1/10〜1/100程度に短縮される。

第３図の処理で得られた補正済パターンデータは第６
図に示す電子ビーム露光装置に供給され、露光が行なわ
れる。

第６図において、41は露光装置本体、42は電子銃、43
は収束電子レンズ系、44はXY偏向器、45は被露光物、46
はプロセッサ、47はDA変換器、48は増幅器である。

補正済パターンデータはプロセッサ46に格納されてお
り、必要に応じて各パターンデータが読出されDA変換器
47及び増幅器48を介してXY偏向器44に供給される。これ
によって電子ビームスポットが被露光物45上で歩進さ
せ、所定のパターンを塗り潰すように電子ビームが照射
され、描画が行なわれる。なお照射量は電子ビームの歩
進速度を制御することによって可変される。

〔発明の効果〕 上述の如く、本発明のパターンデータ補正方法によれ
ば、パターンデータの補正を高速・短時間に行なうこと
ができ、大規模は半導体集積回路のパターンデータ補正
が実現可能となり、実用上きわめて有用である。

【図面の簡単な説明】

第１図は本発明方法の原理ブロック図、 第２図は本発明方法を実現するためのシステムの構成
図、 第３図は本発明方法の一実施例のフローチャート、 第４図，第５図夫々は本発明方法を説明するための図、 第６図は電子ビーム露光装置の概略図、 第７図は補正量算出を説明するための図である。 図において、 10はCPU、 10aは分類手段、 10bは分割手段、 10cは算出手段、 11〜13は記憶装置、 20〜30はステップ、 35は既設計領域（マイクロプロセッサ）、 36は既設計領域（メモリ）、 37は新規設計領域（論理回路）、 SF₁₁〜SF_nmはサブフィールド を示す。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】電子ビーム露光用のパターンデータの補正
   を行なうパターンデータ補正方法において、 供給されるパターンデータを既に近接効果を考慮して設
   計された他の半導体集積回路の一部と同一のパターン構
   成の既設計領域と、該他の半導体集積回路になく独自か
   つ新規に設計されたパターン構成の新規設計領域とに分
   類し（10a）、 該既設計領域および新規設計領域夫々を電子ビームの偏
   向可能領域であるサブフィールドに分割し（10b）、 該新規計領域の全サブフィールド及び既設計領域の周辺
   部の全サブフィールド夫々の各パターンについて、夫々
   に隣接するサブフィールド内の各パターンの近接効果を
   考慮して露光照射量及び露光寸法の補正量を算出し（10
   c）、 該既設計領域の中央部の全サブフィールドの各パターン
   は該供給されるパターンデータをそのまま用いて補正済
   のパターンデータを得ることを特徴とするパターンデー
   タ補正方法。