JP2597353B2

JP2597353B2 - 電力変換装置

Info

Publication number: JP2597353B2
Application number: JP61149459A
Authority: JP
Inventors: 博美稲葉; 清哉島; 三根　　俊介; 和彦佐々木; 正之広瀬
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-06-27
Filing date: 1986-06-27
Publication date: 1997-04-02
Anticipated expiration: 2012-04-02
Also published as: JPS637165A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は電極変換装置に係り、特にパルス幅制御を行
うコンバータに好適な電力変換装置に関するものであ
る。

〔従来の技術〕

コンバータの力率改善の観点から特開昭56−162976号
公報では、電流遮断機能を有する制御可能な開閉素子を
アームに接続し、パルス幅制御と位相制御を併用する方
式が、また、昭和58年電気学界全国大会論文集No.453で
は、パルス幅制御のみを用いる方式が提案されている。
しかし、いずれもコンバータ制御のために電源電圧との
同期をとる必要がある。従来技術では、この同期引き込
みを行う手段として、交流電源電圧の一相が負から正に
変化し、零電圧を横切る際に発生する同期化信号をトリ
ガとしてパルス列を発生させたり（パルス幅制御のみの
場合）、パルス列発生に先立つて位相制御系を起動させ
るなど（位相制御も併用する場合）同期化信号に同期し
て一連のパルス発生処理を実行する方式が用いられてい
た。しかしながら、このような同期化技術では、同期化
信号が発生したときに、現在どのようなパルス列を発生
しているかとは無関係に強制的に同期化が行われるの
で、例えば、同期化の直前で、あるコンバータ素子に点
弧指令を発生したものの同期化処理によつてすぐ消弧指
令を発生しなければならないというような状況も十分起
こり、コンバータ素子に与える最小パルス幅確保の点か
ら（素子の破損を防ぐ必要から）、特開昭59−103579号
公報に示してあるような付加回路を外部に設ける必要が
あるなどのシステムを構成する上での簡潔さに改善の余
地があつた。

〔発明が解決しようとする問題点〕

上記従来技術では、最終パルス幅確保回路を別置する
方式あるいはパルス幅確保アルゴリズムを内蔵するもの
の処理時間の関係から出力パルス幅を十分狭くできない
ソフトウエア方式が一般的であり、電源同期処理時の最
小パルス幅確保技術に問題点があつた。

本発明の目的は、複雑な外付け同期回路を不要とする
ことができ、システムを簡潔にすることができる電力変
換装置を提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するためになされた本発明の構成は、
交流電源を直流に変換するコンバータにおいて、前記交
流電源の半周期よりも十分に短い所定の周期毎に、前記
交流電源の周波数あるいはその周波数指令値を一定時間
ごとに積分して得られる位相値に応じてパルス幅指令値
を算出する手段と、前記交流電源のゼロクロス入力信号
に応じて、前記位相差をゼロにリセットする同期化処理
を実行する手段と、前記コンバータの制御素子の最小パ
ルス幅時間を確保していることを確認する手段と、該確
認する手段により最小パルス幅時間が確保されているこ
とが確認された場合には、前記同期化処理に引続いて、
新たな位相値に基づくパルスにより前記コンバータの各
制御素子をパルス幅制御する手段とを備えていることを
特徴とするものである。

〔作用〕

本発明に係る同期化処理は、最小パルス幅確保処理を
含めた形で動作するため、最小パルス幅確保はソフトウ
エア化され、かつ、パルスパターン出力はスケジユール
化されるので、外部に付属回路が不要となる。

〔実施例〕

以下本発明を第１図，第２図，第４図，第７図，第８
図，第10図，第11図に示した実施例および第３図，第５
図，第６図，第９図を用いて詳細に説明する。

第１図は本発明の電力変換装置の一実施例を示す全体
構成図である。まず、その全体構成について説明する。
１はコンバータ２に電源を供給する交換電源で、３はコ
ンバータ２の直流出力電流を検出する電流検出器、４は
Ｌ−Ｒ負荷、５は直流電流指令Ｉ＊の入力端子、６は指
令Ｉ＊と帰還値i_fとの偏差Δｉを求める比較器、７は交
流電圧レベルを検出する電圧検出器、８は交流電圧値が
ゼロクロスしたときにパルスを発生する波形整形回路、
９はゼロクロスパルスＵ↑発生時にパターン発生装置10
内部の周波数指令ω＊の積分値格納レジスタの内容を修
正する同期化装置、10はコンバータ２の構成素子に消点
弧パターンを発生する制御用ワンチツプマイコンからな
るパターン発生装置である。パターン発生装置10は、電
流偏差Δｉに応じて第２の位相指令PH₂＊と通流率指令P
U＊を発生する関数発生手段110,電源周波数指令ω＊を
一定時間毎に積分し、第１の位相指令PH₁＊を作成する
一方、第２の位相指令PH₂＊とから総合位相指令θ_Ｔ＊
を作成する総合位相作成手段120,総合位相指令θ_Ｔ＊の
値に応じてθ_Ｔ＊が０〜60゜,60〜120゜,120〜180゜,18
0〜240゜,240〜300゜,300〜360゜の６つの領域のうち、
どの領域に含まれるかを判定する領域判定手段130,判定
情報M₀、総合位相指令θ_Ｔ＊、通流率指令PU＊とからど
の制御素子にどのようなパルスパターンを与えるべきか
を決定する分配装置140などから構成してある。なお、2
1〜26はコンバータ２の制御素子である。

次に、その動作について具体的に説明する。なお、こ
こでは、各装置手段をマイクロコンピユータ（マイコ
ン）で実現したので、各装置手段の動作はフローチヤー
トを用いて説明する。

第２図は主な処理である第１図の同期化装置９の概略
処理の一実施例を示すフローチヤートである。同期化処
理は電源のゼロクロスパルスＵ↑によつて起動されるか
ら、仮に電源に変動等がなく、50Hzの電源を使用してい
れば、20m sec毎にこのサブルーチンが実行されること
になる。このサブルーチンの主な処理は、電源の周波数
指令ω＊を一定時間Δｔ毎に積分して得られる第１の位
相指令PH₁＊の値を零にリセツトすることと、最小パル
ス幅を確保すること、スケジユールのキヤンセルと再ス
ケジユールの基準を行うことである。

次に、その詳細を順次説明する。処理91は外乱に対し
てこの同期化処理を誤動作しにくくするための付加処理
である。すなわち、理想的なゼロクロスパルスが入力さ
れるときには、位相指令PH₁＊は電気各360゜に近づいて
いるはずである。このPH₁＊の値があまりに360゜とかけ
はなれた場合に受け付けた割り込みは、同期化処理を行
わずに割り込み待ちに戻るようにしている。この付加処
理によつて、同期化処理の誤動作を防止することができ
る。

第３図はこのような現象が発生する例を示した図で、
（ａ）は理想的な場合、（ｂ）は誤ゼロクロスパルスが
発生する場合を示す。電源電圧波形v_Uは常に（ａ）のよ
うな状態にある保障はなく、（ｂ）のようにノイズが重
畳することは十分考えられ、このときの誤ゼロクロスパ
ルスによつてそのたびに同期化処理が行われれば、正常
なパターン発生は期待できない。

正常なゼロクロスパルス入力であれば、次の処理92で
コンバータ構成素子の仕様で決まる最小パルス幅が確保
できているかどうかを判断し、確保できていなければ時
間待ちループに入る。すなわち、最後にトランジスタが
オンまたはオフされた時点からの経過時間が最小パルス
幅以上になつているかどうかのチエツクを行うことによ
つて、最小パルス幅確保をソフト的に行う。次に、処理
93で後述するようなパルス分配のスケジユールをキヤン
セルする。このパルス分配のスケジユールとは、一定時
間Δｔ毎にパターン発生処理10内の分配装置140でのパ
ルス分配処理で行われるもので、所定時刻に所定のトラ
ンジスタにオンまたはオフ信号をCPU不介在で発生させ
る機能である。当然ゼロクロスパルス入力は、パルス分
配スケジユールがまだ残つている状態で発生することが
あり、再スケジユールの際にこの残つたスケジユールに
よつて不具合が発生しないようにキヤンセル処理を行
う。処理94はパターン発生処理用タイマ割り込みスケジ
ユールをキヤンセルして、すぐにパターン発生装置10の
パターン発生処理を起動するよう再スケジユールする処
理96の準備を行う。処理95は位相指令PH₁＊をリセツト
してパルス分配処理の再スケジユールに備え、最後に処
理96でパターン発生処理をすぐ起動するためのタイマ割
り込みスケジユールを設定して処理を終る。

この位相指令PH₁＊のリセツト処理95とこれに引き続
いてすぐ起動されるパターン発生処理によつて再スケジ
ユール、つまり、同期化が達成される。

次に、パターン発生処理について説明する。このパタ
ーン発生処理は、ほぼ一定時間Δｔ毎に起動されるタイ
マ割り込みタスクである。このタスクによつてΔｔ毎に
コンバータ素子はオン，オフするので、コンバータ２の
スイツチング周波数はこの値によつて決まり、1/Δｔ
（Hz）ということになる。

さらに、20m sec/Δｔが整数となるようにΔｔを決
め、ゼロクロスパルスに同期するようにタイマ割り込み
をセツトし、かつ、電源が周波数変動を起こさなけれ
ば、このパターン発生処理は同期化処理と同期して働く
ことになるが、周波数変動等は必ず生じるので、このパ
ターン発生処理は電源とは非同期に起動しているといえ
る。

第４図は第１図のパターン発生装置10のパターン発生
処理の一実施例を示す概略フローチヤートであり、処理
110は関数発生手段110で行う位相指令PH₂＊、通流率指
令PU＊の作成処理、処理120は総合位相作成手段120で行
う総合位相指令θ_Ｔ＊の作成処理、処理130は領域判定
手段130で行うθ_Ｔ＊による領域判定処理、140は分配装
置140で行うパルスの分配処理である。

第５図はパターン発生処理とゼロクロスパルス入力と
の関係例を示す図で、点線はパターン発生処理が起動し
ていない状況下でゼロクロスパルスが入力した状態を示
しており、一点鎖線はパターン発生処理中にゼロクロス
パルスが割り込まれた状態を示している。点線，一点鎖
線の場合、ともに入力点をはじまりとしてパターン発生
処理が起動している。厳密に言えば同期化処理が終了し
た直後に起動している。

次に、処理内容について詳細に説明する。第４図の処
理110は、第６図に示すように、電流偏差Δｉに応じて
通流率指令PU＊と第２の位相指令PH₂＊を発生する関数
発生処理である。このΔｉが小さい領域βでは位相制御
が動作し、Δｉの絶対値が大きい領域αではパルス幅制
御が動作することになる。さらに、ここで最小通流率PU
＊_minを設定しているが、この値は前述した最小パルス
幅にリンクする数値である。そしてこの値自体は同期化
処理の影響を受けないので、PI＊_minを確保し、同期化
処理内で最小パルス幅を確保すれば付加回路なくして最
小パルス幅を確保できることになる。勿論パルス幅制御
だけで位相制御が不要な用途には第２の位相指令PH₂＊
が不要となるだけで同期化に関する本発明の本質は影響
を受けない。

処理120は総合位相作成処理であり、その詳細は第７
図の実施例に示す。処理121で前回の位相指令PH₁＊にゲ
インｋ倍した電源周波数指令ω＊を加算することによつ
て今回の位相指令PH₁＊を求める。処理122で前回のPH₁
＊を今回のPH₁＊に書きかえ、次の積分の準備をする。
処理123で今回の第１の位相指令PH₁＊と第２の位相指令
PH₂＊より総合位相指令θ_Ｔ＊を求める。ここでω＊は
電源周波数指令であるから50Hzまたは60Hzである。な
お、パルス幅制御だけで位相制御を行わない場合には、
処理123は不要となる。

第４図の処理130は、総合位相指令θ_Ｔ＊を用いて電
気角360゜のうちのどの領域のパルスを出したらよいか
を判定する処理である。その詳細な処理の一実施例を第
８図のフローチヤートに示す。まず、処理131で総合位
相指令θ_Ｔ＊の値が電気角360゜のうちのどの60゜区間
にあるかを（M₀）を調べる。この判定によつてコンバー
タ構成素子のうちΔｔの間連続して点弧すべき素子，短
絡すべき素子，短絡素子を消弧し、次に点弧すべき第１
の点弧素子、第１の点弧素子を消弧して次に点弧すべき
第２の点弧素子など、このΔｔ時間の間に消点弧すべき
素子が判定される。さらに、処理132でθ_Ｔ＊が60゜区
間のうちのどのΔｔ区間に存在するかを（st）を調べ
る。仮にΔｔ＝555.6μsecとすると、60゜区間内には６
個のΔｔ区間があることがわかる（電源が50Hzの場
合）。このstがわかれば、消点弧時間を検索する際にど
のデータテーブルを使用すればよいかがわかることにな
る。なお、ここでは正弦波化（不等パルス）を実現でき
る方式を例にとつて説明したが、等パルスでよい場合に
は、この処理132は不要となる。

次に、第４図のパルス分配処理140について説明する。まず、前述の領域判定処理130によつて総合
位相指令θ_Ｔ＊がどの60゜領域にいるかがわかれば、第
１表に示すように、消点弧すべき素子がわかる。次に、
消点弧の時間がわかればよいのであるが、これには通流
率指令PU＊を用いる。ここでは総合位相指令θ_Ｔ＊が０
〜60゜区間にある場合を例にとつて説明する。さらにス
イツチング周波数を1.8kHzとすると、60゜区間はさらに
６つのステージから構成される。ここでθ_Ｔ＊が第１番
目のステージにあつたとし、通流率指令PU＊＝0.6であ
つたと仮定すると、第９図に示す通流率対消点弧時間テ
ーブルを参照することにより、次の（１）〜（４）の分
配処理内容がわかる。

（１）素子をΔｔの間常時点弧（２）ｔ＜t₁の間短絡用素子22を点弧、素子21,23,24,2
6は消弧（３）t₁≦ｔ≦t₂の間素子23を点弧、素子21,22,24,26
は消弧（４）t₂≦ｔ≦Δｔの間素子21を点弧、素子22,23,24,2
6は消弧このように、パルス分配処理140では、第10図の実施
例に示すパルス分配処理140のフローチヤートに示すよ
うに、処理141で消点弧すべき素子を調べ、処理142でそ
の具体的な時期を調べ、処理143で出力ポートにスケジ
ユールを組むことによつてパルス分配を行う。

第11図は第10図のスケジユール処理143の一実施例を
示す詳細フローチヤートである。ここでは第９図で例に
とつたように０゜≦θ_Ｔ≦60゜の場合を示してある。処
理1431ですぐに短絡するスケジユールを立て、処理1432
で短絡相以外の相をすくにオフするスケジユールを立
て、処理1433でt₁経過後に、処理1434ではt₂経過後に動
作するスケジユールを立てる。

このように、本実施例によれば、電源同期化処理は、
ソフトウエア的に最小パルス幅が確保され、パルスパタ
ーン出力のスケジユールキヤンセル、再スケジユールに
よつて実現されるので、出力パルスの同期化処理によつ
て削られるようなことはない。その結果、パルス出力の
高周波化を達成しつつ、外付け最小パルス幅確保回路を
不要とすることができる。

〔発明の効果〕

以上説明したように、本発明によれば、コンパレータ
の電源同期処理にともなう最小パルス幅確保がソフトウ
エア化できるので、外付け回路を省略できるという効果
がある。

【図面の簡単な説明】

第１図は本発明の電力変換装置の一実施例を示す全体構
成図、第２図は第１図の同期化装置の概略処理の一実施
例を示すフローチヤート、第３図は電源電圧波形を示し
た図、第４図は第１図のパターン発生装置の概略処理の
一実施例を示すフローチヤート、第５図はパターン発生
処理とゼロクロスパルス入力との関係例を示す図、第６
図は位相指令PH₁＊が作成される状態を示す説明図、第
７図は第４図の総合位相作成処理の詳細の一実施例を示
すフローチヤート、第８図は第４図の領域判定処理の詳
細の一実施例を示すフローチヤート、第９図は通流率対
消点弧時間テーブル、第10図は第４図のパルス分配処理
の詳細の一実施例を示すフローチヤート、第11図は第10
図の処理143の詳細の一実施例を示すフローチヤートで
ある。２……コンバータ、７……電圧検出器、８……波形整形
回路、９……同期化装置、10……パターン発生装置、11
0……関数発生手段、120……総合位相作成手段、130…
…領域判定手段、140……分配装置。

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐々木和彦茨城県日立市久慈町4026番地株式会社日立製作所日立研究所内 (72)発明者広瀬正之茨城県勝田市市毛1070番地株式会社日立製作所水戸工場内 (56)参考文献特開昭59−213278（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】交流電源を直流に変換するコンバータにお
いて、前記交流電源の半周期よりも十分に短い所定の周
期毎に、前記交流電源の周波数あるいはその周波数指令
値を一定時間ごとに積分して得られる位相値に応じてパ
ルス幅指令値を算出する手段と、前記交流電源のゼロク
ロス入力信号に応じて、前記位相差をゼロにリセットす
る同期化処理を実行する手段と、前記コンバータの制御
素子の最小パルス幅時間を確保していることを確認する
手段と、該確認する手段により最小パルス幅時間が確保
されていることが確認された場合には、前記同期化処理
に引続いて、新たな位相値に基づくパルスにより前記コ
ンバータの各制御素子をパルス幅制御する手段とを備え
ていることを特徴とする電力変換装置。