JP2596036B2 - ビデオ信号処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオ信号のノイズ低減や、所定の特殊効
果の付与を行うビデオ信号処理装置に関する。

〔従来の技術〕

銀塩カメラでは、高速シャッタにより動物体を静止さ
せたり、低速シャッタにより動物体に残像を残すという
特殊効果、特殊撮影が知られている。これに対し、ビデ
オ・カメラでは、撮像素子の電荷蓄積時間を短くする高
速シャッタ機能は既に実現されているものの、低速シャ
ッタ機能は未だ実現されていない。しかし、フィールド
相関を利用した巡回型ノイズ低減回路の係数を変化させ
ることにより、所定の残像効果を付与しうることが公知
である。

第２図は、従来公知のフィールド巡回型ノイズ低減回
路の構成ブロック図を示す。入力ビデオ信号はA/D変換
器10によりディジタル信号に変換され、減算器12で、フ
ィールド・メモリ14から供給される１フィールド期間前
のビデオ信号との差分がとられる。減算器12の出力する
差分信号は係数乗算器16に印加され、係数Ａを乗算され
る。加算器18は、係数乗算器16の出力に、フィールド・
メモリ14からの１フィールド期間前の信号を加算し、当
該加算器18の出力は、D/A変換器20及びフィールド・メ
モリ14に印加される。フィールド・メモリ14は上述の如
く、１フィールド期間の遅延素子として機能し、また、
D/A変換器20は、ディジタル・ビデオ信号をアナログ信
号に戻す。D/A変換器20の出力が、ノイズ低減出力にな
る。

第２図の回路において、係数乗算器16の係数Ａを適宣
に設定することにより、フィールド相関の無いノイズ成
分の低減や、動物体に残像を与える等が実現できる。

〔発明が解決しようとする課題〕

しかし、従来のこの種の回路には以下の問題点があ
る。即ち、第２図の係数乗算器16は、具体的にはビット
・シフト操作により入力を2ⁿ（ｎ≧１）で割るという演
算を行うが、ビット・シフトによる除算は小数点以下を
切り捨てることになるので、例えば残像効果を大きくす
るためにｎ＝５として2⁵で入力信号を割ると、フィール
ド間で32レベル未満のレベル変化では、一向に画面が変
化しないという問題点が生じる。従って、係数Ａを調節
するのにも制限があった。

また、通常の動き適応型ノイズ低減回路では、係数乗
算器16の入力が所定値より小さいときに、係数Ａを殆ど
「０」にするが、このような場合にも、小さなレベル変
化では一向に画面が変化しないという問題点がある。

そこで、本発明は、このような問題点を解決し、小さ
なレベル変化に対しても応答し、且つ適切な残像効果や
ノイズ低減効果を与えうるビデオ信号処理装置を提示す
ることを目的とする。

〔課題を解決するための手段〕

本発明に係るビデオ信号処理装置は、入力ビデオ信号
と当該入力ビデオ信号に対して所定期間前のビテオ信号
との差分信号を算出する減算手段と、当該差分信号に所
定の演算を施す演算手段と、その演算結果を入力ビデオ
信号又は当該所定期間前のビデオ信号に加算して出力す
る加算手段と、当該加算手段の出力を前記所定期間遅延
する遅延手段と、ディザ・パターンを発生するディザ発
生手段とを具備し、当該演算手段から当該遅延手段に至
る信号に当該ディザ発生手段からのディザ・パターンを
加算することを特徴とする。

〔作用〕

当該差分信号に所定係数を乗算した結果の信号に当該
ディザ発生手段からのディザ・パターンを加算すること
により、仮に当該差分信号が小さな値であっても、確実
に演算結果を変化させうる。従って、上記所定期間の間
で小さな画面変化しかなくても、確実に画面が変化する
ことになる。

〔実施例〕

以下、図面を参照して本発明の実施例を説明する。

第１図は、本発明の一実施例の構成ブロック図を示
す。第２図と同じ構成要素には、同じ符号を付してあ
る。30は係数乗算器16に代わる係数乗算器であり、制御
回路32からの制御信号に応じて係数Ａを変えることがで
きる。36は、制御回路32からの指示により、０≦α＜１
のディザ・パターンを発生するディザ発生器である。加
算器38は、係数乗算器30の出力にディザ発生器36からの
ディザ・パターンを加算し、その加算結果を加算器18に
印加する。加算器18以降は、上記従来例で説明したもの
と同じである。

次に、係数乗算器30の理想的な入出力特性及び特殊効
果の一例を、第３図を参照して説明する。撮影時の照度
が充分高いときには、S/Nに関して問題は無く、従っ
て、係数乗算器30の係数Ａを１にし、ディザ発生器36か
らはディザ・パターンを発生させない。このとき、入力
ビデオ信号と１フィールド前のビデオ信号との差分（減
算器12の出力）がそのまま１フィールド前のビデオ信号
に加算される、即ち単に通過（スルー）するのみにな
る。

或る程度照度が低い場合には、制御回路32により係数
Ａを1/2にし、ディザ発生器36から０≦α＜１のディザ
・パターンを発生させる。この場合には、係数乗算器30
の出力が1/2になり、残像を残さない範囲でノイズを低
減できる。また、加算器38で上記ディザ・パターンを加
算することにより、小さなレベル変化でも確実に画面が
書き換えられるようになる。

尾を引くような残像を与えたい場合には、例えばＡ＝
1/16程度に小さくし、ディザ発生器36から０≦α＜１の
ディザ・パターンを発生させる。この場合には、ノイズ
低減効果が大きく、且つ動き部分については被写体の移
動に伴い尾を引くような残像が生じる。また、ディザ・
パターンの加算により、多少時間はかかるが、確実に画
面が変化するようになる。

動き部分を消去してしまいたい場合には、係数Ａ＝1/
64と小さくし、ディザ発生器36から０≦α＜１のディザ
・パターンを発生させる。この場合には、係数乗算器30
により、動き部分の信号が1/64になるので、動き部分は
画面に現れず、ノイズの大幅に低減された静止画が出力
されることになる。この場合、ディザ・パターンの加算
により、緩やかに画面が変化する。

また、係数乗算器の係数Ａの値を、第４図に示すよう
に、入力信号のレベルに応じて適応的に切り換えるよう
にした演算回路を有する動き適応型ノイズ低減回路にお
いても、閾値以下の入力に対しては係数乗算器の出力に
ディザ・パターンを加算することにより、小レベルの変
動であっても確実に追従させうる。尚、この場合には、
係数乗算器としてROMテーブルを用いるのが便利であ
る。

尚、第１図の実施例においてディザ・パターンの加算
器38は、係数乗算器30と加算器18との間に設けている
が、加算器18とフィールド・メモリ14との間に設けても
同様の効果が得られる。

第５図は本発明の他の実施例としてのノイズ低減回路
の構成ブロック図である。A/D変換器10でディジタル化
された入力ビデオ信号と、フィールド・メモリ54で１フ
ィールド期間遅延されたビデオ信号とは、減算器52に入
力され、差分信号を得る。この差分信号はリミッタ44を
介して係数乗算器46に入力される。即ち、リミッタ44の
閾値以下の小さなレベルの信号は殆どノイズであるとし
て、A/D変換器10の出力する信号から減算する。係数乗
算器46で乗算する係数Ｋの値は１に近い程ノイズ低減効
果が高いが、Ｋ＝１になるとリミッタの閾値以下のレベ
ル変化に対しては画像の動きに応答しなくなってしま
う。そこで、Ｋを15/16程度に設定するのが一般的であ
る。しかしこの場合も、差分信号のレベルが極めて小さ
いと、係数Ｋを１とした場合と同一の演算結果になって
しまう。

そこで、本実施例では、係数乗算器46の出力にディザ
発生器48が発生するディザ・パターンを加算器50で加算
することにより、小さなレベル変動による画像の動きに
も追従することが可能になる。

尚、第５図の実施例においてディザ・パターンを加算
器52の出力に加算しても同様の効果が得られるのは勿論
である。

〔発明の効果〕

以上の説明から容易に理解できるように、本発明によ
れば、僅かの回路素子を付加するだけで、小さなレベル
変動に対しても応答できる各種の特殊効果や、残像を残
さずにノイズ成分の除去を実現できる。

【図面の簡単な説明】

第１図は本発明の実施例の構成ブロック図、第２図は従
来例の構成ブロック図、第３図及び第４図は本発明の実
施例の動作説明図、第５図は本発明の別の実施例の構成
ブロック図である。 12,42……減算器、14,54……フィールド・メモリ、18,3
8……加算器、30……係数乗算器、32……制御回路、36,
48……ディザ発生器

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力ビデオ信号と当該入力ビデオ信号に対
   して所定期間前のビデオ信号との差分信号を算出する減
   算手段と、当該差分信号に所定の演算を施す演算手段
   と、その演算結果を入力ビデオ信号又は当該所定期間前
   のビデオ信号に加算して出力する加算手段と、当該加算
   手段の出力を前記所定期間遅延する遅延手段と、ディザ
   ・パターンを発生するディザ発生手段とを具備し、当該
   演算手段から当該遅延手段に至る信号に当該ディザ発生
   手段からのディザ・パターンを加算することを特徴とす
   るビデオ信号処理装置。