JP2594941B2 - IC wiring connection method and device - Google Patents

IC wiring connection method and device

Info

Publication number
JP2594941B2
JP2594941B2 JP62112347A JP11234787A JP2594941B2 JP 2594941 B2 JP2594941 B2 JP 2594941B2 JP 62112347 A JP62112347 A JP 62112347A JP 11234787 A JP11234787 A JP 11234787A JP 2594941 B2 JP2594941 B2 JP 2594941B2
Authority
JP
Japan
Prior art keywords
wiring
insulating film
irradiating
film
ion beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62112347A
Other languages
Japanese (ja)
Other versions
JPS63278348A (en
Inventor
朗 嶋瀬
聡 原市
幹雄 本郷
博司 山口
建興 宮内
啓谷 斉藤
貴彦 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62112347A priority Critical patent/JP2594941B2/en
Publication of JPS63278348A publication Critical patent/JPS63278348A/en
Application granted granted Critical
Publication of JP2594941B2 publication Critical patent/JP2594941B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路(以下ICと呼ぶ)においてデ
バッグ、修正・不良解析等のためにチップ完成後その内
部配線間を接続するIC配線の接続方法及びその装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a semiconductor integrated circuit (hereinafter, referred to as an IC) for IC wiring for connecting internal wirings after a chip is completed for debugging, correction, failure analysis, and the like. The present invention relates to a connection method and a device therefor.

〔従来の技術〕[Conventional technology]

近年ICの高集積化、微細化に伴ない、開発工程におい
てLSIのチップ内配線の一部を切断したり、接続したり
して不良箇所のデバッグや修正を行なうことにより設計
ミス、プロセスミスを発見したり、不良解析を行なって
これをプロセス条件に戻し、製品歩留りを向上させるこ
とがますます重要になってきている。このような目的の
ため従来レーザやイオンビームによりICの配線を切断す
る例が報告されている。
In recent years, along with the high integration and miniaturization of ICs, design errors and process errors have been made by debugging and correcting defective parts by cutting or connecting some of the wiring in the LSI chip during the development process. It is becoming increasingly important to find and perform failure analysis and return it to process conditions to improve product yield. Conventionally, there has been reported an example in which an IC wiring is cut by a laser or an ion beam for such a purpose.

すなわち、第1の従来技術としてはテクノ、ダイジェ
ストオブクレオ81 1981第160頁(Tech.Digest of CLE
O′81 1981,p160)「レーザストライブカッティングシ
ィステムフォーアイシーデバッキング(Laser Stripe C
utting System for IC debugging)」があり、これにお
いては、レーザにより配線を切断し、不良箇所のデバッ
グを行なう例が報告されている。更に第2の従来技術と
しては、特願昭58-42126号があり、これには、微細な配
線に対処できるように、液体金属イオン源からのイオン
ビームを0.5μm以下のスポットに集束して配線を切断
したり、穴あけを行ないまたイオンビームでこの穴に蒸
着して上下の配線を接続する技術が示されている。
That is, as the first prior art, Techno, Digest of Cleo 81, 1981, p. 160 (Tech. Digest of CLE)
O'81 1981, p160) "Laser Stripe Cutting System for Icy Debaking (Laser Stripe C
utting System for IC debugging), in which an example is reported in which wiring is cut by a laser to debug a defective portion. Further, as a second prior art, there is Japanese Patent Application No. 58-42126, in which an ion beam from a liquid metal ion source is focused on a spot of 0.5 μm or less so as to cope with fine wiring. A technique is disclosed in which wiring is cut or drilled, and the upper and lower wirings are connected by vapor deposition in these holes with an ion beam.

更に第3の従来技術としては、イクステンディッドア
フストラクトオブ第17コンファレンスオンソリッドステ
ィトデバイシズアンドマティリアル1985第193頁(Exten
ded Abstruct of 17 th Conf.on Solid state Devices
and Material 1985,p193)「ダイレクトライティングオ
ブハイリイコンダクティブモリブデンラインズバイレー
ザーインデューストケミカルベイパーディポジション
(Direct Writing of Highly Conductive Mo Lines by
Laser Induced CVD)」がある。
A third prior art is the Extended Abstract of the 17th Conference on Solid State Devices and Materials 1985, p. 193 (Exten
ded Abstruct of 17th Conf.on Solid state Devices
and Material 1985, p193) "Direct Writing of Highly Conductive Mo Lines by Laser Induced Chemical Vapor Deposition (Direct Writing of Highly Conductive Mo Lines by
Laser Induced CVD).

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記第1の従来技術においては配線の切断の手段のみ
が示され、配線間の接続については何ら手段が示されて
いない。またレーザ加工法を用いる場合(1)加工過程
が熱的なものであり、周囲への熱伝導がありまた蒸発・
噴出などのプロセスを経ることなどのため0.5μm以下
の微細な加工を行うことはきわめて困難である。(2)
レーザ光はSiO2,Si3N4などの絶縁膜に吸収されにくく、
このため下層のAlやpoli Siの配線などに吸収され、こ
れが蒸発・噴出を行なう際に、上部の絶縁膜を爆発的に
吹飛ばすことにより絶縁膜の加工が行われる。このため
絶縁層が2μm以上厚い場合は加工が困難である。また
周辺(周囲,上下層)へのダメージが大きく不良発生の
原因となる。これらの結果から多層配線・微細高集積の
配線の加工は困難である。
In the first prior art, only the means for cutting the wiring is shown, and no means is shown for the connection between the wirings. When the laser processing method is used, (1) the processing process is thermal, and there is heat conduction to the surroundings;
It is extremely difficult to perform fine processing of 0.5 μm or less due to processes such as ejection. (2)
Laser light is hardly absorbed by insulating films such as SiO 2 and Si 3 N 4
For this reason, it is absorbed by the lower Al and poli Si wirings and the like, and when it evaporates and blows out, the upper insulating film is explosively blown off to process the insulating film. Therefore, when the insulating layer is thicker than 2 μm, processing is difficult. In addition, damage to the periphery (periphery, upper and lower layers) is large, which causes a defect. From these results, it is difficult to process multilayer wiring and finely integrated wiring.

また、第2の従来技術においては(1)′集束イオン
ビームによる切断および穴あけ、(2)′集束イオンビ
ームを用いた上下配線の接続の手段が示されている。集
束イオンビームによる加工は0.5μm以下の加工が可能
であること、どのような材料でもスパッタリングにより
上層から順次容易に加工が行えることなどから、第1の
従来技術における問題点をカバーしている。しかしなが
ら(2)′の配線間の接続の手段については、上下の配
線の接続の手順が示されているのみであり、一つの配線
から別の場所の配線へと接続を行なう手段に関しては何
ら触れられていない。
Further, in the second prior art, there are shown (1) means for cutting and drilling with a focused ion beam, and (2) means for connecting upper and lower wirings using a focused ion beam. The processing by the focused ion beam covers the problems in the first prior art because processing of 0.5 μm or less is possible, and any material can be processed easily from the upper layer by sputtering. However, only the procedure for connecting the upper and lower wirings is shown for the means of connection between the wirings in (2) ', and there is no mention of the means for connecting from one wiring to a wiring in another place. Not been.

第3の従来技術においては、Mo(CO)6(モリブテンカ
ルボニル)などの金属の有機化合物のガス中において、
紫外のレーザをSiO2をコートしたSi基板上に照射して、
光熱的(phctothermal)あるいは光化学的(photochemi
cal)なレーザ誘起CVDプロセスにより、Mo(CO)6を分解
し、基板上にMoなどの金属を堆積させて金属配線を直接
に描画形成する方法が示されている。しかしながらこの
場合、単に絶縁膜の上にMoの配線が形成されたのみであ
り、実際のICにおいて保護膜や層間絶縁膜などの絶縁膜
の下部にある配線同志を接続する手段については示され
ていない。
In a third conventional technique, in a gas of an organic compound of a metal such as Mo (CO) 6 (molybdenum carbonyl),
Irradiate the ultraviolet laser on the Si substrate coated with SiO 2 ,
Phctothermal or photochemi
A method is disclosed in which Mo (CO) 6 is decomposed by a cal) laser-induced CVD process, a metal such as Mo is deposited on a substrate, and a metal wiring is directly formed by drawing. However, in this case, only the wiring of Mo is formed on the insulating film, and means for connecting the wirings below the insulating film such as a protective film and an interlayer insulating film in an actual IC is shown. Absent.

本発明の目的は、ICにおいて保護膜や層間絶縁膜など
の絶縁膜に微細な穴加工ができるようにしてその下部に
ある配線と他へ部分とを配線接続し、特に保護膜下部に
ある配線と上部の配線の短絡の防止を行い、ICのデバッ
グ、修正、不良解析等が行うことができるようにしたIC
配線の接続方法及びその装置を提供することにある。
An object of the present invention is to enable fine holes to be formed in an insulating film such as a protective film or an interlayer insulating film in an IC so as to wire-connect a wiring under the wiring and another part, and particularly to a wiring under the protective film. IC that prevents short-circuiting of the upper wiring and the IC so that IC debugging, correction, failure analysis, etc. can be performed.
An object of the present invention is to provide a wiring connection method and a wiring connection device.

〔問題点を解決するための手段〕[Means for solving the problem]

本発明は、少なくとも上層の配線と下層の配線との複
数の層の配線を有するIC素子の前記下層の配線に接続す
る新たな配線膜を形成する方法を、新たな配線膜を形成
する下層の配線の上部に集束させたイオンビームを照射
して穴あけ加工を行うことにより下層の配線の上部の絶
縁膜と上層の配線とを除去し、スパッタまたはCVDによ
りIC素子の表面及び前記イオンビームを照射して加工し
た穴の内部に絶縁膜を形成し、この絶縁膜を形成した穴
の内部に集束させたイオンビームを照射して穴あけ加工
を行うことにより下層の配線を露出させ、材料ガスの雰
囲気中で露出させた下層の配線部分を含む新たな配線膜
を形成すべき部分にレーザビームを走査して照射するこ
とにより新たな配線膜を形成すべき部分に金属配線膜を
析出させ、エッチングにより形成した絶縁膜のうちレー
ザビームを照射して析出させた金属配線膜に覆われた部
分以外の絶縁膜を除去することにより行うようにした。
The present invention provides a method of forming a new wiring film connected to the lower wiring of an IC element having a plurality of wirings of at least an upper wiring and a lower wiring, the lower wiring forming a new wiring film. Irradiating the focused ion beam on the upper part of the wiring and drilling to remove the insulating film and the upper wiring on the lower wiring, and irradiating the surface of the IC element and the ion beam by sputtering or CVD An insulating film is formed inside the hole formed by performing the hole forming process, and by irradiating a focused ion beam into the hole formed with the insulating film to perform a hole forming process, the underlying wiring is exposed, and the atmosphere of the material gas is exposed. By scanning and irradiating a laser beam on a portion where a new wiring film including a lower wiring portion exposed in the inside is to be formed, a metal wiring film is deposited on a portion where a new wiring film is to be formed, and etching is performed. The process is performed by removing the insulating film other than the portion covered with the metal wiring film deposited by irradiating the laser beam in the formed insulating film.

また、本発明は、少なくとも上層の配線と下層の配線
との複数の層の配線を有するIC素子の下層の配線と他の
異なる配線とを接続する新たな配線膜を形成する方法
を、新たな配線膜を形成する下層の配線の上部に集束さ
せたイオンビームを照射して穴あけ加工を行うことによ
り下層の配線の上部の絶縁膜と上層の配線とを除去し、
他の異なる配線の上部に集束させたイオンビームを照射
して穴あけ加工を行うことにより他の異なる配線の上部
の少なくとも絶縁膜を除去し、スパッタまたはCVDによ
りIC素子の表面及びイオンビームを照射して加工した新
たな配線膜を形成する下層の配線の上部の穴と他の異な
る配線の上部の穴との内部とに絶縁膜を形成し、新たな
配線膜を形成する下層の配線の上部の穴の内部に集束さ
せたイオンビームを照射して下層の配線を露出させ、他
の異なる配線の上部の穴の内部に集束させたイオンビー
ムを照射して他の異なる配線を露出させ、材料ガスの雰
囲気中で露出させた下層の配線部分から露出させた他の
異なる配線部分までをレーザビームを走査して照射する
ことにより露出させた下層の配線と露出させた他の異な
る配線とを接続する金属配線膜を析出させ、エッチング
により形成した絶縁膜のうちレーザビームを照射して析
出させた金属配線膜に覆われた部分以外の絶縁膜を除去
することにより行うようにした。
Further, the present invention provides a new method of forming a new wiring film for connecting a lower wiring of an IC element having at least an upper wiring and a lower wiring to a different wiring and a different wiring. By irradiating a focused ion beam on the upper part of the lower wiring forming the wiring film and performing drilling, the upper insulating film and the upper wiring of the lower wiring are removed,
A focused ion beam is irradiated on the upper part of another different wiring to perform drilling, thereby removing at least the insulating film on the upper part of the different wiring, and irradiating the surface of the IC element and the ion beam by sputtering or CVD. An insulating film is formed inside the upper hole of the lower wiring forming a new wiring film processed by the above process and the upper hole of another different wiring, and the upper wiring of the lower wiring forming the new wiring film is formed. The lower layer wiring is exposed by irradiating the focused ion beam inside the hole, the other different wiring is exposed by irradiating the focused ion beam inside the upper hole of another different wiring, and the material gas is exposed. The lower wiring exposed by scanning and irradiating a laser beam from a lower wiring part exposed in the atmosphere to another different wiring part exposed in the atmosphere is connected to another different wiring exposed. Genus wiring film to precipitate, was carried out by removing the insulating film other than covered by the metal wiring film is deposited by irradiating portion of the laser beam of the insulating film formed by etching.

更に、本発明は、IC配線の接続装置を、真空排気手段
を備え内部に試料を載置する載置手段を有する真空容器
と、高輝度イオン源とこの高輝度イオン源から発生した
イオンビームを集束さる静電光学系とこの集束させたイ
オンビームを偏向させる偏向電極とを備えた集束イオン
ビーム照射手段と、集束したイオンビームを試料に照射
したときに試料から発生する2次粒子を検出してディス
プレイ上に表示するSIM像表示手段と、試料の表面の全
面に亘って絶縁膜を形成する絶縁膜形成手段と、真空容
器に設けたレーザ透過窓を介して真空容器の外部から真
空容器の内部に設置された試料の表面に集束したレーザ
ビームを照射するレーザビーム照射手段と、真空容器の
集束イオンビーム手段により試料に集束させたイオンビ
ームを照射する部分とレーザビーム照射手段により集束
したレーザビームを試料に照射する部分との真空的な分
離接続を行う分離接続手段と、この分離接続手段により
真空的に分離されたレーザビーム照射手段により集束し
たレーザビームを試料に照射する部分の側に配線材料ガ
スを供給するガス供給手段と、絶縁膜形成手段により試
料の表面の全面に亘って形成された絶縁膜のうち試料表
面に露出した絶縁膜を除去する除去手段とを備えて構成
した。
Further, the present invention provides a device for connecting an IC wiring, a vacuum vessel having a vacuum exhaust means and a mounting means for mounting a sample therein, a high-intensity ion source, and an ion beam generated from the high-intensity ion source. A focused ion beam irradiating means having an electrostatic optical system for focusing and a deflection electrode for deflecting the focused ion beam; and detecting secondary particles generated from the sample when the focused ion beam is irradiated on the sample. Means for displaying a SIM image on a display by means of a vacuum container, means for forming an insulating film over the entire surface of the sample, and means for forming the insulating film over the entire surface of the sample. A laser beam irradiating means for irradiating the laser beam focused on the surface of the sample installed therein, and a part for irradiating the ion beam focused on the sample by the focused ion beam means of the vacuum vessel; Separation connection means for performing a vacuum separation connection with a portion of the sample irradiated with the laser beam focused by the laser beam irradiation means, and a laser beam focused by the laser beam irradiation means separated vacuum by the separation connection means. Gas supply means for supplying a wiring material gas to the side of the portion to be irradiated, and removing means for removing the insulating film exposed on the sample surface from the insulating film formed over the entire surface of the sample by the insulating film forming means And was configured.

〔作用〕[Action]

この構成により、接続すべき複数の配線の場所を試料
からの2次電子信号又は2次イオン信号を用いた走査イ
オン顕微鏡を用いることによって検出し、位置決めや照
射箇所の決定を行なった後、イオンビームを照射しこの
部分の配線の上部の絶縁膜を除去する。この場合レーザ
でなく集束したイオンビームを用いているため、0.5μ
m以下に集束して加工することが十分可能である。また
材料による加工の選択性がないためSiO2,Si3N4などの絶
縁膜も上部から逐次に加工出来、これに穴をあけて下部
の配線を露出させることが出来る。そして、この穴の内
面にスパッタ等により絶縁物をデポジションし、上層配
線が露出しないようにし、その後金属化合物のガスをノ
ズルあるいは配管よりこの真空容器内へ導入し、試料台
を相対的に移動して配線を形成すべき箇所に集光したレ
ーザビームが照射されるようにして、レーザCVDプロセ
スにより金属配線を形成する。その結果、下層配線に接
続したレーザビームCVD金属膜と上層配線が短絡するこ
となく、IC完成後その内部配線間を接続でき、ICのデバ
ッグ、修正、不良解析等を行うことができる。
With this configuration, the positions of a plurality of wirings to be connected are detected by using a scanning ion microscope using a secondary electron signal or a secondary ion signal from a sample, and after positioning and determination of an irradiation position are performed, A beam is irradiated to remove the insulating film above the wiring in this portion. In this case, since a focused ion beam is used instead of a laser,
It is sufficiently possible to focus and process to less than m. In addition, since there is no processing selectivity depending on the material, an insulating film such as SiO 2 or Si 3 N 4 can be sequentially processed from the upper portion, and a hole can be formed in the insulating film to expose the lower wiring. Then, an insulator is deposited on the inner surface of the hole by sputtering or the like so that the upper wiring is not exposed, and then a gas of a metal compound is introduced into the vacuum vessel from a nozzle or a pipe, and the sample table is relatively moved. The metal wiring is formed by a laser CVD process so that a focused laser beam is applied to a portion where the wiring is to be formed. As a result, the internal wiring can be connected after the IC is completed without short-circuiting between the laser beam CVD metal film connected to the lower wiring and the upper wiring, and debugging, correction, failure analysis, and the like of the IC can be performed.

〔実施例〕〔Example〕

第1図は本発明によるICへの接続配線形成の基礎概念
を示す図である。第1図(a)はICチップを一部切断し
た断面をふくむ部分を斜め上方から見た図を示してい
る。断面において基板4(Siなど)の上に絶縁膜3(Si
O2など)があり、その上に配線(Alなど)2a,2b,2cが形
成され、さらに最上部に保護膜(SiO2,Si3N4など)1が
形成されている。今、配線2aと2cとを電気的に接続した
い場合、集束イオンビームにより配線2aおよび2cの上の
保護膜1に穴5a,5cをあけ、配線2aの一部6a,配線2cの一
部6cをそれぞれ露出させる。
FIG. 1 is a diagram showing a basic concept of forming a connection wiring to an IC according to the present invention. FIG. 1 (a) is a diagram showing a portion including a cross section obtained by cutting a part of an IC chip as viewed obliquely from above. In the cross section, the insulating film 3 (Si
O 2, etc.) there is, wiring thereon (such as Al) 2a, 2b, 2c are formed, are further protective film on top (such as SiO 2, Si 3 N 4) 1 is formed. Now, when it is desired to electrically connect the wirings 2a and 2c, holes 5a and 5c are made in the protective film 1 on the wirings 2a and 2c by a focused ion beam, and a part 6a of the wiring 2a and a part 6c of the wiring 2c are formed. Are exposed.

その後イオンビーム誘起CVD技術またはレーザ誘起CVD
技術により第1図(b)に示すように穴5aと5cとを結ぶ
方向に金属配線7を形成する。このようにして配線2aと
2cとが金属配線7を通じて接続される。
Then ion beam induced CVD technology or laser induced CVD
As shown in FIG. 1B, a metal wiring 7 is formed in a direction connecting the holes 5a and 5c by a technique. In this way, wiring 2a
2c is connected through a metal wiring 7.

第2図は本発明第1項及び第2項による金属配線形成
実施例である。
FIG. 2 shows an embodiment of forming a metal wiring according to the first and second aspects of the present invention.

近年、素子の高集積化によい金属配線が多層化された
ICが多い。
In recent years, metal wiring suitable for high integration of elements has been multilayered
There are many ICs.

この実施例は、上層Al80と下層Al81からなる2層配線
構造になっていて下層Al81のみから別の場所にある配線
へと接続配線を形成したい場合を示す。この場合、前記
したような方法(第2図(a)に示す方法)では、配線
82が下層Al81にも上層Al80にも接続されてしまう。そこ
でイオンビームにより第2図(b)に示すように上層Al
80まで穴あけを行った後、第2図(c)に示すようにSi
O2などの絶縁膜83を形成し、その後第2図(d)に示す
ように更らに層間絶縁膜84に加工し、下層Al81を露出さ
せる。
This embodiment shows a case in which a two-layer wiring structure composed of an upper layer Al80 and a lower layer Al81 is used, and it is desired to form a connection wiring from only the lower layer Al81 to a wiring at another location. In this case, in the method described above (the method shown in FIG.
82 is connected to both the lower layer Al81 and the upper layer Al80. Then, as shown in FIG.
After drilling up to 80, as shown in FIG.
An insulating film 83 such as O 2 is formed, and thereafter, as shown in FIG. 2D, further processing is performed on the interlayer insulating film 84 to expose the lower layer Al81.

絶縁膜をつける手段は、通常のスパッタデポジション
でも、プラズマCVDでもその他の方法(光CVD,イオンビ
ームCVD等)でもよい。通常のICは5V前後の電圧で使用
されるのでSiO2膜(絶縁耐圧約1V/nm)を用いるならば
必要な厚さは10nm程度である。この後、レーザまたはイ
オンビーム誘起CVDにより配線85をして下層Al81と他の
配線との接続を行なう。
Means for forming the insulating film may be ordinary sputter deposition, plasma CVD, or another method (such as photo CVD or ion beam CVD). Since a normal IC is used at a voltage of about 5 V, the required thickness is about 10 nm if an SiO 2 film (withstand voltage of about 1 V / nm) is used. Thereafter, a wiring 85 is formed by laser or ion beam induced CVD to connect the lower layer Al81 to another wiring.

スパッタデポジションや、プラズマCVDにより絶縁膜
を形成すると、ICの全面に絶縁膜が成膜される。このた
め素子によってはICから外部へ信号をとり出す、あるい
は外部から電源電圧をとり入れる電極(パッド,バンプ
等)の上にも、絶縁膜が形成されてしまう。絶縁膜厚さ
は10nm=0.01μm以上あればよく、またレーザCVD等に
よる配線の厚さは0.5μm程度である。したがって両者
の膜厚差を利用し、配線形成後、スパッタエッチングに
より表面層を約0.1μm除去すれば、第2図(f)のよ
うに配線を損うことなく絶縁膜を除去することが可能で
ある。
When an insulating film is formed by sputtering deposition or plasma CVD, the insulating film is formed on the entire surface of the IC. For this reason, depending on the element, an insulating film is also formed on an electrode (pad, bump, etc.) for extracting a signal from the IC to the outside or for receiving a power supply voltage from the outside. The thickness of the insulating film may be 10 nm = 0.01 μm or more, and the thickness of the wiring by laser CVD or the like is about 0.5 μm. Therefore, if the surface layer is removed by about 0.1 μm by sputter etching after forming the wiring by utilizing the difference in film thickness between the two, the insulating film can be removed without damaging the wiring as shown in FIG. 2 (f). It is.

第3図は本発明第3項,第4項による配線接続装置の
一実施例を示すものである。配線接続箇所を有するICチ
ップ18が取付けられた反応容器16は、バルブ21を介して
修正物質(Al(CH3)3、Al(C2H5)3、Al(1C4H9)3、Cd(CH3)
2、Cd(C2H5)2、Mo(CO)6等の有機金属化合物)が納めら
れた修正物質容器19とバルブ25を介して真空ポンプ36′
と、そして、バルブ29を介してアルゴン等の不活性ガス
ボンベ28と配管により接続されている。
FIG. 3 shows an embodiment of the wiring connection device according to the third and fourth aspects of the present invention. The reaction vessel 16 to which the IC chip 18 having the wiring connection point is attached is connected to a correction substance (Al (CH 3 ) 3 , Al (C 2 H 5 ) 3 , Al (1C 4 H 9 ) 3 , Cd (CH 3 )
2 , a correction substance container 19 containing Cd (C 2 H 5 ) 2 , an organometallic compound such as Mo (CO) 6 ) and a vacuum pump 36 ′ through a valve 25.
And an inert gas cylinder 28 such as argon via a valve 29 by piping.

レーザ発振器8aで発振されたレーザ光は、シャッタ30
aを介してダイクロイックミラー9aで反射され、対物レ
ンズ23で集光されて、反応容器16に設けた窓15を通って
LSIアルミ配線修正箇所に照射できるようになってお
り、照射光学系14、ハーフミラー10、レーザ光カットフ
ィルタ11、プリズム12、接眼レンズ13を介して修正箇所
を観察しながら行なえるように構成されている。
The laser light oscillated by the laser oscillator 8a is
The light is reflected by the dichroic mirror 9a through a, condensed by the objective lens 23, and passes through the window 15 provided in the reaction vessel 16.
It is designed to be able to irradiate the repaired part of the LSI aluminum wiring. ing.

反応容器16にはこの他バルブ22を介して予備ガスボン
ベ20が接続されている。ICチップはXYステージ17の上に
のせられた載物台24の上にとりつけられている。
A reserve gas cylinder 20 is connected to the reaction vessel 16 via a valve 22. The IC chip is mounted on a stage 24 placed on the XY stage 17.

レーザ光照射部のとなりには、絶縁膜のスパッタ成膜
用の電極100があり、これには高周波電源101から電力が
供給される。載物台24はスパッタ電極100の真下の位置2
4cまで移動可能であり、かつ電気的には接地されている
ので、スパッタ電極100と対となって高周波放電102をお
こすことが可能である。スパッタ電極には絶縁物のター
ゲット材103が取付けられており高周波放電によりICチ
ップ18cに絶縁膜を成膜できる。反応容器16の隣にイオ
ンビーム加工用真空容器39がとりつけられており、その
上部にはイオンビーム鏡筒26がとりつけられている。イ
オンビーム加工用真空容器39の中にはXYステージ40が有
り、ステージ17とステージ40がゲートバルブ25の近くに
移動したときゲートバルブが開けられた状態において、
図示していないがステージ17および40に設置されたチャ
ック機構によってステージ17と40の間で載物台24の受け
渡しが可能なようになっている。したがってこの受け渡
しとその後のステージの移動により載置台24およびその
上にとりつけられたICチップ18はXYステージ40の上24a,
18aの位置に来ることができる。この位置において上部
のイオンビーム鏡筒26中の高輝度イオン源(例えばGa等
の液体金属イオン源)27からその下部に設置された引出
し電極30により引出されたイオンビーム40が静電レンズ
31,ブランキング電極32,デフレクター電極33等を通り集
束偏向されて、試料18aに照射されるようになってい
る。また真空容器39には2次粒子ディテクター34が設置
されており偏向電極用電源37の偏向用信号に同期させて
試料からの2次粒子信号を増幅してモニタ38上に試料の
走査イオン顕微鏡像を映し出しこれにより試料の拡大像
を得て試料の検出,位置合せができるようになってい
る。真空容器にはバルブ35を介して真空ポンプ36が接続
されており排気を行なう。真空容器16,39には試料を出
し入れするための予備排気室43が設けられている。
Next to the laser beam irradiation part, there is an electrode 100 for forming an insulating film by sputtering, to which power is supplied from a high frequency power supply 101. The stage 24 is located just below the sputter electrode 100 at position 2.
Since it is movable to 4c and is electrically grounded, it is possible to generate a high-frequency discharge 102 in pairs with the sputter electrode 100. An insulating target material 103 is attached to the sputter electrode, and an insulating film can be formed on the IC chip 18c by high-frequency discharge. A vacuum vessel 39 for ion beam processing is attached next to the reaction vessel 16, and an ion beam column 26 is attached above the vacuum vessel 39. In the ion beam processing vacuum container 39, there is an XY stage 40, and when the stage 17 and the stage 40 move near the gate valve 25, the gate valve is opened,
Although not shown, the loading table 24 can be transferred between the stages 17 and 40 by a chuck mechanism installed on the stages 17 and 40. Therefore, the mounting table 24 and the IC chip 18 mounted on the mounting table 24 by this transfer and subsequent movement of the stage
You can come to the 18a position. At this position, an ion beam 40 extracted from a high-intensity ion source (for example, a liquid metal ion source such as Ga) 27 in an upper ion beam column 26 by an extraction electrode 30 provided thereunder is an electrostatic lens.
The beam is focused and deflected through a blanking electrode 32, a deflector electrode 33, and the like, and is irradiated onto the sample 18a. The vacuum vessel 39 is provided with a secondary particle detector 34, which amplifies the secondary particle signal from the sample in synchronization with the deflection signal of the deflection electrode power supply 37 and scans the monitor 38 with a scanning ion microscope image of the sample. Thus, an enlarged image of the sample is obtained, and the detection and alignment of the sample can be performed. A vacuum pump 36 is connected to the vacuum container via a valve 35 to exhaust air. The vacuum vessels 16 and 39 are provided with preliminary exhaust chambers 43 for taking samples in and out.

すなわちゲートバルブ41を開いた時、ステージ40の上
の載物台24aはその上のIC18aとともに移動ステージ42の
上の24b,18bの位置に移動可能である。
That is, when the gate valve 41 is opened, the stage 24a on the stage 40 can move to the position of 24b, 18b on the moving stage 42 together with the IC 18a thereon.

そしてバルブ45、排気ポンプ46により予備排気管は排
気される。フタ44を44aの位置に開くことにより、試料
の交換ができる。
The preliminary exhaust pipe is exhausted by the valve 45 and the exhaust pump 46. The sample can be exchanged by opening the lid 44 to the position 44a.

予備排気室43には、スパッタエッチング用の電極104
があり、グランド電位となっている。載物台24bは電気
的にチャンバから絶縁されており、高周波電源105から
電力が供給される。予備排気室には、不活性ガスを不活
性ガスボンベ28からバルブ116を介して導入できる。こ
の構成により、電極104と載物台24bの間に不活性ガスの
放電プラズマをおこすことができる。載物台24bが高周
波印加電極となっているため、載物台24b上におかれたI
Cチップは不活性ガスのイオンで衝撃を受け、スパッタ
エッテングされる。
The preliminary exhaust chamber 43 has an electrode 104 for sputter etching.
At the ground potential. The stage 24b is electrically insulated from the chamber, and is supplied with power from the high frequency power supply 105. An inert gas can be introduced into the preliminary exhaust chamber from the inert gas cylinder 28 via the valve 116. With this configuration, discharge plasma of an inert gas can be generated between the electrode 104 and the stage 24b. Since the stage 24b is a high-frequency application electrode, the I placed on the stage 24b
The C chip is bombarded with inert gas ions and sputter-etched.

以下この装置の動作法を説明する。フタ44を開き、IC
チップ18bをステージ42の上の載物台24bの上に設置す
る。フタ44を閉じバルブ45を開き真空ポンプ46により予
備排気室43を真空に排気する。その後ゲートバルブ41を
開き、載物台を24bの位置に移送する。ゲートバルブ41
を閉じて後、十分排気をしてから、ステージ40を移動し
ながらイオンビームを集束してモニタ38上で走査イオン
像を観察し、IC上の接続すべき箇所を検出する。その後
第2図(b)に示したようにイオンビームを接続すべき
箇所にのみ照射して層間絶縁膜84の途中までの加工を行
う。複数箇所の穴明けを必要とする場合は全ての箇所に
ついて同様の加工を行う。次にゲートバルブ25を開き、
載物台を24cの位置へ移送する。ここで反応容器16を排
気しつつバルブ29をあけ不活性ガス、例えばアルゴンを
流し、圧力が放電をおこすに適した圧力(10-2〜10-1To
rr)になる様バルブ25を調整する。この後高周波電源10
1より電極100に電力を供給しプラズマ放電を発生させ、
ターゲット材103をアルゴンイオンでスパッタしSiO2
をICチップ上に成膜する。これでICチップは第2図
(c)に示した状態になる。
Hereinafter, the operation method of this device will be described. Open the lid 44, IC
The chip 18b is set on the stage 24b on the stage 42. The lid 44 is closed, the valve 45 is opened, and the preliminary exhaust chamber 43 is evacuated by the vacuum pump 46 to a vacuum. Thereafter, the gate valve 41 is opened, and the stage is transferred to the position 24b. Gate valve 41
Then, after exhausting sufficiently, the ion beam is focused while moving the stage 40, and the scanned ion image is observed on the monitor 38 to detect a portion to be connected on the IC. Thereafter, as shown in FIG. 2 (b), an ion beam is applied only to a portion to be connected, and the interlayer insulating film 84 is processed halfway. When a plurality of holes need to be drilled, the same processing is performed for all the portions. Next, open the gate valve 25,
The stage is transferred to the position 24c. Here, while the reaction vessel 16 is evacuated, the valve 29 is opened, an inert gas such as argon is flowed, and the pressure is adjusted to a pressure (10 −2 to 10 −1 To
Adjust the valve 25 so that rr). After this, the high frequency power supply 10
Power is supplied to the electrode 100 from 1 to generate a plasma discharge,
The target material 103 is sputtered with argon ions to form a SiO 2 film on the IC chip. The IC chip is now in the state shown in FIG.

次に再びゲートバルブ25を開き、載物台を24aの位置
に移動する。前述と同様の手順によりイオンビームを接
続すべき箇所に照射し、第2図(d)に示したように下
層配線81を露出させる。複数の加工必要箇所について全
く同様の加工を行う。
Next, the gate valve 25 is opened again, and the stage is moved to the position 24a. A portion to be connected is irradiated with an ion beam by the same procedure as described above, thereby exposing the lower wiring 81 as shown in FIG. 2D. Exactly the same processing is performed for a plurality of processing required portions.

この後ゲートバルブ25を開き載物台を24の位置へ移送
する。
Thereafter, the gate valve 25 is opened and the stage is moved to the position 24.

X−Yステージ17によりレーザ光の照射位置にLSIチ
ップを移動させ、配線修正箇所の位置合せを行なう。し
かる後に、バルブ21およびバルブ29を開け、前記修正物
質と不活性ガスを適当な混合比になるように流量計(図
示せず)を見ながら調整し、全圧力が数十〜数百Torrに
なる様、バルブ25を調整する。この後、シャッタ30aを
開き、配線修正箇所にレーザ光を照射し、一定時間後シ
ャッタ30aを閉じる。このレーザ照射により、レーザ照
射部近傍の有機金属ガスは分解されAlあるいはCd,Mo等
の金属薄膜が析出して配線修正が行なわれる。必要に応
じてLSIチップ内の全てのアルミ配線修正箇所を修正す
る。次に、バルブ25を開け、反応容器16内を十分排気し
てから試料をイオンビーム加工用真空容器39に、更に予
備排気室43へと移す。
The LSI chip is moved to the irradiation position of the laser beam by the XY stage 17, and the position of the wiring correction position is aligned. Thereafter, the valve 21 and the valve 29 are opened, and the correction substance and the inert gas are adjusted with a flow meter (not shown) so as to have an appropriate mixing ratio, and the total pressure is adjusted to several tens to several hundred Torr. Adjust the valve 25 to achieve After that, the shutter 30a is opened, the laser light is irradiated to the wiring correction portion, and after a certain time, the shutter 30a is closed. By this laser irradiation, the organic metal gas in the vicinity of the laser irradiation part is decomposed, and a metal thin film such as Al or Cd, Mo is deposited, and the wiring is corrected. Correct all the aluminum wiring correction points in the LSI chip as necessary. Next, the valve 25 is opened, the inside of the reaction vessel 16 is sufficiently evacuated, and then the sample is transferred to the ion beam processing vacuum vessel 39 and further to the preliminary exhaust chamber 43.

予備排気室43では、不活性ガスを導入しながら真空ポ
ンプ46を働かせ、バルブ45の開度を調整することによ
り、スパッタエッチングに適当な圧力を得る。そして高
周波電源105より電力を載物台24bに供給しプラズマをた
て、ICチップ表面をスパッタエッチする。これにより第
2図(e)に示した絶縁膜83を除去する。前述のように
絶縁膜83を除去するためには深さ0.1μm程度のエッチ
ングを行えばよい。CVDによる配線膜厚は0.5μm程度な
ので、エッチングにより0.4μmになっても問題はな
く、第2図(f)の形状が得られる。
In the preliminary exhaust chamber 43, the vacuum pump 46 is operated while introducing an inert gas, and the opening degree of the valve 45 is adjusted to obtain an appropriate pressure for sputter etching. Then, power is supplied from the high frequency power supply 105 to the stage 24b to generate plasma, and the surface of the IC chip is sputter-etched. Thereby, the insulating film 83 shown in FIG. 2E is removed. As described above, in order to remove the insulating film 83, etching having a depth of about 0.1 μm may be performed. Since the wiring film thickness by CVD is about 0.5 μm, there is no problem even if the thickness becomes 0.4 μm by etching, and the shape shown in FIG. 2 (f) can be obtained.

本発明を実施するには、イオンビーム加工、絶縁膜形
成、配線形成、絶縁膜エッチングの機能があればよい。
したがって装置構成の他の実施例として以下のものが考
えられる。
In order to carry out the present invention, it suffices to have the functions of ion beam processing, insulating film formation, wiring formation, and insulating film etching.
Therefore, the following can be considered as another embodiment of the device configuration.

第4図は、絶縁膜形成を第3図の例と同様にスパッタ
で行うが、スパッタ成膜機構106をイオンビーム加工用
真空容器39に設置した例である。このようにすると、イ
オンビーム鏡筒26はスパッタ成膜中(圧力10-2Torr以
上)においても10-7Torr台に保たなければならないた
め、差動排気系107を付加する必要がある。しかしスパ
ッタ成膜を第3図の場合のようにCVDにより汚染された
反応容器16内で行うことはしないので、良質の膜を得る
ことができる。スパッタエッチ機構108は予備排気室43
に設置してある。
FIG. 4 shows an example in which an insulating film is formed by sputtering in the same manner as in the example of FIG. 3, but a sputter film forming mechanism 106 is installed in a vacuum vessel 39 for ion beam processing. In this case, since the ion beam column 26 must be kept at a level of 10 −7 Torr even during film formation by sputtering (at a pressure of 10 −2 Torr or more), it is necessary to add the differential pumping system 107. However, since sputter deposition is not performed in the reaction vessel 16 contaminated by CVD as in the case of FIG. 3, a high-quality film can be obtained. The sputter etch mechanism 108
It is installed in.

第5図は、(a)に示すイオンビーム加工装置と、
(b)に示すレーザCVD装置とを分離した実施例であ
る。(a)のイオンビーム加工装置にはイオンビーム鏡
筒26とそれの差動排気系107があり、イオンビーム加工
用真空容器39内にスパッタ製麻茎光106が設置されてい
る。また予備排気室43がイオンビーム加工用真空容器39
に連接して設けられている。(b)のレーザCVD装置
は、予備排気室43を、レーザCVD反応容器16に連接して
もっている。予備排気室43にはスパッタエッチ機構108
が設けられている。第5図の構成では、ICチップを第2
図(d)に示したように下層配線81を露出した段階で、
イオンビーム加工装置から一旦大気中に取出す。この後
レーザCVD装置にICチップを入れる。しかし一旦大気に
取出したため露出した下層配線81には自然酸化膜が1〜
2nmの厚さで形成されてしまう。そこでスパッタエッチ
機構108を用い、自然酸化膜を除去をする。この後レー
ザCVDで配線をつくる工程は、前述のとおりである。
FIG. 5 shows an ion beam processing apparatus shown in FIG.
This is an embodiment in which the laser CVD apparatus shown in FIG. The ion beam processing apparatus of (a) includes an ion beam column 26 and a differential evacuation system 107 for the same, and a spatter beam 106 is installed in an ion beam processing vacuum container 39. The preliminary exhaust chamber 43 is a vacuum vessel 39 for ion beam processing.
It is provided continuously. In the laser CVD apparatus of (b), the preliminary exhaust chamber 43 is connected to the laser CVD reaction vessel 16. The preliminary exhaust chamber 43 has a sputter etch mechanism 108
Is provided. In the configuration of FIG. 5, the IC chip is
At the stage where the lower wiring 81 is exposed as shown in FIG.
Once extracted from the ion beam processing equipment into the atmosphere. Thereafter, the IC chip is put into the laser CVD device. However, once exposed to the atmosphere, the exposed lower wiring 81 has a natural oxide film
It is formed with a thickness of 2 nm. Therefore, the sputter etch mechanism 108 is used to remove the natural oxide film. Thereafter, the step of forming wiring by laser CVD is as described above.

2つの装置を分けると装置が占める面積が増大するな
どの欠点はあるが、一つ一つの装置が簡単な構成になる
ため装置の信頼性が向上するなどの利点がある。
Separating the two devices has disadvantages such as an increase in the area occupied by the devices, but has the advantage of improving the reliability of the devices since each device has a simple configuration.

以上の実施例では絶縁物成膜手段としてスパッタ法を
用いていたが、これに限るものではなく、プラズマCVD
法など他の方法でもよいことは自明である。
In the above embodiment, the sputtering method is used as the insulator film forming means. However, the present invention is not limited to this.
It is obvious that another method such as the law may be used.

また配線形成にはレーザCVDを用いる例を示したが、
これに限るものではなく、イオンビームCVD等他のエネ
ルギビームを用いてもよいことは自明である。
Also, an example using laser CVD for wiring formation has been described,
The invention is not limited to this, and it is obvious that other energy beams such as ion beam CVD may be used.

さらに以上の実施例では、穴明け加工、絶縁膜形成、
配線形成、絶縁膜除去の各機能を複数の容器に分けて設
置したが、この分け方は第3図〜第5図に限るものでは
ない。
Further, in the above embodiments, the drilling process, the insulating film formation,
Although the functions of forming the wiring and removing the insulating film are separately provided in a plurality of containers, the method of dividing the functions is not limited to FIGS.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明によれば、高集積で多層の
配線のICの異なる場所にある配線間を任意に接続するこ
とができ、これにより、LSIの設計,試作,量産工程に
おいて不良解析を容易に行うことができ、開発工程の短
縮,量産立上り期間の短縮,歩留りの向上が可能となる
効果を奏する。
As described above, according to the present invention, it is possible to arbitrarily connect wirings at different locations of a highly integrated and multi-layered wiring IC, thereby enabling failure analysis in LSI design, trial manufacture, and mass production processes. It can be easily performed, and has an effect that the development process can be shortened, the mass production start-up period can be shortened, and the yield can be improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明に係るICの配線間の接続方法の基本概念
を説明するための図、第2図は本発明による配線への窓
明け、上層配線の絶縁,配線の接続及び絶縁膜の除去す
るための説明図、第3図乃至第5図は本発明に係るICの
配線接続装置を示す図である。 1,60……保護膜、2a〜2c,80,81……配線、3,83,84……
絶縁膜、4……基板、6a,6c,7,82,85……配線、8a……
レーザ発振器、16……反応容器、17,40……XYステー
ジ、19……修正物質容器、27……イオン源、28……不活
性ガスボンベ、31……静電レンズ、39……イオンビーム
加工用真空容器、100:スパッタ成膜用電極、104:スパッ
タエッチ用電極、101,105:高周波電源、106:スパッタ成
膜機構、107:差動排気系、108:スパッタエッチ機構。
FIG. 1 is a view for explaining the basic concept of a method for connecting between IC wirings according to the present invention, and FIG. 2 is a view showing a window to wiring according to the present invention, insulation of upper layer wiring, connection of wiring, and formation of an insulating film. FIGS. 3 to 5 are diagrams showing an IC wiring connection device according to the present invention. 1,60 ... Protective film, 2a ~ 2c, 80,81 ... Wiring, 3,83,84 ...
Insulating film, 4 ... board, 6a, 6c, 7, 82, 85 ... wiring, 8a ...
Laser oscillator, 16: Reaction vessel, 17, 40 XY stage, 19: Correction substance vessel, 27 ... Ion source, 28 ... Inert gas cylinder, 31 ... Electrostatic lens, 39 ... Ion beam machining Vacuum container, 100: Sputter deposition electrode, 104: Sputter etch electrode, 101, 105: High frequency power supply, 106: Sputter deposition mechanism, 107: Differential exhaust system, 108: Sputter etch mechanism.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 博司 横浜市戸塚区吉田町292番地 株式会社 日立製作所生産技術研究所内 (72)発明者 宮内 建興 横浜市戸塚区吉田町292番地 株式会社 日立製作所生産技術研究所内 (72)発明者 斉藤 啓谷 横浜市戸塚区吉田町292番地 株式会社 日立製作所生産技術研究所内 (72)発明者 高橋 貴彦 青梅市今井2326番地 株式会社日立製作 所デバイス開発センタ内 (56)参考文献 特開 平6−295910(JP,A) 特開 昭59−168652(JP,A) 特開 昭59−119853(JP,A) 特開 昭60−245227(JP,A) 特開 昭61−224342(JP,A) 特開 昭61−237446(JP,A) ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Hiroshi Yamaguchi 292, Yoshida-cho, Totsuka-ku, Yokohama-shi Inside Hitachi, Ltd. Production Engineering Laboratory Co., Ltd. (72) Inventor Kenko Miyauchi 292, Yoshida-cho, Totsuka-ku, Yokohama-shi Hitachi, Ltd. Inside the Technical Research Institute (72) Keiya Saito 292, Yoshida-cho, Totsuka-ku, Yokohama, Japan Inside the Manufacturing Technology Laboratory, Hitachi, Ltd. (72) Takahiko Takahashi 2326, Imai, Ome-shi, Hitachi, Ltd.Device Development Center, Hitachi, Ltd. (56 References JP-A-6-295910 (JP, A) JP-A-59-168652 (JP, A) JP-A-59-119853 (JP, A) JP-A-60-245227 (JP, A) JP-A-60-245227 61-224342 (JP, A) JP-A-61-237446 (JP, A)

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】少なくとも上層の配線と下層の配線との複
数の層の配線を有するIC素子の前記下層の配線に接続す
る新たな配線膜を形成する方法であって、 前記新たな配線膜を形成する下層の配線の上部に集束さ
せたイオンビームを照射して穴あけ加工を行うことによ
り前記下層の配線の上部の絶縁膜と前記上層の配線とを
除去し、 スパッタまたはCVDにより前記IC素子の表面及び前記イ
オンビームを照射して加工した穴の内部に絶縁膜を形成
し、 該絶縁膜を形成した穴の内部に前記集束させたイオンビ
ームを照射して穴あけ加工を行うことにより前記下層の
配線を露出させ、 材料ガスの雰囲気中で前記露出させた下層の配線部分を
含む新たな配線膜を形成すべき部分にレーザビームを走
査して照射することにより該新たな配線膜を形成すべき
部分に金属配線膜を析出させ、 エッチングにより前記形成した絶縁膜のうち前記レーザ
ビームを照射して析出させた金属配線膜に覆われた部分
以外の前記絶縁膜を除去する ことを特徴とするIC配線の接続方法。
1. A method for forming a new wiring film connected to a lower wiring of an IC element having a plurality of wirings of at least an upper wiring and a lower wiring, the method comprising: A hole is formed by irradiating a focused ion beam to the upper part of the lower wiring to be formed, thereby removing the insulating film and the upper wiring on the lower wiring, and sputtering or CVD of the IC element. An insulating film is formed on the surface and inside the hole processed by irradiating the ion beam, and the inside of the hole formed with the insulating film is irradiated with the focused ion beam to perform drilling, thereby forming the lower layer. A new wiring film is to be formed by exposing the wiring and scanning and irradiating a laser beam to a portion where a new wiring film including the exposed lower wiring portion is to be formed in a material gas atmosphere. A metal wiring film is deposited separately, and the insulating film other than the portion covered with the deposited metal wiring film by irradiating the laser beam out of the formed insulating film by etching is removed. Wiring connection method.
【請求項2】前記配線膜を除去することが、スパッタエ
ッチングにより行われることを特徴とする特許請求の範
囲第1項記載のIC配線の接続方法。
2. The method according to claim 1, wherein the step of removing the wiring film is performed by sputter etching.
【請求項3】少なくとも上層の配線と下層の配線との複
数の層の配線を有するIC素子の前記下層の配線と他の異
なる配線とを接続する新たな配線膜を形成する方法であ
って、 前記新たな配線膜を形成する下層の配線の上部に集束さ
せたイオンビームを照射して穴あけ加工を行うことによ
り前記下層の配線の上部の絶縁膜と前記上層の配線とを
除去し、 前記他の異なる配線の上部に集束させたイオンビームを
照射して穴あけ加工を行うことにより前記他の異なる配
線の上部の少なくとも絶縁膜を除去し、 スパッタまたはCVDにより前記IC素子の表面及び前記イ
オンビームを照射して加工した前記新たな配線膜を形成
する下層の配線の上部の穴と前記他の異なる配線の上部
の穴との内部とに絶縁膜を形成し、 前記新たな配線膜を形成する下層の配線の上部の穴の内
部に前記集束させたイオンビームを照射して前記下層の
配線を露出させ、 前記他の異なる配線の上部の穴の内部に前記集束させた
イオンビームを照射して前記他の異なる配線を露出さ
せ、 材料ガスの雰囲気中で前記露出させた下層の配線部分か
ら前記露出させた他の異なる配線部分までをレーザビー
ムを走査して照射することにより前記露出させた下層の
配線と前記露出させた他の異なる配線とを接続する金属
配線膜を析出させ、 エッチングにより前記形成した絶縁膜のうち前記レーザ
ビームを照射して析出させた金属配線膜に覆われた部分
以外の前記絶縁膜を除去する ことを特徴とするIC配線の接続方法。
3. A method of forming a new wiring film for connecting said lower wiring and another different wiring of an IC element having a plurality of wirings of at least an upper wiring and a lower wiring, By irradiating a focused ion beam on the upper part of the lower wiring to form the new wiring film and performing drilling, the insulating film and the upper wiring on the lower wiring are removed, and the other By irradiating a focused ion beam to the upper part of the different wiring to perform drilling, at least the insulating film on the other different wiring is removed, and the surface of the IC element and the ion beam are sputtered or CVD. Forming an insulating film inside the upper hole of the lower wiring forming the new wiring film processed by irradiation and the upper hole of the different wiring, forming the new wiring film; Arrangement Irradiating the focused ion beam to the inside of the upper hole of the other to expose the lower wiring, irradiating the focused ion beam to the inside of the upper hole of the other different wiring and the other A different wiring is exposed, and the exposed lower wiring is irradiated by scanning and irradiating a laser beam from the exposed lower wiring part to the exposed different wiring part in a material gas atmosphere. Depositing a metal wiring film connecting the exposed different wiring, and insulating the insulating film formed by etching except for a portion covered with the metal wiring film deposited by irradiating the laser beam with the laser beam; A method for connecting an IC wiring, comprising removing a film.
【請求項4】前記配線膜を除去することが、スパッタエ
ッチングにより行われることを特徴とする特許請求の範
囲第3項記載のIC配線の接続方法。
4. The method according to claim 3, wherein the removal of the wiring film is performed by sputter etching.
【請求項5】真空排気手段を備え内部に試料を載置する
載置手段を有する真空容器と、 高輝度イオン源と該高輝度イオン源から発生したイオン
ビームを集束さる静電光学系と該集束させたイオンビー
ムを偏向させる偏向電極とを備えた集束イオンビーム照
射手段と、 前記集束したイオンビームを前記試料に照射したときに
前記試料から発生する2次粒子を検出してディスプレイ
上に表示するSIM像表示手段と、 前記試料の表面に全面に亘って絶縁膜を形成する絶縁膜
形成手段と、 前記真空容器に設けたレーザ透過窓を介して前記真空容
器の外部から前記真空容器の内部に設置された前記試料
の表面に集束したレーザビームを照射するレーザビーム
照射手段と、 前記真空容器の前記集束イオンビーム手段により前記試
料に前記集束させたイオンビームを照射する部分と前記
レーザビーム照射手段により前記集束したレーザビーム
を前記試料に照射する部分との真空的な分離接続を行う
分離接続手段と、 該分離接続手段により真空的に分離された前記レーザビ
ーム照射手段により前記集束したレーザビームを前記試
料に照射する部分の側に配線材料ガスを供給するガス供
給手段と、 前記絶縁膜形成手段により前記試料の表面の全面に亘っ
て形成された絶縁膜のうち前記試料表面に露出した前記
絶縁膜を除去する除去手段と を備えたことを特徴とするIC配線の接続装置。
5. A vacuum vessel having a vacuum exhaust means and a mounting means for mounting a sample therein, a high-intensity ion source, an electrostatic optical system for focusing an ion beam generated from the high-intensity ion source, and A focused ion beam irradiating means having a deflection electrode for deflecting the focused ion beam; detecting secondary particles generated from the sample when irradiating the sample with the focused ion beam and displaying the secondary particles on a display SIM image display means, an insulating film forming means for forming an insulating film over the entire surface of the sample, and an inside of the vacuum vessel from outside the vacuum vessel through a laser transmission window provided in the vacuum vessel. A laser beam irradiating means for irradiating a laser beam focused on the surface of the sample, the ion beam focused on the sample by the focused ion beam means of the vacuum vessel. Separation connection means for performing a vacuum separation connection between a part for irradiating a beam and a part for irradiating the sample with the focused laser beam by the laser beam irradiation means; and Gas supply means for supplying a wiring material gas to a portion of the sample to be irradiated with the focused laser beam by the laser beam irradiation means; and insulation formed over the entire surface of the sample by the insulating film forming means Removing means for removing the insulating film exposed on the surface of the sample among the films.
【請求項6】前記絶縁膜形成手段が、スパッタデポジシ
ョン手段であることを特徴とする特許請求の範囲第5項
記載のIC配線の接続装置。
6. The IC wiring connection device according to claim 5, wherein said insulating film forming means is sputter deposition means.
【請求項7】前記絶縁膜形成手段が、CVD手段であるこ
とを特徴とする特許請求の範囲第5項記載のIC配線の接
続装置。
7. The IC wiring connection apparatus according to claim 5, wherein said insulating film forming means is a CVD means.
JP62112347A 1987-05-11 1987-05-11 IC wiring connection method and device Expired - Fee Related JP2594941B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62112347A JP2594941B2 (en) 1987-05-11 1987-05-11 IC wiring connection method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62112347A JP2594941B2 (en) 1987-05-11 1987-05-11 IC wiring connection method and device

Publications (2)

Publication Number Publication Date
JPS63278348A JPS63278348A (en) 1988-11-16
JP2594941B2 true JP2594941B2 (en) 1997-03-26

Family

ID=14584415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62112347A Expired - Fee Related JP2594941B2 (en) 1987-05-11 1987-05-11 IC wiring connection method and device

Country Status (1)

Country Link
JP (1) JP2594941B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59119853A (en) * 1982-12-27 1984-07-11 Fujitsu Ltd Manufacture of semiconductor device
JPS59168652A (en) * 1983-03-16 1984-09-22 Hitachi Ltd Method and apparatus for correcting element
JPS60245227A (en) * 1984-05-21 1985-12-05 Seiko Instr & Electronics Ltd Pattern film forming method
JPS61224342A (en) * 1985-03-29 1986-10-06 Hitachi Ltd Correction for lsi aluminum wiring and device thereof
JPH0712056B2 (en) * 1985-04-15 1995-02-08 株式会社日立製作所 LSI wiring connection method and device
JP2527292B2 (en) * 1993-03-26 1996-08-21 株式会社日立製作所 IC element and wiring connection method in IC element

Also Published As

Publication number Publication date
JPS63278348A (en) 1988-11-16

Similar Documents

Publication Publication Date Title
US5497034A (en) IC wiring connecting method and apparatus
US6211527B1 (en) Method for device editing
US6344115B1 (en) Pattern forming method using charged particle beam process and charged particle beam processing system
US5182231A (en) Method for modifying wiring of semiconductor device
US6730237B2 (en) Focused ion beam process for removal of copper
US5026664A (en) Method of providing a semiconductor IC device with an additional conduction path
JP3216881B2 (en) Sample cross section observation method
JPH10303199A (en) Method and apparatus for processing semiconductor device
EP1048071B1 (en) Integrated circuit rewiring using gas-assisted focused ion beam (fib) etching
US6881955B2 (en) Metrology process for enhancing image contrast
US5004927A (en) Process for forming a fine pattern having a high aspect ratio
JP3942213B2 (en) Semiconductor manufacturing method and inspection method and apparatus therefor
JP2594941B2 (en) IC wiring connection method and device
JPH03166744A (en) Microprocessing method for cross section
JP2527292B2 (en) IC element and wiring connection method in IC element
JP3523346B2 (en) Wiring correction method in semiconductor device
US20040132287A1 (en) Dry etch process for copper
JP2962474B2 (en) IC element processing method
JP2527293B2 (en) Wiring connection method for IC element
JPH06302603A (en) Ic device
JP2916117B2 (en) Wiring forming device for IC element
JP2708560B2 (en) Method for forming connection wiring to semiconductor device
JPH081928B2 (en) Method for forming connection wiring structure of multilayer wiring
JPH0713961B2 (en) Wiring forming method and device for semiconductor device
JPH0883791A (en) Apparatus for making hole in ic device and for forming film on the same

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees