JPS63278348A - Method and apparatus for connecting ic interconnection - Google Patents
Method and apparatus for connecting ic interconnectionInfo
- Publication number
- JPS63278348A JPS63278348A JP11234787A JP11234787A JPS63278348A JP S63278348 A JPS63278348 A JP S63278348A JP 11234787 A JP11234787 A JP 11234787A JP 11234787 A JP11234787 A JP 11234787A JP S63278348 A JPS63278348 A JP S63278348A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- wirings
- ion beam
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 41
- 230000001678 irradiating effect Effects 0.000 claims abstract 3
- 239000010410 layer Substances 0.000 claims description 30
- 238000012545 processing Methods 0.000 claims description 19
- 239000007789 gas Substances 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 239000011261 inert gas Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910001338 liquidmetal Inorganic materials 0.000 claims description 4
- 239000011163 secondary particle Substances 0.000 claims description 4
- 125000002524 organometallic group Chemical group 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000012159 carrier gas Substances 0.000 claims 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 2
- 238000001514 detection method Methods 0.000 claims 2
- 239000012212 insulator Substances 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 abstract description 12
- 239000002184 metal Substances 0.000 abstract description 12
- 230000001681 protective effect Effects 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 4
- 150000002736 metal compounds Chemical class 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 230000006698 induction Effects 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 230000007257 malfunction Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 57
- 150000002500 ions Chemical class 0.000 description 13
- 238000012937 correction Methods 0.000 description 9
- 238000001182 laser chemical vapour deposition Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 238000000992 sputter etching Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000005086 pumping Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000002966 varnish Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000002989 correction material Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 101100391182 Dictyostelium discoideum forI gene Proteins 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 125000002915 carbonyl group Chemical group [*:2]C([*:1])=O 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路(以下ICと呼ぶ)においてデ
バッグ、11正・不良解析等のためにチップ完成後その
内部配線間を接続するIC配線の接続方法及びその装置
に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to IC wiring that connects internal wiring after a chip is completed for debugging, 11 error/failure analysis, etc. in a semiconductor integrated circuit (hereinafter referred to as IC). This invention relates to a connection method and device.
近年ICの高集積化、微細化に伴ない、開発工程におい
てLSIのチップ内配線の一部を切断したり、接続した
りして不良箇所のデバッグや修正を行なうことにより設
計ミス、プロセスミスを発見したり、不良解析を行なっ
てこれをプロセス条件に戻し、製品歩留りを向上させる
ことがますます重要になってきている。このような目的
のため従来レーザやイオンビームによりICの配線を切
断する例が報告されている。In recent years, with the increasing integration and miniaturization of ICs, design and process errors have been avoided by cutting and connecting some of the internal wiring of LSI chips during the development process and debugging and correcting defective parts. It is becoming increasingly important to detect defects, perform defect analysis, and restore process conditions to improve product yield. For this purpose, examples have been reported in which IC wiring is conventionally cut using a laser or an ion beam.
すなわち、第1の従来技術としてはテクノ、ダイジェス
トオプクレオ811981第160頁(Tech。That is, the first prior art is Techno, Digest Opcleo 811981, page 160 (Tech.
Digest of CLEO’ 811981 、
p160 ) l’−レーザストライプカッティングシ
イステムフォーアイシーデバッキング(La5er 5
tripe Cutting System forI
Cdebugging ) Jがあり、これにおいて
は、レーザにより配線を切断し、不良箇所のデバッグを
行なう例が報告されている。更に第2の従来技術として
は、特願昭58−421275号があり、これには、微
細な配線に対処できるよ5に、液体金属イオン源からの
イオンビームを0.5μm以下のスポットに集束して配
線を切断したり、穴あけを行ない、またイオンビームで
この穴に蒸着して上下の配線を接続する技術が示されて
いる。Digest of CLEO' 811981,
p160) l'-Laser stripe cutting system for eye debacking (La5er 5
tripe Cutting System forI
Cdebugging) J, in which an example has been reported in which wiring is cut with a laser to debug a defective location. Furthermore, as a second prior art, there is Japanese Patent Application No. 58-421275, which focuses the ion beam from a liquid metal ion source to a spot of 0.5 μm or less in order to deal with fine wiring. A technique has been proposed in which the wires are cut or holes are made using the ion beam, and the upper and lower wires are connected by vapor deposition into the holes using an ion beam.
更に第5の従来技術としては、イクステンデイッドアフ
ストラクトオプ第17コンフアレンスオンソリツドスデ
イトデバイシズアンドマテイリアル1985第193頁
(Ectended Abatruot cf 17
thConf、on 5o11d 5tate Dev
ioea and Material 1985 、
p195 ) 「ダイレクトライティングオプノ1イリ
イコンダクティプモリブデンラインズバイレーザーイン
デューストケミカルベイパーデイポジション(1)ir
ect Writing of Hlghly Con
duotiveMo Lin@a by Laaer
Inauaea CV D ) Jがある。Further, as a fifth prior art, Extended Abatruot cf 17, 17th Conference on Solids Date Devices and Materials, 1985, page 193,
thConf, on 5o11d 5tate Dev
ioea and Material 1985,
p195) "Direct Lighting Opno 1 Illi Conductive Molybdenum Lines by Laser Induced Chemical Vapor Day Position (1) ir
ect Writing of Hlghly Con
duoMo Lin@a by Laaer
There is Inauea CV D ) J.
上記第1の従来技術においては配線の切断の手段のみが
示され、配線間の接続については何ら手段が示されてい
ない。またレーザ加工法を用いる場合(り加工過程が熱
的なものであり、周囲への熱伝導がありまた蒸発・噴出
などのプロセスを経ることなどのため0.5μm以下の
微細な加工を行うことはきわめて困難である。(2)レ
ーザ光はSL02゜5=iN4などの絶縁膜に吸収され
K<<、このため下層のAtやpoLL SLの配線な
どに吸収され、これが蒸発・噴出を行なう際K、上部の
絶縁膜を爆発的に吹飛ばすことにより絶縁膜の加工が行
われる。このため絶縁層が2μm以上厚い場合は加工が
困難である。また周辺(周囲、上下層)へのダメージが
太き(不良発生の原因となる。これらの結果から多層配
線・微細高集積の配線の加工は困難である。In the first conventional technique, only a means for cutting the wires is shown, and no means for connecting the wires is shown. In addition, when using the laser processing method (the processing process is thermal, there is heat conduction to the surroundings, and processes such as evaporation and ejection are used, so fine processing of 0.5 μm or less is required. (2) Laser light is absorbed by the insulating film such as SL02゜5=iN4 and K<<, so it is absorbed by the underlying At and poLL SL wiring, etc., and when it evaporates and ejects. K. Processing of the insulating film is performed by explosively blowing away the upper insulating film.For this reason, processing is difficult if the insulating layer is thicker than 2 μm.Also, damage to the surrounding area (surroundings, upper and lower layers) may occur. Thick (causing defects). These results make it difficult to process multilayer interconnects and fine, highly integrated interconnects.
また、第2の従来技術においては(11集東イオンビー
ムによる切断および穴あけ、(2f集束イオンビームを
用いた上下配線の接続の手段が示されている。集束イオ
ンビームによる加工は0.5μm以下の加工が可能であ
ること、どのような材料でもスパッタリングにより上層
から順次容易に加工が行えることなどから、第1の従来
技術における問題点をカバーしている。しかしながら(
2fの配線間の接続の手段については、上下の配線の接
続の手順が示されているのみであり、一つの配線から別
の場所の配線へと接続を行なう手段に関しては何ら触れ
られていない。In addition, in the second prior art, means for cutting and drilling using a 11 focused ion beam and connecting upper and lower wiring using a 2f focused ion beam are shown. This method covers the problems in the first conventional technology because it is possible to process any material, and any material can be easily processed sequentially from the upper layer by sputtering.However, (
As for the means for connecting the wires at 2f, only the procedure for connecting the upper and lower wires is shown, and no mention is made of the means for connecting from one wire to the wire at another location.
第5の従来技術においては、Mo (Co )6(モリ
ブテンカルボニル)などの金属の有機化合物のガス中に
おいて、紫外のレーザを5L02をコートしたS、基板
上に照射して、光熱的(phctothermalンあ
るいは光化学的(photochemical )なレ
ーザ誘起CVDプロセスにより、Fvlo (Co )
6を分解し、基板上にMoなどの金属を堆積させて金属
配線を直接に描画形成する方法が示されている。しかし
ながらこの場合、単に絶縁膜の上にMoの配線が形成さ
れたのみであり、実際のICにおいて保護膜や層間絶縁
膜などの絶縁膜の下部にある配線同志を接続する手段に
つし・ては示されていない。In the fifth conventional technique, an ultraviolet laser is irradiated onto a S substrate coated with 5L02 in a gas of an organic compound of a metal such as Mo (Co ) 6 (molybutene carbonyl), and photothermal (phctothermal) treatment is applied. Alternatively, a photochemical laser-induced CVD process can be used to produce Fvlo(Co)
A method is shown in which metal wiring is directly drawn and formed by disassembling 6 and depositing a metal such as Mo on a substrate. However, in this case, the Mo wiring was simply formed on the insulating film, and in an actual IC, there is no way to connect the wiring under the insulating film such as the protective film or the interlayer insulating film. is not shown.
本発明の目的は、ICにおいて保護膜や層間絶縁膜など
の絶縁膜に微細な穴加工ができるようにしてその下部に
ある配線と他へ部分とを配線接続し、特に保護腹下部に
ある配線と上部の配線の短絡の防止を行い、ICのデバ
ッグ、修正、不良解析等が行うことができるようにした
IC配線の接続方法及びその装置を提供することにある
。An object of the present invention is to connect the wiring underneath the insulation film to other parts by forming fine holes in the insulation film such as the protective film and the interlayer insulation film in the IC, and in particular to connect the wiring under the protection film to other parts. An object of the present invention is to provide a method and device for connecting IC wiring, which prevents short circuits between the upper wiring and the wiring above the IC, and enables debugging, correction, failure analysis, etc. of the IC.
本発明は、集束したイオンビームにより接続したい配線
の箇所の上部の絶縁膜に穴をあけ、配線を露出し、そし
て金属化合物ガス中において集束したレーザ光またはイ
オンビームを照射し、上記穴に析出した金属により配線
を形成するIC配線の接続方法である。The present invention uses a focused ion beam to make a hole in the insulating film above the part of the wiring to be connected, exposes the wiring, and then irradiates the metal compound gas with a focused laser beam or ion beam to deposit the precipitate in the hole. This is an IC wiring connection method in which the wiring is formed using metal.
また本発明は真空容器を有し、この中をICの載物台が
移動できる機構とし、この真空容器内へ金属化合物のガ
スを導入する導入手段を設け、真空容器には高輝度のイ
オン源およびイオンビームを集束・偏向するための静電
光学系を有し、イオンビームを微細スポットに集束して
試料に稙射することによりICの絶縁層を加工したり、
真空容器にはレーザ光学系と■光学系、集光レンズが真
空容器の窓を通して接続されており、レーザビーム誘起
CVDプロセスにより導体膜が形成できるようにし、ま
た試料台近傍に2次電子検出器、2次イオン量分析管な
どを備えて試料パターンを走査イオン像により観察でき
るようにし、また、スパッタ等の絶縁膜形成手段を真空
容器内に設置した配線接続装置にある。Further, the present invention has a vacuum container, a mechanism in which an IC stage can be moved, an introduction means for introducing a metal compound gas into the vacuum container, and a high-intensity ion source installed in the vacuum container. It also has an electrostatic optical system for focusing and deflecting the ion beam, and by focusing the ion beam into a fine spot and directing it onto the sample, it is possible to process the insulating layer of an IC,
A laser optical system, an optical system, and a condensing lens are connected to the vacuum chamber through the window of the vacuum chamber, allowing a conductive film to be formed by the laser beam-induced CVD process, and a secondary electron detector is installed near the sample stage. The wiring connection device is equipped with a secondary ion content analysis tube and the like so that the sample pattern can be observed by a scanning ion image, and has an insulating film forming means such as sputtering installed in a vacuum container.
この構成により、接続すべき複数の配線の場所を試料か
らの2次電子信号又は2次イオン信号を用いた走査イオ
ン顕微鏡を用いることによって検出し、位置決めや照射
箇所の決定を行なった後、イオンビームを照射しこの部
分の配線の上部の絶縁膜を除失する。この場合レーザで
なく集束したイオンビームを用いているため、cL5μ
m以下に集束して加工することが十分可能である。また
材料による加工の選択性がないため5LCh 、 5L
sNaなどの絶縁膜も上部から逐次に加工出来、これに
穴をあけて下部の配線を露出させることが出来る。そし
て、この穴の内面にスパッタ等により絶縁物をデポジシ
ョンし、上層配線が露出しないようにし、その後金属化
合物のガスをノズルあるいは配管よりこの真空容器内へ
導入し、試料台を相対的に移動して配線を形成すべき箇
所に集光したレーザビームが照射されるようにして、レ
ーザCVDプロセスにより金属配線を形成する。その結
果、下層配線に接続したレーザビームCVD金層膜と上
層配線が短絡することなく、IC完成後その内部配線間
を接続でき、ICのデバッグ、修正、不良解析等を行う
ことができる。With this configuration, the locations of multiple wirings to be connected are detected using a scanning ion microscope using secondary electron signals or secondary ion signals from the sample, and after positioning and determining the irradiation location, the ion A beam is irradiated to remove the insulating film on the wiring in this area. In this case, since a focused ion beam is used instead of a laser, cL5μ
It is fully possible to converge and process the particles to less than m. Also, since there is no selectivity in processing depending on the material, 5LCh, 5L
An insulating film such as sNa can also be processed sequentially from the top, and a hole can be made in this to expose the wiring at the bottom. Then, an insulating material is deposited on the inner surface of this hole by sputtering or the like to prevent the upper layer wiring from being exposed. Then, metal compound gas is introduced into this vacuum container through a nozzle or piping, and the sample stage is moved relatively. Then, metal wiring is formed by a laser CVD process such that a focused laser beam is irradiated onto the location where the wiring is to be formed. As a result, the laser beam CVD gold layer film connected to the lower layer wiring and the upper layer wiring can be connected without shorting, and the internal wiring can be connected after the IC is completed, allowing debugging, correction, failure analysis, etc. of the IC.
第1図は本発明によるICへの接続配線形成の基礎概念
を示す図である。第1図(α)はICチップを一部切断
した断面をふくむ部分を斜め上方から見た図を示してい
る。断面において基板4(S=など)の上に絶縁膜5
(5L02など)があり、その上に配線(Atなど)2
α、 2b 、 2cが形成され、さらに最上部に保護
膜(5=Oz 、 SハN4など)1が形成されている
。今、配線2αと2Cとを電気的に接続したい場合、集
束イオンビームにより配線2αおよび2Cの上の保護膜
1に穴5α、5cをあけ、配線2αの一部6α、配線2
cの一部6cをそれぞれ露出される。FIG. 1 is a diagram showing the basic concept of forming connection wiring to an IC according to the present invention. FIG. 1 (α) shows a portion including a cross section of a partially cut IC chip, viewed obliquely from above. Insulating film 5 on substrate 4 (S= etc.) in cross section
(5L02, etc.), and on top of that there is a wiring (At, etc.) 2
α, 2b, 2c are formed, and a protective film (5=Oz, S ha N4, etc.) 1 is further formed on the top. Now, if you want to electrically connect the wires 2α and 2C, use a focused ion beam to make holes 5α and 5c in the protective film 1 on the wires 2α and 2C.
A portion 6c of c is exposed respectively.
その後イオンビーム誘起CVD技術またはレーザ誘起C
VD技術により第1図(b)に示すように穴5αと5C
とを結ぶ方向に金属配線7を形成する。Then ion beam induced CVD technique or laser induced C
Holes 5α and 5C are formed using VD technology as shown in Figure 1(b).
A metal wiring 7 is formed in the direction connecting the two.
このようにして配線2αと20とが金属配線7を通じて
接続される。In this way, the wirings 2α and 20 are connected through the metal wiring 7.
第2図は本発明第1項及び第2項による金属配線形成実
施例である。FIG. 2 shows an example of forming metal wiring according to the first and second aspects of the present invention.
近年、素子の高集積化によい金属配線が多層化されたI
Cが多い。In recent years, metal wiring has become multi-layered, which is good for higher integration of devices
There are a lot of C's.
この実施例は、上層At80と下層At81からなる2
層配線構造になっていて下層At1111のみから別の
場所にある配線へと接続配線を形成したい場合を示す。This embodiment has two layers consisting of an upper layer At80 and a lower layer At81.
A case is shown in which a layer wiring structure is used and a connection wiring is desired to be formed from only the lower layer At 1111 to wiring in another location.
この場合、前記したような方法(第2図(α)に示す方
法)では、配線82が下層At81にも上jlAL80
にも接続されてしまう。そこでイオンビームにより第2
図<b>に示すよ5に上層A/=80まで穴あけを行っ
た後、第2図(C) K示すようにSL 02などの絶
縁膜83を形成し、その後第2図(”)K示すように更
らに層間絶縁膜84に加工し、下層At81を露出させ
る。In this case, in the method described above (the method shown in FIG. 2 (α)), the wiring 82 is connected to both the lower layer At81 and the upper layer
It will also be connected to. Therefore, an ion beam was used to
After drilling holes in the upper layer 5 to A/=80 as shown in Figure <b>, an insulating film 83 such as SL 02 is formed as shown in Figure 2 (C)K, and then, As shown, the interlayer insulating film 84 is further processed to expose the lower layer At 81.
絶縁膜をつける手段は、通常のスパッタデポジションで
も、プラズマCVDでもその他の方法(光CVD 、イ
オンビームCV D”等)でもよい。通常のICは5v
前後の電圧で使用されるのでSL02膜(絶縁耐圧約1
v/n、m)を用いるならば必要な厚さは10rLrn
程度である。この後、レーザまたはイオンビーム誘起C
VDにより配線85をして下層AJa81と他の配線と
の接続を行なう。The means for applying the insulating film may be normal sputter deposition, plasma CVD, or other methods (photo CVD, ion beam CVD, etc.).A normal IC has a voltage of 5V.
SL02 film (withstand voltage approx. 1
v/n, m), the required thickness is 10rLrn
That's about it. After this, laser or ion beam induced C
A wiring 85 is connected by VD to connect the lower layer AJa 81 and other wiring.
スパッタデポジションや、プラズマCVDにより絶縁膜
を形成すると、ICの全面に絶縁膜が成膜される。この
ため素子によってはICから外部へ信号をとり出す、あ
るいは外部から電源電圧をとり入れる電極(パッド、バ
ンプ等)の上にも、絶縁膜が形成されてしまう。絶縁膜
厚さは10rLm−0,01μm以上あればよく、また
レーザCVD等による配線の厚さは0.5μm程度であ
る。したがって両者の膜厚差を利用し、配線形成後、ス
パッタエツチングにより表面層を約11.1μm除去す
れば、第6図げ)のように配線を損うことな(絶縁膜を
除去することが可能である。When an insulating film is formed by sputter deposition or plasma CVD, the insulating film is formed over the entire surface of the IC. For this reason, depending on the device, an insulating film is also formed on electrodes (pads, bumps, etc.) that take out signals from the IC to the outside or take in power supply voltage from the outside. The thickness of the insulating film may be 10 rLm-0.01 μm or more, and the thickness of the wiring formed by laser CVD or the like is about 0.5 μm. Therefore, by taking advantage of the difference in film thickness between the two and removing approximately 11.1 μm of the surface layer by sputter etching after forming the wiring, it is possible to remove the insulating film without damaging the wiring, as shown in Figure 6. It is possible.
第3図は本発明第3項、第4項による配線接続装置の一
実施例を示すものである。配線接続箇所を有するICチ
ップ18が取付けられた反応容器16は、バルブ21を
介して修正物質(AL (CHs)l 、 At(C2
H5)3、At(IC4Hp )s 、 Ca (CH
g)2、C(L (C2H5)2、Mo (Co )4
等の有機金属化合物)が納められた修正物質容器19と
バルブ25を介して真空ボンダ26と、そして、バルブ
29を介してアルゴン等の不活性ガスボンベ28と配管
により接続されている。FIG. 3 shows an embodiment of the wiring connection device according to the third and fourth aspects of the present invention. The reaction vessel 16 equipped with the IC chip 18 having wiring connection points is supplied with correction substances (AL(CHs)l, At(C2) via a valve 21.
H5)3, At(IC4Hp)s, Ca(CH
g)2,C(L(C2H5)2,Mo(Co)4
A correction material container 19 containing an organometallic compound (such as organometallic compound, etc.) is connected via piping to a vacuum bonder 26 via a valve 25, and to an inert gas cylinder 28 such as argon via a valve 29.
レーザ発振器8cLで発振されたレーザ光は、シャッタ
50αを介してダイクロイックミラー94で反射され、
対物レンズ23で集光されて、夏応容器16に設けた窩
15を通ってLSIアルミ配線配線修正箇所耐照射るよ
うになってSす、照射光学系14、ハーフミラ−10,
レーザ光カットフィルタ11、プリズム12、接眼レン
ズ13を介して修正箇所を観察しながら行なえるように
構成されている。The laser beam oscillated by the laser oscillator 8cL is reflected by the dichroic mirror 94 via the shutter 50α,
The light is focused by the objective lens 23, passes through the cavity 15 provided in the summer container 16, and is irradiated to the LSI aluminum wiring correction area.
It is configured so that the correction can be performed while observing the correction area through the laser beam cut filter 11, prism 12, and eyepiece lens 13.
反応容器16にはこの他パルプ22を介して予備ガスボ
ンベ20が接続されている。ICチップはXYステージ
17の上にのせられた載物台24の上にとりつけられて
いる。In addition, a preliminary gas cylinder 20 is connected to the reaction vessel 16 via a pulp 22. The IC chip is mounted on a stage 24 placed on the XY stage 17.
レーザ光照射部のとなりには、絶縁膜のスパッタ成膜用
の電極100があり、これには高周波電源101から電
力が供給される。載物台24はスパッタ電極100の真
下の位置24Cまで移動可能であり、かつ電気的には接
地されているので、スパッタ電極100と対となりて高
周波放電102をおこすことが可能である。スパッタ電
極には絶縁物のターゲツト材105が取付けられており
高周波放電によりICチップ18Cに絶縁膜を成膜でき
る。反応容器16の隣にイオンビーム加工用真空容器3
9がとりつけられており、その上部にはイオンビーム鏡
筒用真空容器26がとりつけられている。真空容器59
の中にはXYステージ40が有り、ステージ17とステ
ージ40がゲートバルブ25の近(K移動したときゲー
トバルブが開けられた状態において、図示していないが
ステージ17および40に設置されたチャック機構によ
ってステージ17と40の間で載物台24の受は渡しが
可能なようになっていもしたがってこの受は渡しとその
後のステージの移動により載物台24およびその上にと
りつげられたICチップ18はXYステージ40の上2
4α、18αの位置に来ることができる。この位置にお
(・て上部のイオンビーム鏡筒26中の高輝度イオン源
(例えば字等の液体金属イオン源)27からその下部に
設置された引出しt極50によりす1出されたイオンビ
ーム40が静電レンズ61.ブランキング電極32.デ
フレクタ−′F!L極35等を通り集束偏向されて、試
料18αに照射されるようになっている。Next to the laser beam irradiation section, there is an electrode 100 for forming an insulating film by sputtering, and power is supplied to this from a high frequency power source 101. Since the stage 24 is movable to a position 24C directly below the sputter electrode 100 and is electrically grounded, it can form a pair with the sputter electrode 100 and generate a high-frequency discharge 102. An insulating target material 105 is attached to the sputter electrode, and an insulating film can be formed on the IC chip 18C by high frequency discharge. Vacuum vessel 3 for ion beam processing is placed next to reaction vessel 16.
9 is attached, and a vacuum container 26 for an ion beam column is attached to the upper part of the tube. Vacuum container 59
There is an XY stage 40 inside, and when the stage 17 and the stage 40 move near the gate valve 25 (when the gate valve is opened when the stage 17 and stage 40 are moved), a chuck mechanism (not shown) installed on the stages 17 and 40 Although the tray of the stage 24 can be transferred between the stages 17 and 40, the tray 24 and the IC chip 18 mounted thereon can be moved by the transfer and subsequent movement of the stage. is the top 2 of XY stage 40
It can come to positions 4α and 18α. At this position, an ion beam is ejected from a high-intensity ion source (for example, a liquid metal ion source such as a metal ion source) 27 in the ion beam column 26 at the top by an extraction pole 50 installed at the bottom. 40 passes through an electrostatic lens 61, a blanking electrode 32, a deflector-'F!L pole 35, etc., is focused and deflected, and is irradiated onto a sample 18α.
また真空容器39には2次粒子ディテクター34が設置
されており偏向電極用電源67の偏向用信号に同期させ
て試料からの2次粒子信号を増幅してモニタ6B上に試
料の走査イオン顕微鏡像を映し出しこれにより試料の拡
大像を得て試料の検出。Further, a secondary particle detector 34 is installed in the vacuum container 39, which amplifies the secondary particle signal from the sample in synchronization with the deflection signal of the deflection electrode power source 67, and displays a scanning ion microscope image of the sample on the monitor 6B. The image is projected to obtain an enlarged image of the sample and the sample is detected.
位置合せができるようになっている。真空容器にはパル
プ55を介して真空ポンプ36が接続されており排気を
行なう。真空容器16.59には試料を出し入れするた
めの予備排気室43が設けられている。It is now possible to align. A vacuum pump 36 is connected to the vacuum container via a pulp 55 for evacuation. The vacuum container 16.59 is provided with a preliminary evacuation chamber 43 for loading and unloading the sample.
すなわちゲートバルブ41を開いた時、ステージ40の
上の載物台24αはその上のI C18αとともに移動
ステージ42の上の24b、 181!’の位置に移動
可能である。That is, when the gate valve 41 is opened, the stage 24α on the stage 40 moves along with the IC 18α on it, 24b on the moving stage 42, 181! It can be moved to the ' position.
そしてバルブ45、排気ポンプ46により予備排気管は
排気される。フタ44を44αの位置に開くことにより
、試料の交換ができる。The preliminary exhaust pipe is then evacuated by the valve 45 and the exhaust pump 46. By opening the lid 44 to the position 44α, the sample can be replaced.
予備排気室43には、スパッタエツチング用のt極10
4があり、グランド電位となっている。載物台24Aは
電気的にチャンバから絶縁されており、高周波電源10
5から電力が供給される。予備排気室には、不活性ガス
28をバルブ106を介して導入できる。この構成によ
り、電極104と載物台24bの間に不活性ガスの放電
プラズマをおこすことができる。載物台24bが高周波
印加電極となっているため、載物台2Ah上におかれた
ICチップは不活性ガスのイオンで衝撃を受け、スパッ
タエツチングされる。In the preliminary exhaust chamber 43, there is a t-pole 10 for sputter etching.
4 and is at ground potential. The stage 24A is electrically insulated from the chamber and is connected to a high frequency power source 10.
Power is supplied from 5. Inert gas 28 can be introduced into the pre-evacuation chamber via valve 106. With this configuration, an inert gas discharge plasma can be generated between the electrode 104 and the stage 24b. Since the stage 24b serves as a high-frequency application electrode, the IC chip placed on the stage 2Ah is bombarded with inert gas ions and is sputter-etched.
以下この装置の動作法を説明する。フタ44を開き、I
Cチップ18bをステージ42の上の載物台24bの上
に設置する。フタ44を閉じバルブ45を開き排気ポン
プ46により試料交換室46を真空に排気する。その後
ゲートパルプ41を開き、載物台を24bの位置に移送
する。ゲートバルブ41を閉じて後、十分排気をしてか
ら、ステージ40を移動しながらイオンビームを集束し
てモニタ58上で走査イオン像を観察し、IC上の接続
すべき箇所を検出する。その後第2図(b)に示したよ
うにイオンビームを接続すべき箇所にのみ照射して層間
絶縁膜84の途中までの加工を行う。複数箇所の穴明け
を必要とする場合は全ての箇所について同様の加工を行
う。次にゲートバルブ25を開き、載物台を2ACの位
置へ移送する。ここでチャンバ16を排気しつつパルプ
29をあけ不活性ガス、例えばアルゴンを流し、圧力が
放電をおこすに適した圧力(10〜10 Torr
)になる様バルブ25を調整する。この後高周波電源1
01より電極100に電力を供給しプラズマ放電を発生
させ、ターゲツト材103をアルゴンイオンでスパッタ
し5=02膜をICチップ上に成膜する。これでICチ
ップは第2図(C)に示した状態になる。The method of operation of this device will be explained below. Open the lid 44 and
The C chip 18b is placed on the stage 24b on the stage 42. The lid 44 is closed, the valve 45 is opened, and the sample exchange chamber 46 is evacuated by the exhaust pump 46. Thereafter, the gate pulp 41 is opened and the stage is moved to the position 24b. After closing the gate valve 41 and thoroughly evacuating the air, the ion beam is focused while moving on the stage 40, and a scanned ion image is observed on the monitor 58 to detect the location on the IC to be connected. Thereafter, as shown in FIG. 2(b), the ion beam is irradiated only to the portions to be connected to process the interlayer insulating film 84 up to the middle. If multiple holes need to be drilled, perform the same process for all holes. Next, the gate valve 25 is opened and the stage is moved to the 2AC position. At this point, while evacuating the chamber 16, the pulp 29 is opened and an inert gas such as argon is flowed in, and the pressure is adjusted to a pressure suitable for causing discharge (10 to 10 Torr).
) Adjust the valve 25 so that After this, high frequency power supply 1
Power is supplied to the electrode 100 from 01 to generate plasma discharge, and the target material 103 is sputtered with argon ions to form a 5=02 film on the IC chip. The IC chip is now in the state shown in FIG. 2(C).
次に再びゲートバルブ25を開き、載物台を24αの位
置に移動する。前述と同様の手順によりイオンビームを
接続すべき箇所に照射し、第2図(d)に示したように
下層配線81を露出させる。複数の加工必要箇所につい
て全て同様の加工を行う。Next, the gate valve 25 is opened again and the stage is moved to the position 24α. The ion beam is irradiated to the location to be connected using the same procedure as described above, and the lower layer wiring 81 is exposed as shown in FIG. 2(d). The same processing is performed for all of the multiple processing required locations.
この後ゲートパルプ25を開き載物台を24の位置へ移
送する。After that, the gate pulp 25 is opened and the stage is moved to the position 24.
X−Yテーブル17によりレーザ光の照射位置にLSI
チップを移動させ、配線修正箇所の位置合せを行なう。The LSI is placed at the laser beam irradiation position using the X-Y table 17.
Move the chip and align the wiring correction location.
しかる後に、パルプ21およびバルブ29を開け、前記
修正物質と不活性ガスを適当な混合比になるように流量
計(図示せず)を見ながら調整し、全圧力が数十〜数百
To rrになる様、パルプ25を調整する。この後、
シャッタ′50aを開き、配線修正箇所にレーザ光を照
射し、一定時間後シャッタ60αを閉じる。このレーザ
照射により、レーザ照射部近傍の有機金属ガスは分解さ
れAtあるいはCa 、 Mo等の金属薄膜が析出して
配線修正が行なわれる。必要に応じてLSIチップ内の
全てのアルミ配線修正箇所を修正する。次に、バルブ2
5を開け、反応容器16内を十分排気してから試料をチ
ャンバ59に、更に予備排気室43へと移す。Thereafter, the pulp 21 and valve 29 are opened, and the correcting substance and inert gas are adjusted to an appropriate mixing ratio while watching a flow meter (not shown) until the total pressure reaches several tens to hundreds of Torr. Adjust pulp 25 so that After this,
The shutter '50a is opened, a laser beam is irradiated to the wiring correction location, and the shutter 60α is closed after a certain period of time. By this laser irradiation, the organometallic gas in the vicinity of the laser irradiated area is decomposed and a metal thin film of At, Ca, Mo, etc. is precipitated, and the wiring is repaired. Correct all aluminum wiring correction points in the LSI chip as necessary. Next, valve 2
5 is opened, the inside of the reaction vessel 16 is sufficiently evacuated, and then the sample is transferred to the chamber 59 and further to the preliminary evacuation chamber 43.
予備排気室46では、不活性ガスを導入しながら真空ポ
ンプ46を餉かせ、パルプ45の開度を調整することに
より、スパッタエツチングに適当な圧力を得る。そして
高周波電源105より電力を載物台24hに供給しプラ
ズマをたて、ICチップ表面をスパッタエッチする。こ
れにより第2図(e)に示した絶縁膜83を除去する。In the preliminary evacuation chamber 46, an appropriate pressure for sputter etching is obtained by turning on the vacuum pump 46 and adjusting the opening degree of the pulp 45 while introducing an inert gas. Then, power is supplied from the high frequency power supply 105 to the stage 24h to generate plasma to sputter-etch the surface of the IC chip. As a result, the insulating film 83 shown in FIG. 2(e) is removed.
前述のように絶縁膜83を除去するためには深さ0.1
μm程度のエツチングを行えばよい。CVDKよる配線
膜厚は0,5μm程度なので、エツチングによりα4μ
mになっても問題はなく、第2図(J)の形状が得られ
る。As mentioned above, in order to remove the insulating film 83, the depth is 0.1.
Etching on the order of μm may be performed. Since the wiring film thickness by CVDK is about 0.5μm, etching
There is no problem even if it becomes m, and the shape shown in FIG. 2 (J) can be obtained.
本発明を実施するKは、イオンビーム加工、絶縁膜形成
、配線形成、絶縁膜エツチングの機能がおればよい。し
たがって装置構成の他の実施例として以下のものが考え
られる。The K for carrying out the present invention only needs to have the functions of ion beam processing, insulating film formation, wiring formation, and insulating film etching. Therefore, the following can be considered as other embodiments of the device configuration.
第4図は、絶縁膜形成を第3図の例と同様にスパッタで
行うが、スパッタ成膜機w1106をイオンビーム加工
容器!+9に設置した例である。このようにすると、イ
オンビーム鏡筒26はスパッタ成膜中(圧力10 ’
forr以上)においても10 ’forr台に保た
なければならないため、差動排気系107を付加する必
要がある。しかしスパッタ成膜乞第3図の場合のように
CVDにより汚染された容器16内で行うことはしない
ので、良質の膜を得ることができる。スパッタエッチ機
構108は予備排気室45に設置しである。In FIG. 4, the insulating film is formed by sputtering as in the example in FIG. 3, but the sputtering film forming machine W1106 is used in an ion beam processing vessel. This is an example where it is installed at +9. In this way, the ion beam column 26 is moved during sputter film formation (pressure 10'
Forr or more), it must be maintained at 10'forr, so it is necessary to add a differential pumping system 107. However, since sputter film formation is not performed in a container 16 contaminated by CVD as in the case of FIG. 3, a film of good quality can be obtained. The sputter etching mechanism 108 is installed in the preliminary exhaust chamber 45.
第5図は、(α)に示すイオンビーム加工装置と、(b
)に示すレーザCVD装置とを分離した実施例である。FIG. 5 shows the ion beam processing apparatus shown in (α) and the ion beam processing apparatus shown in (b).
) This is an embodiment in which the laser CVD apparatus shown in FIG.
(tL)のイオンビーム加工装置にはイオンビーム鏡筒
26とそれの差動排気系107があり、イオンビーム加
工容器59内にスパッタ成膜機構106が設置されてい
る。また予備排気室39がイオンビーム〃ロエ容iK連
接して設けられている。Cb)のレーザCVD装置は、
予備排気室43を、レーザCVD反応容器16に連接し
てもっている。予備排気室43にはスパッタエッチ機構
108が設げられている。第5図の構成では、ICチッ
プを第2図(d)に示したように下層配線81を露出し
た段階で、イオンビーム加工装置から一旦大気中に取出
す。The ion beam processing apparatus (tL) includes an ion beam column 26 and its differential pumping system 107, and a sputtering film forming mechanism 106 is installed in an ion beam processing container 59. Further, a preliminary exhaust chamber 39 is provided in connection with the ion beam chamber 39. Cb) laser CVD equipment is
A preliminary exhaust chamber 43 is connected to the laser CVD reaction vessel 16. A sputter etching mechanism 108 is provided in the preliminary exhaust chamber 43. In the configuration shown in FIG. 5, the IC chip is temporarily taken out of the ion beam processing apparatus into the atmosphere after the lower layer wiring 81 is exposed as shown in FIG. 2(d).
この後レーザCVD装置KIC’チップを入れる。After that, insert the laser CVD device KIC' chip.
しかし一旦大気に取出したため露出した下層配線81に
は自然酸化膜が1〜2 nmの厚さで形成されてしまう
。そこでスパッタエッチ機構108を用い自然酸化膜を
除去する。この後レーザCVDで配線をつくる工程は、
前述のとおりである。However, once exposed to the atmosphere, a natural oxide film with a thickness of 1 to 2 nm is formed on the exposed lower layer wiring 81. Therefore, the natural oxide film is removed using a sputter etch mechanism 108. After this, the process of creating wiring using laser CVD is as follows:
As mentioned above.
2つの装置を分けると装置が占める面積が増大するなど
の欠点はあるが、一つ一つの装置が簡単な構成になるた
め装置の信頼性が向上するなどの利点がある。Separating the two devices has disadvantages such as an increase in the area occupied by the devices, but has advantages such as improved reliability because each device has a simpler configuration.
以上の実施例では絶縁物成膜手段としてスパッタ法を用
いていたが、これに限るものではなく、プラズマCVD
法など他の方法でもよいことは自明である。In the above embodiments, a sputtering method was used as a means for forming an insulating film, but the method is not limited to this, and plasma CVD
It is obvious that other methods such as the law may also be used.
また配線形成にはレーザCVDを用いる例を示したが、
これに限るものではなく、イオンビームCVD等他のエ
ネルギビームを用いてもよいことは自明である。Also, although we have shown an example of using laser CVD for wiring formation,
It is obvious that the present invention is not limited to this, and that other energy beams such as ion beam CVD may be used.
さらに以上の実施例では、穴明は加工、絶縁膜形成、配
線形成、絶縁膜除去の各機能を複数の容器に分けて設置
したが、この分は方は第3図〜第5図に限るものではな
い。Furthermore, in the above embodiments, the functions of processing, insulating film formation, wiring formation, and insulating film removal were separated into multiple containers, but these functions are limited to those shown in Figures 3 to 5. It's not a thing.
以上説明したように本発明によれば、高集積で多層の配
線のICの異なる場所にある配線間を任意に接続するこ
とができ、これにより、LSIの設計、試作、量産工程
において不良解析を容易に行5ことができ、開発工程の
短縮、量産立上り期間の短縮9歩留りの向上が可能とな
る効果をする。As explained above, according to the present invention, it is possible to arbitrarily connect wires located at different locations in a highly integrated, multilayered IC, and thereby facilitate failure analysis in LSI design, prototyping, and mass production processes. This has the effect of shortening the development process, shortening the start-up period for mass production, and improving yield.
【図面の簡単な説明】
第1図は本発明に係るICの配線間の接続方法の基本概
念を説明するための図、第2図は本発明による配線への
窓明け、上層配線の絶縁、配線の接続及び絶縁膜の除去
するための説明図、第3図乃至第5図は本発明に係るI
Cの配線接続装置を示す図である。
1.60・・・保護膜、2α〜2e 、 62 、80
,84・・・配線、5 、61 、84・・・絶縁膜、
4・・・基板、6,71゜85 、87 、89・・・
配線、72 、85 、88 、90・・・保護膜、8
α、 Bb・・・レーザ発振器、16・・・反応容器、
17 、40・・・XYステージ、19・・・修正物質
容器、27・・・イオン源、28・・・不活性ガスボン
ベ、51 ・・・静電レンズ、39・・・イオンビーム
加工用真空容器、100ニスバツタ成膜用電極、104
ニスバッタエッチ用電極、101 、105 :高周
波電源、106:スパッタ成膜機構、107:差動排気
系、108ニスバツタエツチ機構。
晃 2 図
第3図
易 十 A
第 5 図[Brief Description of the Drawings] Fig. 1 is a diagram for explaining the basic concept of the connection method between the wirings of an IC according to the present invention, and Fig. 2 is a diagram for explaining the basic concept of the connection method between the wirings of an IC according to the present invention. Explanatory diagrams for connecting wiring and removing an insulating film, FIGS. 3 to 5 are I according to the present invention.
It is a figure showing the wiring connection device of C. 1.60...protective film, 2α~2e, 62, 80
, 84... Wiring, 5, 61, 84... Insulating film,
4... Substrate, 6,71°85, 87, 89...
Wiring, 72, 85, 88, 90...protective film, 8
α, Bb...Laser oscillator, 16...Reaction container,
17, 40... XY stage, 19... Correction material container, 27... Ion source, 28... Inert gas cylinder, 51... Electrostatic lens, 39... Vacuum container for ion beam processing , 100 Varnish Batter Film Forming Electrode, 104
Electrode for varnish etch, 101, 105: High frequency power source, 106: Sputter film forming mechanism, 107: Differential pumping system, 108 varnish etch mechanism. Akira 2 Figure 3 Figure 10 A Figure 5
Claims (1)
配線層のすぐ上の絶縁膜層までを集束したイオンビーム
等のエネルギビームにより加工を行って穴をあけ、その
後この穴部もしくはこの穴部を含め広い範囲に、スパッ
タもしくはCVD等により絶縁膜を施し、その後上層と
下層との間の層間絶縁膜を加工して下層配線を露出させ
、その後この部分にレーザビーム等のエネルギビーム誘
起CVD法によって配線を形成することを特徴とするI
C配線の接続方法。 2、複数の層の配線をもつICに対し、接続をとるべき
配線層のすぐ上の絶縁膜層までを集束したイオンビーム
等のエネルギビームにより加工を行って穴をあけ、その
後この穴部もしくはこの穴部を含め広い範囲に、スパッ
タもしくはCVD等により絶縁膜を施し、その後上層と
下層との間の層間絶縁膜を加工して下層配線を露出させ
、その後この部分にレーザビーム等のエネルギビーム誘
起CVD法によって配線を形成し、IC表面をエッチン
グして外部接続表面についた絶縁膜を除去することを特
徴とするIC配線の接続方法。 3、真空容器を設け、液体金属イオン源などの高輝度イ
オン源と、これを微細なスポットに集束し偏向するため
の静電光学系及び偏向電極と、試料を移動させるための
ステージと、試料からの2次粒子を検出する検出手段と
、絶縁物をIC上に堆積する堆積手段と、レーザ発振器
と、窓を通して容器内に上記レーザ発振器より出たレー
ザビームを集束して照射する光学系と、該容器へ有機金
属ガス等の配線材料ガスと不活性ガス等のキャリアー・
ガスとを導入する導入手段とを備え付けたことを特徴と
するIC配線の接続装置。 4、真空容器を設け、液体金属イオン源などの高輝度イ
オン源と、これを微細なスポットに集束し偏向するため
の静電光学系及び偏向電極と、試料を移動させるための
ステージと、試料からの2次粒子を検出する検出手段と
、絶縁物をIC上に堆積する堆積手段と、レーザ発振器
と、窓を通して容器内に上記レーザ発振器より出たレー
ザビームを集束して照射する光学系と、該容器へ有機金
属ガス等の配線材料ガスと不活性ガス等のキャリアー・
ガスとを導入する導入手段と、更に絶縁物を除去するエ
ッチング手段とを備え付けたことを特徴とするIC配線
の接続装置。[Claims] 1. Holes are formed in an IC having multiple layers of wiring by processing with an energy beam such as a focused ion beam up to the insulating film layer immediately above the wiring layer to be connected. Then, an insulating film is applied to this hole or a wide area including this hole by sputtering or CVD, and then the interlayer insulating film between the upper layer and the lower layer is processed to expose the lower layer wiring, and then this part is coated with an insulating film. I characterized in that the wiring is formed by an energy beam-induced CVD method such as a laser beam.
How to connect C wiring. 2. For ICs with multiple layers of wiring, holes are created by processing with an energy beam such as a focused ion beam up to the insulating film layer immediately above the wiring layer to be connected, and then An insulating film is applied to a wide area including this hole by sputtering or CVD, and then the interlayer insulating film between the upper layer and the lower layer is processed to expose the lower wiring, and then an energy beam such as a laser beam is applied to this part. A method for connecting IC wiring, characterized by forming the wiring by an induced CVD method and etching the IC surface to remove an insulating film attached to the external connection surface. 3. A vacuum container is provided, which includes a high-intensity ion source such as a liquid metal ion source, an electrostatic optical system and deflection electrode for focusing and deflecting the ion source into a fine spot, a stage for moving the sample, and a sample. a detection means for detecting secondary particles from the IC, a deposition means for depositing an insulator on the IC, a laser oscillator, and an optical system for focusing and irradiating a laser beam emitted from the laser oscillator into the container through the window. , wiring material gas such as organometallic gas and carrier gas such as inert gas are added to the container.
An IC wiring connection device characterized in that it is equipped with an introduction means for introducing gas. 4. A vacuum container is provided, which includes a high-intensity ion source such as a liquid metal ion source, an electrostatic optical system and deflection electrode for focusing and deflecting the ion source into a fine spot, a stage for moving the sample, and a sample. a detection means for detecting secondary particles from the IC, a deposition means for depositing an insulator on the IC, a laser oscillator, and an optical system for focusing and irradiating a laser beam emitted from the laser oscillator into the container through the window. , wiring material gas such as organometallic gas and carrier gas such as inert gas are added to the container.
1. An IC wiring connection device characterized in that it is equipped with an introduction means for introducing a gas, and an etching means for removing an insulating material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62112347A JP2594941B2 (en) | 1987-05-11 | 1987-05-11 | IC wiring connection method and device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62112347A JP2594941B2 (en) | 1987-05-11 | 1987-05-11 | IC wiring connection method and device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63278348A true JPS63278348A (en) | 1988-11-16 |
JP2594941B2 JP2594941B2 (en) | 1997-03-26 |
Family
ID=14584415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62112347A Expired - Fee Related JP2594941B2 (en) | 1987-05-11 | 1987-05-11 | IC wiring connection method and device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2594941B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59119853A (en) * | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS59168652A (en) * | 1983-03-16 | 1984-09-22 | Hitachi Ltd | Method and apparatus for correcting element |
JPS60245227A (en) * | 1984-05-21 | 1985-12-05 | Seiko Instr & Electronics Ltd | Pattern film forming method |
JPS61224342A (en) * | 1985-03-29 | 1986-10-06 | Hitachi Ltd | Correction for lsi aluminum wiring and device thereof |
JPS61237446A (en) * | 1985-04-15 | 1986-10-22 | Hitachi Ltd | Method and apparatus for connecting lsi wiring |
JPH06295910A (en) * | 1993-03-26 | 1994-10-21 | Hitachi Ltd | Ic element and connection of wiring in ic element |
-
1987
- 1987-05-11 JP JP62112347A patent/JP2594941B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59119853A (en) * | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS59168652A (en) * | 1983-03-16 | 1984-09-22 | Hitachi Ltd | Method and apparatus for correcting element |
JPS60245227A (en) * | 1984-05-21 | 1985-12-05 | Seiko Instr & Electronics Ltd | Pattern film forming method |
JPS61224342A (en) * | 1985-03-29 | 1986-10-06 | Hitachi Ltd | Correction for lsi aluminum wiring and device thereof |
JPS61237446A (en) * | 1985-04-15 | 1986-10-22 | Hitachi Ltd | Method and apparatus for connecting lsi wiring |
JPH06295910A (en) * | 1993-03-26 | 1994-10-21 | Hitachi Ltd | Ic element and connection of wiring in ic element |
Also Published As
Publication number | Publication date |
---|---|
JP2594941B2 (en) | 1997-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62229956A (en) | Ic wiring connection method and device therefor | |
US5182231A (en) | Method for modifying wiring of semiconductor device | |
JP5779210B2 (en) | Charged particle beam inspection method and apparatus | |
JPS59168652A (en) | Method and apparatus for correcting element | |
US5026664A (en) | Method of providing a semiconductor IC device with an additional conduction path | |
JP4279369B2 (en) | Semiconductor device processing method | |
JPH03166744A (en) | Microprocessing method for cross section | |
JPS63278348A (en) | Method and apparatus for connecting ic interconnection | |
JP3523346B2 (en) | Wiring correction method in semiconductor device | |
JP2527292B2 (en) | IC element and wiring connection method in IC element | |
JP2962474B2 (en) | IC element processing method | |
JP2916117B2 (en) | Wiring forming device for IC element | |
JP2527293B2 (en) | Wiring connection method for IC element | |
JPH06302603A (en) | Ic device | |
JP2531690B2 (en) | Method and apparatus for forming wiring thin film pattern | |
JPH0883791A (en) | Apparatus for making hole in ic device and for forming film on the same | |
JPH06283534A (en) | Wiring connecting method in ic element | |
TWI794502B (en) | Method for the planarization of surfaces | |
JPS63170940A (en) | Correction of device | |
JPH1187350A (en) | Method for forming additional wiring on ic element | |
JPH0713961B2 (en) | Wiring forming method and device for semiconductor device | |
JPS63152150A (en) | Connection wiring structure of multilayer interconnection and its forming method | |
JPH084089B2 (en) | IC element and wiring connection method in IC element | |
JP2708560B2 (en) | Method for forming connection wiring to semiconductor device | |
JP2813343B2 (en) | Method and apparatus for forming conductive film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |