JP2592664B2 - Control device - Google Patents
Control deviceInfo
- Publication number
- JP2592664B2 JP2592664B2 JP63224697A JP22469788A JP2592664B2 JP 2592664 B2 JP2592664 B2 JP 2592664B2 JP 63224697 A JP63224697 A JP 63224697A JP 22469788 A JP22469788 A JP 22469788A JP 2592664 B2 JP2592664 B2 JP 2592664B2
- Authority
- JP
- Japan
- Prior art keywords
- bep
- reset
- fep
- input
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明はワークステーション,情報処理装置,計算機
等に利用する制御装置に関するものである。Description: TECHNICAL FIELD The present invention relates to a control device used for a workstation, an information processing device, a computer, and the like.
(従来の技術) 第4図は従来の制御装置の構成を示している。同図に
おいて、21は入力装置、22は表示装置であり、F.E.P.23
に接続されている。24はリセットスイッチであり、制御
線25によりB.E.P.26に接続されている。(Prior Art) FIG. 4 shows a configuration of a conventional control device. In the figure, 21 is an input device, 22 is a display device, FEP23
It is connected to the. Reference numeral 24 denotes a reset switch, which is connected to the BEP 26 by a control line 25.
次に動作について説明する。B.E.P.26がF.E.P.23に入
出力コマンドを出すことにより入力装置21より情報を入
力し、表示装置22へ表示する。リセットスイッチ24を押
下することにより、B.E.P.26をリセットする。Next, the operation will be described. The BEP 26 inputs information from the input device 21 by issuing an input / output command to the FEP 23 and displays the information on the display device 22. By pressing the reset switch 24, the BEP 26 is reset.
このように、上記従来の制御装置でもリセットスイッ
チを押下するとB.E.P.をリセットすることができた。As described above, the BEP can be reset by pressing the reset switch in the above-described conventional control device.
(発明が解決しようとする課題) 上記従来の制御装置では、B.E.P.をリセットするたに
はリセットスイッチが必要であり、またリセットスイッ
チがない制御装置ではB.E.P.をリセットするためには電
源を切る以外に方法がない欠点があった。(Problems to be Solved by the Invention) In the above-mentioned conventional control device, a reset switch is necessary to reset the BEP. In a control device without the reset switch, in order to reset the BEP, besides turning off the power, There was no shortcoming.
リセットスイッチを付加するには原価が高くなり、電
源を切るとメモリ情報等が消失し、障害解析ができなく
なる欠点があった。Adding the reset switch increases the cost, and when the power is turned off, the memory information and the like are lost, and there is a disadvantage that the failure analysis cannot be performed.
本発明の目的は、従来の欠点を解消し、リセットスイ
ッチを持たずに、電源も切らずリセットできる優れた制
御装置を提供することにある。An object of the present invention is to solve the conventional drawbacks and to provide an excellent control device which can be reset without turning off the power without having a reset switch.
(課題を解決するための手段) 前記目的を達成するために、本発明は、入力装置と表
示装置を制御するF.E.P.と、このF.E.P.からの指示のも
とに各種の制御を行うB.E.P.とを有する制御装置におい
て、F.E.P.とB.E.P.との間を接続するリセット用制御線
を設け、さらに、F.E.P.に、入力装置からの特別な操作
がB.E.P.をリセットする指示であることを識別する入力
解析部と、この入力解析部からの信号により、B.E.P.を
リセットするための信号を、リセット用制御線を介して
B.E.P.に出力するリセット制御部とを備えたことを特徴
とする。(Means for Solving the Problems) In order to achieve the above object, the present invention has an FEP that controls an input device and a display device, and a BEP that performs various controls under instructions from the FEP. In the control device, a reset control line connecting between the FEP and the BEP is provided, and further, the FEP has an input analysis unit that identifies that a special operation from the input device is an instruction to reset the BEP, A signal for resetting the BEP is sent from the input analysis unit via the reset control line.
And a reset control unit for outputting to the BEP.
(作 用) 本発明によれば、入力装置よりリセット指示の特殊操
作をすることによってF.E.P.がリセット制御線を介し
て、B.E.P.をリセットできる。(Operation) According to the present invention, the FEP can reset the BEP through the reset control line by performing a special operation of the reset instruction from the input device.
(実施例) 本発明の一実施例を第1図をないし第3図に基づいて
説明する。第1図は本発明のハード構成図、第2図は機
能ブロック図、第3図は流れ図である。(Embodiment) An embodiment of the present invention will be described with reference to FIG. 1 to FIG. FIG. 1 is a hardware configuration diagram of the present invention, FIG. 2 is a functional block diagram, and FIG. 3 is a flowchart.
第1図において、1はパネルであり、F.E.P.2に接続
されている。3はRAM(ランダム・アクセス・メモ
リ)、4はROM(リード・オンリ・メモリ)であり、F.
E.P.2,B.E.P.5にそれぞれ接続されている。6はB.E.P.5
とF.E.P.2をつなぐデータバスであり、7はF.E.P.2より
B.E.P.5をリセットするための制御線である。In FIG. 1, reference numeral 1 denotes a panel, which is connected to FEP2. 3 is a RAM (random access memory), 4 is a ROM (read only memory).
They are connected to EP2 and BEP5, respectively. 6 is BEP5
Is a data bus that connects to FEP2.
This is a control line for resetting BEP5.
第2図はF.E.P.内の機能ブロック図である。同図にお
いて、11はF.E.P.であり、12はB.E.P.とのデータの授受
を行うB.E.P.通信部、13はB.E.P.および入力装置からの
コマンドを解析する入力解析部、14はB.E.P.をリセット
する信号を制御するリセット制御部、15は表示装置16を
制御する表示部、17は入力装置18を制御する入力部であ
る。FIG. 2 is a functional block diagram in the FEP. In the figure, 11 is a FEP, 12 is a BEP communication unit that exchanges data with the BEP, 13 is an input analysis unit that analyzes commands from the BEP and the input device, and 14 controls a signal that resets the BEP. A reset control unit, 15 is a display unit for controlling the display device 16, and 17 is an input unit for controlling the input device 18.
次に第3図を用いて流れを示す。まず、B.E.P.通信部
12、入力部17より処理要求があるかどうか判断する。
処理要求がある場合は、入力解析を行う。表示要求の
場合は、表示処理、入力装置からの特殊操作である
リセット要求の場合は、リセット処理、その他デー
タ入力の場合は、B.E.P.通信処理によってB.E.P.へ入
力データを通知する。次に、もとの要求待ちの状態へ戻
る。Next, the flow will be described with reference to FIG. First, the BEP communication section
12. It is determined whether there is a processing request from the input unit 17.
If there is a processing request, input analysis is performed. In the case of a display request, display processing is performed. In the case of a reset request, which is a special operation from the input device, the reset processing is performed. In the case of other data input, input data is notified to BEP by BEP communication processing. Next, the process returns to the original request waiting state.
(発明の効果) 本発明によれば、F.E.P.よりB.E.P.をリセットできる
ようにしたものであり、入力装置からの特殊操作を行う
ことにより、リセットスイッチを用いずにB.E.P.にリセ
ットを発生できる。そして、さらにリセットスイッチが
無い場合でも電源を切らずに再立上げができ、メモリ情
報を保存し、障害情報も入手することができる。またB.
E.P.がF.E.P.に対して並列に設けられた場合でも、入力
装置からの操作でスムーズにリセット制御を行うことが
でき、その実用上の効果は極めて大である。(Effects of the Invention) According to the present invention, the BEP can be reset by the FEP. By performing a special operation from the input device, the BEP can be reset without using the reset switch. Even if there is no reset switch, the power can be restarted without turning off the power, and the memory information can be saved and the fault information can be obtained. Also B.
Even when the EP is provided in parallel with the FEP, the reset control can be smoothly performed by the operation from the input device, and its practical effect is extremely large.
第1図は本発明の一実施例における制御装置のブロック
図、第2図は同機能ブロック図、第3図は同流れ図、第
4図は従来の制御装置の構成図である。 1……パネル、2,11……F.E.P.、3……RAM、4……RO
M、5……B.E.P.、6……データバス、7……制御線、1
2……B.E.P.通信部、13……入力解析部、14……リセッ
ト制御部、15……表示部、16……表示装置、17……入力
部、18……入力装置。FIG. 1 is a block diagram of a control device in one embodiment of the present invention, FIG. 2 is a functional block diagram of the control device, FIG. 3 is a flowchart of the control device, and FIG. 4 is a configuration diagram of a conventional control device. 1 ... Panel, 2,11 ... FEP, 3 ... RAM, 4 ... RO
M, 5 BEP, 6 Data bus, 7 Control line, 1
2 BEP communication unit, 13 Input analysis unit, 14 Reset control unit, 15 Display unit, 16 Display unit, 17 Input unit, 18 Input device.
Claims (1)
ッサ(以下F.E.P.と略す)と、このF.E.P.からの指示の
もとに各種の制御を行う後置プロセッサ(以下B.E.P.と
略す)とを有する制御装置において、前記F.E.P.と前記
B.E.P.との間を接続するリセット用制御線を設け、さら
に、前記F.E.P.に、前記入力装置からの特別な操作が前
記B.E.P.をリセットする指示であることを識別する入力
解析部と、この入力解析部からの信号により、前記B.E.
P.をリセットするための信号を、前記リセット用制御線
を介して前記B.E.P.に出力するリセット制御部とを備え
たことを特徴とする制御装置。1. A front processor (hereinafter abbreviated as FEP) for controlling an input device and a display device, and a rear processor (hereinafter abbreviated as BEP) for performing various controls based on instructions from the FEP. In the control device, the FEP and the
A control line for resetting the connection to the BEP is provided, and the FEP further includes an input analyzer for identifying that a special operation from the input device is an instruction to reset the BEP. From the BE
A reset control unit for outputting a signal for resetting P. to the BEP via the reset control line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63224697A JP2592664B2 (en) | 1988-09-09 | 1988-09-09 | Control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63224697A JP2592664B2 (en) | 1988-09-09 | 1988-09-09 | Control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0273415A JPH0273415A (en) | 1990-03-13 |
JP2592664B2 true JP2592664B2 (en) | 1997-03-19 |
Family
ID=16817824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63224697A Expired - Fee Related JP2592664B2 (en) | 1988-09-09 | 1988-09-09 | Control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2592664B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62183230U (en) * | 1986-05-07 | 1987-11-20 |
-
1988
- 1988-09-09 JP JP63224697A patent/JP2592664B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0273415A (en) | 1990-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2592664B2 (en) | Control device | |
US5491789A (en) | Data processing apparatus and control circuit unit connected thereto | |
US5333259A (en) | Graphic information processing system having a RISC CPU for displaying information in a window | |
JPH08314846A (en) | Information processing system capable of connecting multiple kinds of devices to one mounting position | |
JP3278516B2 (en) | Video system controller | |
JP2664777B2 (en) | Function expansion method | |
JPH10289120A (en) | Information processor | |
JPH0215355A (en) | Computer display system | |
JP2531080B2 (en) | Bus adapter switching method | |
JPH0192847A (en) | Debugging control system | |
JPH04276822A (en) | Register display circuit for information processor | |
JP2577613Y2 (en) | Information processing device | |
JPH04312154A (en) | Terminal equipment | |
JPS6398728A (en) | Input/output controller | |
JPS62160540A (en) | Duplex information processor | |
JPS60215267A (en) | Disk device | |
JPH0374708A (en) | Power unit control system | |
JPH08129623A (en) | Game card and information processor using the same | |
JPS644221B2 (en) | ||
JPH02143660U (en) | ||
JPH0417540B2 (en) | ||
JPS6398725A (en) | Display circuit for compact computer | |
JPS59201153A (en) | Host connection system for stand-alone type picture processing system | |
JPS6140658A (en) | Data processor | |
JPS60169937A (en) | Data processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |