JPH08129623A - Game card and information processor using the same - Google Patents

Game card and information processor using the same

Info

Publication number
JPH08129623A
JPH08129623A JP6266548A JP26654894A JPH08129623A JP H08129623 A JPH08129623 A JP H08129623A JP 6266548 A JP6266548 A JP 6266548A JP 26654894 A JP26654894 A JP 26654894A JP H08129623 A JPH08129623 A JP H08129623A
Authority
JP
Japan
Prior art keywords
processing unit
game
access
processing
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6266548A
Other languages
Japanese (ja)
Inventor
Hitoshi Kawaguchi
仁 川口
Shigeo Tsujioka
重夫 辻岡
Koichi Kimura
光一 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6266548A priority Critical patent/JPH08129623A/en
Priority to TW084111311A priority patent/TW344813B/en
Publication of JPH08129623A publication Critical patent/JPH08129623A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Image Processing (AREA)

Abstract

PURPOSE: To reduce the cost and improve the usability by allowing a personal computer and a game card to share an external storage device and output means for videos, sounds, etc., and utilizing feature functions of respective equipments. CONSTITUTION: The game card has a connector 1202 which is connected to a game pad, a connector 1203 which is connected to a game cassette and a game CD-ROM drive, and a connector 1204 which is connected to a PC main body and also has a game machine logic circuit 1205 and a bus interface circuit inside. The game machine logic circuit 1205 consists of an operation input processing part 515, a data input/output control part 516, a response output processing part 517, a CPU 511, and a memory 513. The bus interface circuit is equivalent to an access converting circuit 811. The connector 1204 transmits the input and output of the bus interface circuit and the video and sound outputs of the response output processing part 517 to the outside.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、パーソナルコンピュー
タ等の情報処理装置に搭載、あるいは接続するゲームカ
ード及びそれを用いた情報処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a game card mounted on or connected to an information processing device such as a personal computer and an information processing device using the game card.

【0002】[0002]

【従来の技術】元来、単体の装置として開発された家庭
用ゲーム機などの装置は、専用のマイクロプロセッサ、
描画処理装置、音処理装置、外部記憶装置などを搭載
し、家庭用ゲーム機に特化することで性能価格比をあげ
ている。
2. Description of the Related Art A device such as a home game machine originally developed as a single device is a dedicated microprocessor,
It is equipped with a drawing processor, sound processor, external storage, etc., and is specialized in home-use game machines to raise the performance price ratio.

【0003】パーソナルコンピュータ等の情報処理装置
においてもゲームを楽しみたいという要求に応えるた
め、この家庭用ゲーム機の機能を拡張カード、ICカー
ドなどの形態を持ったゲームカードとして追加可能にす
ることが望まれている。しかし、上記の専用化したハー
ドウェアを完全な形で、新たに追加することはコスト的
にも、システム構成上でも無駄が多いので、使い勝手
上、あるいは性能上中途半端な状態になっている。
In order to meet the demand for playing games even in information processing devices such as personal computers, it is possible to add the function of this home-use game machine as a game card having a form such as an expansion card or an IC card. Is desired. However, adding new dedicated hardware in a complete form is wasteful in terms of cost and system configuration, so that it is in a halfway state in terms of usability or performance.

【0004】上述のように、パーソナルコンピュータに
新たに機能を追加する従来技術としては、特開昭63−
259708号公報がある。
As described above, as a conventional technique for newly adding a function to a personal computer, Japanese Patent Laid-Open No. 63-
There is a publication of 259708.

【0005】[0005]

【発明が解決しようとする課題】上述のように、複数の
機器を接続する場合には、資源の共有を図りコストなど
の面で無駄のないようにすることが要求されるが、上記
従来技術では、外部記憶装置の共有については考慮され
ていない。さらに、共有する構成要素に対して、双方の
機器からのアクセスが競合する場合についても考慮され
ていない。
As described above, when connecting a plurality of devices, it is required to share resources so as not to waste the cost and the like. Then, sharing of the external storage device is not considered. Furthermore, no consideration is given to the case where access from both devices competes with the shared component.

【0006】さらに、上記従来技術では、パーソナルコ
ンピュータ、家庭用ゲーム機の機能を持ったゲームカー
ド各々が映像処理機能や音出力機能を持つ場合について
考慮されていない。
Further, the above-mentioned prior art does not consider the case where each of the game cards having the functions of the personal computer and the home-use game machine has the image processing function and the sound output function.

【0007】したがって、本発明の目的は、上記パーソ
ナルコンピュータと上記ゲームカードとで外部記憶装
置、更に映像、音等の出力手段を共用化し、各々の機器
の特徴機能を活かすことが出来る低コストで使い勝手の
よいゲームカード及びそれを用いた情報処理装置を提供
することである。
Therefore, an object of the present invention is to share the external storage device and the output means for images, sounds and the like between the personal computer and the game card so that the characteristic functions of each device can be utilized at low cost. An object of the present invention is to provide an easy-to-use game card and an information processing device using the same.

【0008】また、本発明の目的は、上記いずれかの機
器内にある外部記憶装置に対して、他の機器からのアク
セスを可能にするための接続機能を、双方の機器に持た
せることである。
It is another object of the present invention to provide both devices with a connection function for allowing an external storage device in any of the above devices to be accessed by another device. is there.

【0009】また、本発明の目的は、上記いずれかの機
器の映像、音出力を合成して出力する機能を、双方の機
器に持たせることである。
Another object of the present invention is to provide both devices with a function of synthesizing and outputting the video and sound outputs of any of the above devices.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に、本発明の情報処理装置は、それぞれ中央演算処理部
と、該中央演算処理部の処理結果を画像情報または音情
報として出力処理を行う応答出力処理部と、前記中央演
算処理部と応答出力処理部との情報のやり取りを制御す
る制御部とを備えた第1と第2の処理装置と、前記第1
の処理装置に接続される記憶媒体交換可能な外部記憶装
置と、前記第1、第2の処理装置に接続され、前記第2
の処理装置から前記記憶媒体交換可能な外部記憶装置へ
のアクセスを可能にするアクセス変換回路と、前記第1
と第2の処理装置の応答出力処理部出力を合成する合成
回路と、前記合成回路に接続される画像または音出力装
置とを備えたものである。
In order to achieve the above object, an information processing apparatus of the present invention performs a central processing unit and an output process of the processing result of the central processing unit as image information or sound information. First and second processing devices each including a response output processing unit to perform, and a control unit that controls exchange of information between the central processing unit and the response output processing unit;
An external storage device capable of exchanging a storage medium connected to the second processing device, and the second storage device connected to the first and second processing devices.
An access conversion circuit that enables access from the processing device to the storage medium exchangeable external storage device;
And a synthesizing circuit for synthesizing the response output processing unit output of the second processing device, and an image or sound output device connected to the synthesizing circuit.

【0011】また、上記情報処理装置は、前記アクセス
変換回路は前記第2の処理装置内において、中央演算処
理部が前記第1の処理装置に接続された外部記憶装置に
対して行うアクセスを検知するアクセス検出回路と、該
アクセス検出回路が検出したアクセスに基づき、該交換
可能な外部記憶装置が接続された前記第1の処理装置へ
のDMAアクセス要求を行うDMAアクセス要求回路
と、DMAアクセス許可を受けた後にDMA転送を行う
DMA転送制御回路とを備えたものである。
In the information processing apparatus, the access conversion circuit detects an access made by the central processing unit in the second processing device to an external storage device connected to the first processing device. Access detection circuit, a DMA access request circuit for making a DMA access request to the first processing unit to which the exchangeable external storage device is connected, and a DMA access permission based on the access detected by the access detection circuit. And a DMA transfer control circuit for performing a DMA transfer after receiving the received data.

【0012】また、前記第1、第2の処理装置のいずれ
か一方は、単一基板の形態で実装することを特徴とする
ものである。
Further, one of the first and second processing devices is characterized in that it is mounted in the form of a single substrate.

【0013】また、前記第1、第2の処理装置の何れか
一方は、ICカードの形態で実装することを特徴とする
ものである。
Further, one of the first and second processing devices is characterized in that it is mounted in the form of an IC card.

【0014】また、本発明の処理装置は、第1の中央演
算処理部と、該第1の中央演算処理部の処理結果を画像
情報または音情報として出力処理を行う第1の応答出力
処理部と、前記第1の中央演算処理部と、前記外部記憶
装置または第1の応答出力処理部との情報のやり取りを
制御する制御部とを備えた処理装置であって、前記処理
装置は、該第1の中央演算処理部からアクセスされる記
憶媒体交換可能な外部記憶装置との接続部および、第2
の中央演算処理部と、第2の中央演算処理部の処理結果
を画像情報または音情報として出力処理を行う第2の応
答出力処理部と、第2の中央演算処理部または第2の応
答出力処理部から前記記憶媒体交換可能な外部記憶装置
へのアクセスを処理するアクセス変換回路とを備えた外
部の処理装置との接続部を備え、かつ、前記制御部は、
前記アクセス変換回路とのアクセス権を調停する機能を
有するものである。
Further, the processing apparatus of the present invention includes a first central processing unit, and a first response output processing unit for outputting the processing result of the first central processing unit as image information or sound information. And a first central processing unit, and a control unit for controlling the exchange of information with the external storage device or the first response output processing unit. A connection unit with a storage medium exchangeable external storage device, which is accessed from the first central processing unit;
Central processing unit, a second response output processing unit that outputs the processing result of the second central processing unit as image information or sound information, and the second central processing unit or the second response output. An access conversion circuit that processes an access from the processing unit to the storage medium exchangeable external storage device, and a connection unit with an external processing device, and the control unit,
It has a function of arbitrating the access right with the access conversion circuit.

【0015】また、本発明の情報処理装置は、中央演算
処理部と、前記中央演算処理部の処理結果を外部の出力
装置に画像情報または音情報として出力処理する応答出
力処理部と、前記中央演算処理部または前記応答出力処
理部から記憶媒体交換可能な記憶装置へのアクセスを、
外部の処理装置に接続された記憶媒体交換可能な外部記
憶装置へのアクセスに変換するアクセス変換回路とを備
えるものである。
Further, the information processing apparatus of the present invention includes a central processing unit, a response output processing unit for outputting the processing result of the central processing unit to an external output device as image information or sound information, and the central processing unit. Access to a storage device in which the storage medium is replaceable from the arithmetic processing unit or the response output processing unit,
An access conversion circuit for converting access to an external storage device capable of exchanging a storage medium connected to an external processing device.

【0016】また、本発明のゲームカードは、少なくと
もゲーム操作入力機器との接続のための第1の接続端子
と、ゲーム用記憶装置との接続のための第2の接続端子
と、パーソナルコンピュータとの接続のための第3の接
続端子と、前記第1の接続端子からの信号の入力を行う
操作入力処理部と、前記第2の接続端子との間でのデー
タの入出力を制御するデータ入出力制御部と、ゲーム用
表示データまたはゲーム用サウンドデータを生成する応
答出力処理部と、これら各手段を制御する制御部とを有
するゲーム機論理回路と、前記第2の接続端子と、第3
の接続端子とに接続され、前記パーソナルコンピュータ
と前記ゲーム用記憶装置の間でデータの転送を制御する
バスインタフェース制御部とを単一基板に備えたもので
ある。
Further, the game card of the present invention includes at least a first connection terminal for connection with a game operation input device, a second connection terminal for connection with a game storage device, and a personal computer. Data for controlling input / output of data between a third connection terminal for connection of the second connection terminal, an operation input processing unit for inputting a signal from the first connection terminal, and the second connection terminal. A game machine logic circuit having an input / output control section, a response output processing section for generating game display data or game sound data, and a control section for controlling each of these means; the second connection terminal; Three
And a bus interface control unit connected to the connection terminal for controlling data transfer between the personal computer and the game storage device on a single board.

【0017】また、本発明の情報処理装置は、表示装置
とパーソナルコンピュータ本体とで構成される情報処理
装置において、ゲームカードとして家庭用ゲーム機機能
とゲームパッド及びゲーム専用カセットまたはCD−R
OMドライブインタフェースを単一基板形態で実装し、
パーソナルコンピュータ本体内に該ゲームカードを搭載
し、該パーソナルコンピュータ本体が該ゲーム機機能と
ゲームパッド及びゲーム専用カセットまたはCD−RO
Mドライブインタフェースを持つことを特徴とするもの
である。
Further, the information processing apparatus of the present invention is an information processing apparatus composed of a display device and a personal computer main body, which has a function of a home game machine as a game card, a game pad, and a cassette for a game or a CD-R.
Mount the OM drive interface on a single board,
The game card is mounted in a personal computer main body, and the personal computer main body has the game machine function, a game pad, and a game-dedicated cassette or a CD-RO.
It is characterized by having an M drive interface.

【0018】また、上記情報処理装置は、該ゲームカー
ドをICカードの形態で実装することを特徴とするもの
である。
Further, the information processing device is characterized in that the game card is mounted in the form of an IC card.

【0019】[0019]

【作用】上記の手段を設けることにより、家庭用ゲーム
機など、専用のマイクロプロセッサ、描画処理装置、音
処理装置、外部記憶装置など独自の処理手段を持つ装置
を、パーソナルコンピュータやワークステーション等の
情報処理装置に搭載、あるいは接続するゲームカードと
して提供することが可能となる。
By providing the above means, a device having its own processing means such as a dedicated game machine such as a home game machine, a drawing processing device, a sound processing device, and an external storage device can be installed in a personal computer, a workstation or the like. It can be provided as a game card mounted on or connected to the information processing device.

【0020】[0020]

【実施例】以下、本発明の実施例を図面により説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

【0021】図1(a)、(b)は従来のパーソナルコ
ンピュータ(以下、メインシステムという)101と従
来の家庭用ゲーム機(以下、サブシステムという)10
2それぞれの構成例を示す図である。メインシステム1
01は、パーソナルコンピュータ等であり、中央演算処
理部(以下、CPUという)111、アクセス権調停を
行なうシステム制御部112、主記憶113、及びシス
テム制御部112とバス114で接続される操作入力処
理部115、データ入出力制御部116、応答出力処理
部117から構成されている。なお、CPU111がシ
ステム制御部112の機能を含んでいてもよい。また、
バス114は外部との接続端子にも接続される。
1A and 1B show a conventional personal computer (hereinafter referred to as a main system) 101 and a conventional home-use game machine (hereinafter referred to as a subsystem) 10 respectively.
It is a figure which shows each 2 structural example. Main system 1
Reference numeral 01 denotes a personal computer or the like, which is a central processing unit (hereinafter referred to as CPU) 111, a system control unit 112 that performs access right arbitration, a main memory 113, and an operation input process connected to the system control unit 112 by a bus 114. It is composed of a unit 115, a data input / output control unit 116, and a response output processing unit 117. The CPU 111 may include the function of the system control unit 112. Also,
The bus 114 is also connected to a connection terminal with the outside.

【0022】操作入力処理部115には、キーボード1
18、マウス119が接続され操作入力を処理する。デ
ータ入出力制御部116には、コンパクトディスクなど
の記憶媒体(以下、CD−ROMという)などの着脱式
ディスク120、ハードディスク121が接続され、ア
クセスに応じてデータの入出力をおこなう。応答出力処
理部117には、ディスプレイ122、スピーカ123
等の周辺機器が接続され、CPU111からの命令に基
づいてディスプレイ122への表示や、スピーカ123
への音出力のためのデータを作成、編集して出力する。
The operation input processing unit 115 includes a keyboard 1
18, a mouse 119 is connected to process an operation input. A removable disk 120 such as a storage medium (hereinafter referred to as a CD-ROM) such as a compact disk and a hard disk 121 are connected to the data input / output control unit 116, and data is input / output according to access. The response output processing unit 117 includes a display 122 and a speaker 123.
And other peripheral devices are connected, and the display on the display 122 and the speaker 123 are performed based on an instruction from the CPU 111.
Create, edit and output data for sound output to.

【0023】システム制御部112はバスを制御し、C
PU111や応答出力処理部117のデータアクセスを
データ入出力制御部116に伝え、着脱式ディスク12
0やハードディスク121に格納されたプログラムや画
像、音声などのデータをCPU111や応答出力処理部
117に供給する。なお、着脱式ディスク120、ハー
ドディスク121はバス114に直結されることもあ
る。その場合は、データ入出力制御部116は不要にな
る。
The system controller 112 controls the bus, and C
The data access of the PU 111 and the response output processing unit 117 is transmitted to the data input / output control unit 116, and the removable disk 12
0 and data such as programs, images and sounds stored in the hard disk 121 are supplied to the CPU 111 and the response output processing unit 117. The removable disk 120 and the hard disk 121 may be directly connected to the bus 114. In that case, the data input / output control unit 116 becomes unnecessary.

【0024】サブシステム102は、家庭用ゲーム機等
であり、CPU131、システム制御部132、主記憶
133、及びシステム制御部132とバス134で接続
される操作入力処理部135、データ入出力制御部13
6、応答出力処理部137から構成されており、操作盤
であるゲームパッド138、CD−ROMなどの着脱式
ディスク140、着脱式メモリカートリッジ141、デ
ィスプレイ142、スピーカ143等の周辺機器が接続
される。各々の構成要素はメインシステムのものと同様
である。
The subsystem 102 is a home-use game machine or the like, and has a CPU 131, a system controller 132, a main memory 133, an operation input processor 135 connected to the system controller 132 by a bus 134, and a data input / output controller. Thirteen
6, a response output processing unit 137, and is connected with peripheral devices such as a game pad 138 which is an operation panel, a removable disk 140 such as a CD-ROM, a removable memory cartridge 141, a display 142, and a speaker 143. . Each component is similar to that of the main system.

【0025】システム制御部132がバスを制御し、C
PU131や応答出力処理部137のデータアクセスを
データ入出力制御部136に伝え、着脱式ディスク14
0や着脱式メモリカートリッジ141に格納されたプロ
グラムや画像、音声などのデータをCPU131に供給
する。特に家庭用ゲーム機の場合、ゲーム画面の切り替
え時等に、着脱式ディスク140や着脱式メモリカート
リッジ141に格納されたプログラムをCPU131
(すなわち、主記憶133)に、画像や音声などのデー
タを応答出力処理部137供給しておき、ゲーム実行時
には操作入力処理部135を経由したゲームパッド13
8の操作情報に基づき、CPU131が応答出力処理部
137の処理を逐次指示する。
The system control unit 132 controls the bus, and C
The data access of the PU 131 and the response output processing unit 137 is transmitted to the data input / output control unit 136, and the removable disk 14
0 or data stored in the removable memory cartridge 141 such as programs, images, and sounds is supplied to the CPU 131. Particularly in the case of a home-use game machine, a program stored in the removable disk 140 or the removable memory cartridge 141 is executed by the CPU 131 when the game screen is switched.
The response output processing unit 137 is supplied with data such as images and voices (that is, the main memory 133), and the game pad 13 via the operation input processing unit 135 at the time of game execution.
Based on the operation information of No. 8, the CPU 131 sequentially instructs the processing of the response output processing unit 137.

【0026】図2は本発明を適用して、メインシステム
101とサブシステム201を接続したシステムの一実
施例を示す図である。サブシステム201には、サブシ
ステム102の構成に加え、外部との接続端子を持つア
クセス変換回路211、映像合成回路213、音合成回
路212が搭載されている。アクセス変換回路211
は、メインシステム101のバス114と、各々の入出
力端子を介して接続される。アクセス変換回路211
は、バス134を監視し、システム制御部132及び応
答出力処理部137からデータ入出力制御部136への
アクセスのうち、着脱式ディスク120及び140とハ
ードディスク121へのアクセスを検出し、それをメイ
ンシステム101のバス114のアクセスに変換する。
これにより、サブシステム201がメインシステム10
1の入出力機器である着脱式ディスク120及び140
とハードディスク121を共用することが可能となる。
FIG. 2 is a diagram showing an embodiment of a system in which the main system 101 and the subsystem 201 are connected by applying the present invention. In addition to the configuration of the subsystem 102, the subsystem 201 includes an access conversion circuit 211 having an external connection terminal, a video synthesis circuit 213, and a sound synthesis circuit 212. Access conversion circuit 211
Are connected to the bus 114 of the main system 101 via the respective input / output terminals. Access conversion circuit 211
Monitors the bus 134, detects the access to the removable disks 120 and 140 and the hard disk 121 among the accesses from the system control unit 132 and the response output processing unit 137 to the data input / output control unit 136, and detects them. The access is converted to the bus 114 of the system 101.
As a result, the subsystem 201 becomes the main system 10
Detachable disks 120 and 140 that are one input / output device
And the hard disk 121 can be shared.

【0027】アクセス変換回路211において、アクセ
ス検出回路223は、サブシステム201のバス134
のアドレス信号ADDR1と制御信号CTRL1を監視
し、着脱式ディスク120及び140とハードディスク
121へのアクセスを検出し、DMA(ダイレクトメモ
リアクセス)要求回路222を起動する。DMA要求回
路222は、メインシステム101のバス114上の制
御信号CTRL2を介して、システム制御部112に対
してメインシステム101のバス114上のDMAを要
求する。
In the access conversion circuit 211, the access detection circuit 223 has the bus 134 of the subsystem 201.
The address signal ADDR1 and the control signal CTRL1 are monitored to detect access to the removable disks 120 and 140 and the hard disk 121, and the DMA (direct memory access) request circuit 222 is activated. The DMA request circuit 222 requests the system control unit 112 for DMA on the bus 114 of the main system 101 via the control signal CTRL2 on the bus 114 of the main system 101.

【0028】システム制御部112がアクセス権調停を
行い、制御信号CTRL2を介してDMA要求回路22
2にDMA許可を出力する。これを受けて、DMA転送
制御回路224は、メインシステム101のバス114
の制御信号CTRL2、アドレス信号ADDR2を制御
して、データ入出力制御部116を経由した着脱式ディ
スク140やハードディスク121とのデータDATA
2の転送を実行する。それに応じて、転送制御回路22
5がサブシステム201のバス134上の制御信号CT
RL1、アドレス信号ADDR1を制御して、システム
制御部132、または応答出力処理部137へデータD
ATA1の転送を実行する。
The system controller 112 arbitrates the access right, and the DMA request circuit 22 receives the control signal CTRL2.
2 outputs the DMA permission. In response to this, the DMA transfer control circuit 224 causes the bus 114 of the main system 101 to operate.
By controlling the control signal CTRL2 and the address signal ADDR2 of the data input / output control unit 116 and data DATA with the removable disk 140 or the hard disk 121.
2 transfer is executed. Accordingly, the transfer control circuit 22
5 is a control signal CT on the bus 134 of the subsystem 201
By controlling the RL1 and the address signal ADDR1, the data D is sent to the system control unit 132 or the response output processing unit 137.
Perform ATA1 transfer.

【0029】映像合成回路213、音合成回路212
は、入力端子から入力されるメインシステム101の応
答出力処理部117からの表示、サウンド出力と、サブ
システム201の応答出力処理部137からの表示、サ
ウンド出力とを合成し、ディスプレイ142、スピーカ
143に出力する。このとき、アクセス変換回路に、上
記ディスクアクセスと同じように、メインシステム10
1からサブシステム201の応答出力処理部137への
アクセスを可能とする機能を持たせ、更に応答出力処理
部137にそれぞれの合成回路の制御機能を持たせる
と、表示合成制御(ウィンドウの大きさ、位置など)や
音合成制御(各々の音量など)が行なえる。
Video synthesis circuit 213 and sound synthesis circuit 212
Is a combination of the display and sound output from the response output processing unit 117 of the main system 101, which is input from the input terminal, and the display and sound output from the response output processing unit 137 of the subsystem 201. Output to. At this time, in the access conversion circuit, the main system 10
When the response output processing unit 137 is provided with the function of enabling access to the response output processing unit 137 of the subsystem 201 and the response output processing unit 137 is also provided with the control function of each synthesis circuit, display synthesis control (window size , Position, etc.) and sound synthesis control (volume of each, etc.) can be performed.

【0030】図3は本発明を適用して、メインシステム
101と接続型サブシステム301を接続したシステム
の別の実施例を示す図である。メインシステム101と
接続型サブシステム301が着脱式ディスク120、1
40やハードディスク121との転送処理を、同時には
行なわない場合にこの実施例の構成が採用できる。図2
の実施例との相異は、アクセス変換回路311が、バス
114上でのDMA転送ではなく、着脱式ディスク12
0、140やハードディスク121との転送処理を直接
行なう点にあり、図2の実施例と比較して、アクセス変
換回路311の構成が簡単になるという効果がある。各
々のシステムが接続端子を持つことは図2と同じであ
る。但し、直接着脱式ディスク120、140を、バス
114の代わりに専用の端子を介してアクセスする点が
異なる。
FIG. 3 is a diagram showing another embodiment of a system in which the main system 101 and the connection-type subsystem 301 are connected by applying the present invention. Main system 101 and connection type subsystem 301 are removable disks 120, 1
The configuration of this embodiment can be adopted when the transfer processing with the hard disk 121 and the hard disk 121 is not performed simultaneously. Figure 2
The difference from the embodiment is that the access conversion circuit 311 does not perform the DMA transfer on the bus 114 but the removable disk 12
0, 140 and the hard disk 121 are directly transferred, which has the effect of simplifying the configuration of the access conversion circuit 311 as compared with the embodiment of FIG. It is the same as FIG. 2 that each system has a connection terminal. However, they are different in that the removable disks 120 and 140 are directly accessed through a dedicated terminal instead of the bus 114.

【0031】図4は本発明を適用して、メインシステム
101と接続型サブシステム401を接続したシステム
の別の実施例を示す図である。図2の実施例との相異
は、サブシステム401側に着脱式ディスク120、1
40を接続する点と、アクセス変換回路411が、メイ
ンシステム101のバス114を監視し、システム制御
部112から着脱式ディスク120、140へのアクセ
スを検出し、それをサブシステム401のバス134の
アクセスに変換する点とにある。
FIG. 4 is a diagram showing another embodiment of a system in which the main system 101 and the connection-type subsystem 401 are connected by applying the present invention. The difference from the embodiment of FIG. 2 is that the removable disk 120, 1 is provided on the subsystem 401 side.
40, and the access conversion circuit 411 monitors the bus 114 of the main system 101, detects access from the system control unit 112 to the removable disks 120 and 140, and detects the access to the bus 134 of the subsystem 401. The point is to convert to access.

【0032】アクセス変換回路411において、アクセ
ス検出回路423は、メインシステム101のバス11
4のアドレス信号ADDR2と制御信号CTRL2を監
視し、着脱式ディスク120及び140へのアクセスを
検出し、DMA要求回路422を起動する。DMA要求
回路422は、サブシステム401のバス134上の制
御信号CTRL1を制御して、サブシステム401のバ
ス134上のDMAを要求する。
In the access conversion circuit 411, the access detection circuit 423 controls the bus 11 of the main system 101.
4 to monitor the address signal ADDR2 and the control signal CTRL2, detect access to the removable disks 120 and 140, and activate the DMA request circuit 422. The DMA request circuit 422 controls the control signal CTRL1 on the bus 134 of the subsystem 401 to request the DMA on the bus 134 of the subsystem 401.

【0033】システム制御部132から、制御信号CT
RL1によりDMA許可を受けると、DMA転送制御回
路424が、サブンシステム401のバス134の制御
信号CTRL1、アドレス信号ADDR1を制御して、
データ入出力制御部136を経由した着脱式ディスク1
20とのデータDATA1の転送を実行する。これを受
けて転送制御回路425はメインシステム101のバス
114上の制御信号CTRL2、アドレス信号ADDR
2を制御して、データDATA2の転送を実行する。こ
れにより、メインシステム101がサブシステム401
の入出力機器である着脱式ディスク120及び140を
共用することが可能となる。この実施例では、サブシス
テム側に着脱式ディスクを持たせるので、メインシステ
ムの構成が簡単になるという効果がある。
From the system controller 132, the control signal CT
When the DMA permission is received by RL1, the DMA transfer control circuit 424 controls the control signal CTRL1 and the address signal ADDR1 of the bus 134 of the subsystem 401,
Removable disk 1 via data input / output control unit 136
The transfer of data DATA1 with 20 is executed. In response to this, the transfer control circuit 425 controls the control signal CTRL2 and the address signal ADDR on the bus 114 of the main system 101.
2 is controlled to execute the transfer of the data DATA2. As a result, the main system 101 becomes the subsystem 401
It becomes possible to share the removable disks 120 and 140 which are the input / output devices of the above. In this embodiment, the subsystem is provided with a removable disk, which has the effect of simplifying the configuration of the main system.

【0034】図5は、別のサブシステムの構成例を示す
図である。サブシステム502では、操作入力処理部5
15、及びデータ入出力制御部516は直接システム制
御部512に接続されており、応答出力処理部517と
パターンメモリ541はバス514を介してシステム制
御部512に接続されている。
FIG. 5 is a diagram showing a configuration example of another subsystem. In the subsystem 502, the operation input processing unit 5
15, the data input / output control unit 516 is directly connected to the system control unit 512, and the response output processing unit 517 and the pattern memory 541 are connected to the system control unit 512 via the bus 514.

【0035】図6は、図5の構成を適用して、メインシ
ステム101と接続型サブシステム601を接続したシ
ステムの他の実施例を示す図である。サブシステム60
1は図5の構成に加え、アクセス変換回路611を持
つ。アクセス変換回路611はデータ入出力制御部51
6から着脱式ディスク530やハードディスク121へ
のアクセスを、メインシステム101のDMAに変換す
る。これにより、サブシステム601がメインシステム
101の入出力機器である着脱式ディスク120及び1
40やハードディスク121を共用することが可能とな
る。
FIG. 6 is a diagram showing another embodiment of a system in which the main system 101 and the connection type subsystem 601 are connected by applying the configuration of FIG. Subsystem 60
1 has an access conversion circuit 611 in addition to the configuration of FIG. The access conversion circuit 611 is the data input / output control unit 51.
The access from 6 to the removable disk 530 or the hard disk 121 is converted into the DMA of the main system 101. As a result, the subsystem 601 is the removable disk 120 or 1 which is the input / output device of the main system 101.
40 and the hard disk 121 can be shared.

【0036】図7は本発明を適用して、メインシステム
101と接続型サブシステム701を接続したシステム
の別の実施例を示す図である。図6の実施例との相異
は、アクセス変換回路711が、バス114上でのDM
A転送ではなく、着脱式ディスク530との転送処理を
直接行なう点にある。メインシステム101と接続型サ
ブシステム701が着脱式ディスク530やハードディ
スク121との転送処理を、同時には行なわない場合に
この実施例の構成が採用できる。これにより、サブシス
テム701がメインシステム101の入出力機器である
着脱式ディスク120及び530やハードディスク12
1を共用することが可能となる。図6の実施例と比較し
て、アクセス変換回路711の構成が簡単になるという
効果がある。
FIG. 7 is a diagram showing another embodiment of the system in which the main system 101 and the connection type subsystem 701 are connected by applying the present invention. The difference from the embodiment of FIG. 6 is that the access conversion circuit 711 performs DM on the bus 114.
The point is that the transfer process with the removable disk 530 is performed directly instead of the A transfer. The configuration of this embodiment can be adopted when the main system 101 and the connection-type subsystem 701 do not perform transfer processing with the removable disk 530 or the hard disk 121 at the same time. As a result, the subsystem 701 is the input / output device of the main system 101, the removable disks 120 and 530, and the hard disk 12.
1 can be shared. Compared with the embodiment of FIG. 6, there is an effect that the configuration of the access conversion circuit 711 becomes simpler.

【0037】図8は本発明を適用して、メインシステム
101と接続型サブシステム801を接続したシステム
の別の実施例を示す図である。図6の実施例との相異
は、アクセス変換回路811が、バス114上で、メイ
ンシステム101のシステム制御部112からデータ入
出力制御部116へのアクセスのうち、着脱式ディスク
120、530へのアクセスを検出し、サブシステム8
01内の着脱式ディスク120、530をアクセスする
点にある。これにより、メインシステム101がサブシ
ステム801の入出力機器である着脱式ディスク120
及び530を共用することが可能となる。アクセス変換
回路811は、図8(b)のように、データ入出力制御
部516を介して行なう構成にしてもよいし、図4
(b)に示すアクセス変換回路のように、データ入出力
制御部516とアクセス権調停を行ない、DMA転送を
行うようにしてもよい。
FIG. 8 is a diagram showing another embodiment of a system in which the main system 101 and the connection type subsystem 801 are connected by applying the present invention. The difference from the embodiment of FIG. 6 is that the access conversion circuit 811 accesses the removable disks 120, 530 in the access from the system control unit 112 of the main system 101 to the data input / output control unit 116 on the bus 114. Access to subsystem 8
01 is to access the removable disks 120 and 530. This allows the main system 101 to be the removable disk 120 that is the input / output device of the subsystem 801.
And 530 can be shared. The access conversion circuit 811 may be configured to be performed via the data input / output control unit 516 as shown in FIG.
As in the access conversion circuit shown in (b), access right arbitration may be performed with the data input / output control unit 516 to perform DMA transfer.

【0038】図9は、図2(a)の実施例において、合
成回路142、143をメインシステム901に搭載し
た実施例である。サブシステム902、904の応答出
力処理部137からの表示、サウンド出力を、メインシ
ステム901の応答出力処理部117からの表示、サウ
ンド出力と合成し、ディスプレイ142、スピーカ14
3に出力する。サブシステムの構成が簡単になるという
効果がある。
FIG. 9 shows an embodiment in which the synthesis circuits 142 and 143 are mounted on the main system 901 in the embodiment of FIG. 2 (a). The display and sound output from the response output processing unit 137 of the subsystems 902 and 904 are combined with the display and sound output from the response output processing unit 117 of the main system 901, and the display 142 and the speaker 14 are combined.
Output to 3. This has the effect of simplifying the subsystem configuration.

【0039】図10は、サブシステムを拡張カードの形
態で実装する実施例を示したものである。1001は、
メインシステム101を基板の形態で実装したものであ
る。1002は上述したサブシステム201、301、
401、601、701、801、902、904を単
一基板の形態で実装したものである。1003は、着脱
式ディスク140を示している。
FIG. 10 shows an embodiment in which the subsystem is mounted in the form of an expansion card. 1001 is
The main system 101 is mounted in the form of a board. 1002 is the above-mentioned subsystem 201, 301,
401, 601, 701, 801, 902, 904 are mounted in the form of a single substrate. Reference numeral 1003 indicates a removable disc 140.

【0040】図10(a)は、メインシステム1001
が着脱式ディスク1003を有している場合の共用方法
について示す図である。サブシステム1002から着脱
式ディスク1003へのアクセスは、コネクタ1004
を経由してメインシステム1001に伝えられ、さらに
コネクタ1005からケーブル1006を通じてデータ
入出力機器1003へ伝えられる。なお、データ入出力
制御部116はメインシステム1001、着脱式ディス
ク1003のいずれにあってもよい。
FIG. 10A shows the main system 1001.
FIG. 10 is a diagram showing a sharing method in the case of having a removable disc 1003. Access to the removable disk 1003 from the subsystem 1002 is via a connector 1004.
Is transmitted to the main system 1001 via the connector 1005 and further to the data input / output device 1003 from the connector 1005 through the cable 1006. The data input / output control unit 116 may be located in either the main system 1001 or the removable disk 1003.

【0041】図10(b)は、サブシステム1002が
着脱式ディスク1003を有している場合の共用方法に
ついて示す図である。メインシステム1001から着脱
式ディスク1003へのアクセスは、コネクタ1004
を経由してサブシステム1002に伝えられ、さらにコ
ネクタ1007からケーブル1006を通じてデータ入
出力機器1003へ伝えられる。なお、データ入出力制
御部136はサブシステム1001、着脱式ディスク1
003のいずれにあってもよい。
FIG. 10B is a diagram showing a sharing method when the subsystem 1002 has the removable disk 1003. Access to the removable disk 1003 from the main system 1001 is performed by the connector 1004.
Via the connector 1007 to the data input / output device 1003 via the cable 1006. The data input / output control unit 136 includes the subsystem 1001 and the removable disk 1.
003.

【0042】図13は、図8(a)の構成において合成
回路142、143をメインシステム101に搭載した
実施例である。サブシステム904の応答出力処理部5
17からの表示、サウンド出力を、合成回路142、1
43にて、メインシステム901の応答出力処理部11
7からの表示、サウンド出力と合成し、ディスプレイ1
12、スピーカ113に出力する。サブシステムの構成
が簡単になるという効果がある。なお、アクセス変換回
路811は、図8(a)のアクセス変換回路と同じよう
に、図8(b)または図4(b)の構成をもつ。
FIG. 13 shows an embodiment in which the synthesis circuits 142 and 143 are mounted on the main system 101 in the configuration of FIG. Response output processing unit 5 of subsystem 904
The display and sound output from 17 are combined with the synthesis circuits 142, 1
At 43, the response output processing unit 11 of the main system 901.
Display from 7, combined with sound output, display 1
12, output to the speaker 113. This has the effect of simplifying the subsystem configuration. The access conversion circuit 811 has the configuration of FIG. 8B or FIG. 4B similarly to the access conversion circuit of FIG.

【0043】図12は、例えば図13のサブシステム9
04の構成を単一基板に搭載したゲームカードの構成を
示す図である。ゲームカードはゲームパッドと接続する
コネクタ1202、ゲームカセットやゲームCD−RO
Mドライブを接続するコネクタ1203、PC本体と接
続するコネクタ1204を持ち、内部ではゲーム機論理
回路1205とバスインタフェース回路1206があ
る。ゲーム機論理回路1205は、操作入力処理部51
5、データ入出力制御部516、応答出力処理部51
7、CPU511、メモリ513から構成されている。
バスインタフェース回路1206はアクセス変換回路8
11に相当する。コネクタ1204は、バスインタフェ
ース回路1206の入出力と、応答出力処理部517の
映像、音出力をカード外部に伝えるもので、同一のコネ
クタであってもよいし、各々別々のコネクタに分けても
よい。
FIG. 12 shows the subsystem 9 of FIG. 13, for example.
It is a figure which shows the structure of the game card which mounted the structure of 04 on the single board | substrate. The game card is a connector 1202 for connecting to a game pad, a game cassette or a game CD-RO.
It has a connector 1203 for connecting the M drive and a connector 1204 for connecting to the PC main body, and internally has a game machine logic circuit 1205 and a bus interface circuit 1206. The game machine logic circuit 1205 includes the operation input processing unit 51.
5, data input / output control unit 516, response output processing unit 51
7, a CPU 511, and a memory 513.
The bus interface circuit 1206 is the access conversion circuit 8
It corresponds to 11. The connector 1204 transmits the input / output of the bus interface circuit 1206 and the image and sound output of the response output processing unit 517 to the outside of the card, and may be the same connector or may be divided into separate connectors. .

【0044】図11は、ゲームカードが接続された情報
処理装置の概観を示す図である。ゲームカードはバスコ
ネクタ1004によって情報処理装置1101内の本体
基板1001と接続されており、ゲーム操作入出力機器
コネクタ1102はケーブル1103により接続端子1
007と接続されており、ゲーム用記憶装置1003は
ケーブル1006により接続端子1007と接続されて
いる。
FIG. 11 is a diagram showing an overview of an information processing device to which a game card is connected. The game card is connected to the main body board 1001 in the information processing apparatus 1101 by a bus connector 1004, and the game operation input / output device connector 1102 is connected by a cable 1103 to a connection terminal 1
007, and the game storage device 1003 is connected to the connection terminal 1007 by a cable 1006.

【0045】なお、サブシステム1002の実装形態は
上述したサブシステム201、301、401、60
1、701、801、902、904をPCMCIAカ
ードなどのICカードの形態で実装したものでも良いこ
とは明らかである。
The subsystem 1002 is mounted in the above-mentioned subsystems 201, 301, 401, 60.
It is obvious that the components 1, 701, 801, 902 and 904 may be mounted in the form of an IC card such as a PCMCIA card.

【0046】したがって、本発明によれば、パーソナル
コンピュータ等の情報処理装置に、家庭用ゲーム機等の
機能を簡単に付加することが可能である。
Therefore, according to the present invention, it is possible to easily add the function of a home game machine or the like to an information processing apparatus such as a personal computer.

【0047】[0047]

【発明の効果】以上述べたように、本発明によれば、専
用のマイクロプロセッサ、描画処理装置、音処理装置、
外部記憶装置などを持つ家庭用ゲーム機と、汎用的なパ
ーソナルコンピュータとで、外部記憶装置や、映像、音
等の出力手段を共用することが可能になる。この結果、
低コストで、各々のシステムの特徴機能を活かすことが
出来る使い勝手のよい情報処理装置を提供することがで
きる。
As described above, according to the present invention, a dedicated microprocessor, drawing processing device, sound processing device,
It is possible to share an external storage device and an output unit for outputting images, sounds, and the like between a home-use game machine having an external storage device and a general-purpose personal computer. As a result,
It is possible to provide an easy-to-use information processing device that can utilize the characteristic functions of each system at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】メインシステム及びサブシステムの構成例を示
す図である。
FIG. 1 is a diagram showing a configuration example of a main system and a subsystem.

【図2】本発明を適用した一実施例の概略構成を示す図
である。
FIG. 2 is a diagram showing a schematic configuration of an embodiment to which the present invention is applied.

【図3】本発明を適用した別の実施例の概略構成を示す
図である。
FIG. 3 is a diagram showing a schematic configuration of another embodiment to which the present invention is applied.

【図4】本発明を適用した別の実施例の概略構成を示す
図である。
FIG. 4 is a diagram showing a schematic configuration of another embodiment to which the present invention is applied.

【図5】サブシステムの別の構成例を示す図である。FIG. 5 is a diagram showing another configuration example of the subsystem.

【図6】本発明を適用した別の実施例の概略構成を示す
図である。
FIG. 6 is a diagram showing a schematic configuration of another embodiment to which the present invention is applied.

【図7】本発明を適用した別の実施例の概略構成を示す
図である。
FIG. 7 is a diagram showing a schematic configuration of another embodiment to which the present invention is applied.

【図8】本発明を適用した別の実施例の概略構成を示す
図である。
FIG. 8 is a diagram showing a schematic configuration of another embodiment to which the present invention is applied.

【図9】本発明を適用した別の実施例の概略構成を示す
図である。
FIG. 9 is a diagram showing a schematic configuration of another embodiment to which the present invention is applied.

【図10】本発明を適用した実施例の実装形態を示す図
である。
FIG. 10 is a diagram showing a mounting form of an example to which the present invention is applied.

【図11】本発明を適用した実施例の実装形態を示す図
である。
FIG. 11 is a diagram showing a mounting form of an example to which the present invention is applied.

【図12】本発明を適用したゲームカードの構成を示す
図である。
FIG. 12 is a diagram showing a configuration of a game card to which the present invention has been applied.

【図13】本発明を適用した別の実施例の概略構成を示
す図である。
FIG. 13 is a diagram showing a schematic configuration of another embodiment to which the present invention is applied.

【符号の説明】[Explanation of symbols]

101…メインシステム、111…CPU、112…シ
ステム制御部、113…主記憶、114…バス、116
…データ入出力制御部、117…応答出力処理部、12
0…着脱式ディスク、121…ハードディスク、122
…ディスレイ、123…スピーカ、131…CPU、1
32…システム制御部、133…主記憶、134…バ
ス、136…データ入出力制御部、137…応答出力処
理部、140…着脱式ディスク、141…着脱式メモリ
カートリッジ、142…ディスプレイ、143…スピー
カ、201…接続型サブシステム、211…アクセス変
換回路、222…DMAアクセス要求回路、223…ア
クセス検出回路、224…DMA転送制御回路、225
…転送制御回路、226…データパス、301…接続型
サブシステム、311…アクセス変換回路、323…ア
クセス検出回路、325…転送制御回路、326…デー
タパス、541…パターンメモリ、1001…メインシ
ステム、1002…サブシステム、1003…着脱式デ
ィスク、1004…コネクタ、1005…コネクタ、1
006…ケーブル、1007…コネクタ、1101…情
報処理装置、1102ゲーム操作入出力機器ポート、1
103…ケーブル、1104…コネクタ、1201…ゲ
ームカード、1202…コネクタ、1203…コネク
タ、1204…コネクタ、1205…ゲーム機論理回
路。
101 ... Main system, 111 ... CPU, 112 ... System control unit, 113 ... Main memory, 114 ... Bus, 116
... data input / output control unit 117 ... response output processing unit 12
0 ... Removable disk, 121 ... Hard disk, 122
... Display, 123 ... Speaker, 131 ... CPU, 1
32 ... System control unit, 133 ... Main memory, 134 ... Bus, 136 ... Data input / output control unit, 137 ... Response output processing unit, 140 ... Removable disk, 141 ... Removable memory cartridge, 142 ... Display, 143 ... Speaker , 201 ... Connection type subsystem, 211 ... Access conversion circuit, 222 ... DMA access request circuit, 223 ... Access detection circuit, 224 ... DMA transfer control circuit, 225
... transfer control circuit, 226 ... data path, 301 ... connection type subsystem, 311 ... access conversion circuit, 323 ... access detection circuit, 325 ... transfer control circuit, 326 ... data path, 541 ... pattern memory, 1001 ... main system, 1002 ... Subsystem, 1003 ... Removable disk, 1004 ... Connector, 1005 ... Connector, 1
006 ... Cable, 1007 ... Connector, 1101 ... Information processing device, 1102 Game operation input / output device port, 1
103 ... Cable, 1104 ... Connector, 1201 ... Game card, 1202 ... Connector, 1203 ... Connector, 1204 ... Connector, 1205 ... Game machine logic circuit.

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G06F 1/16 13/36 310 D 9172−5E G06T 1/00 Continuation of front page (51) Int.Cl. 6 Identification code Office reference number FI Technical display location G06F 1/16 13/36 310 D 9172-5E G06T 1/00

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】それぞれ中央演算処理部と、該中央演算処
理部の処理結果を画像情報または音情報として出力処理
を行う応答出力処理部と、前記中央演算処理部と応答出
力処理部との情報のやり取りを制御する制御部とを備え
た第1と第2の処理装置と、 前記第1の処理装置に接続される記憶媒体交換可能な外
部記憶装置と、 前記第1と第2の処理装置に接続され、前記第2の処理
装置から前記記憶媒体交換可能な外部記憶装置へのアク
セスを可能にするアクセス変換回路と、 前記第1と第2の処理装置の応答出力処理部出力を合成
する合成回路と、 前記合成回路に接続される画像または音出力装置とを備
えてなる情報処理装置。
1. A central processing unit, a response output processing unit for outputting a processing result of the central processing unit as image information or sound information, and information of the central processing unit and the response output processing unit. First and second processing devices having a control unit for controlling the exchange of data, a storage medium exchangeable external storage device connected to the first processing device, and the first and second processing devices And an access conversion circuit that enables the second processing device to access the storage medium exchangeable external storage device, and a response output processing unit output of the first and second processing devices. An information processing apparatus comprising a synthesizing circuit and an image or sound output device connected to the synthesizing circuit.
【請求項2】第1の中央演算処理部と、該第1の中央演
算処理部の処理結果を画像情報または音情報として出力
処理を行う第1の応答出力処理部と、前記第1の中央演
算処理部と、前記外部記憶装置または第1の応答出力処
理部との情報のやり取りを制御する制御部とを備えた処
理装置であって、 前記処理装置は、該第1の中央演算処理部からアクセス
される記憶媒体交換可能な外部記憶装置との接続部、お
よび第2の中央演算処理部と、第2の中央演算処理部の
処理結果を画像情報または音情報として出力処理を行う
第2の応答出力処理部と、第2の中央演算処理部または
第2の応答出力処理部から前記記憶媒体交換可能な外部
記憶装置へのアクセスを処理するアクセス変換回路とを
備えた外部の処理装置との接続部を備え、かつ、 前記制御部は、前記アクセス変換回路とのアクセス権を
調停する機能を有してなる処理装置。
2. A first central processing unit, a first response output processing unit for performing output processing of a processing result of the first central processing unit as image information or sound information, and the first central processing unit. A processing device comprising: an arithmetic processing unit; and a control unit that controls exchange of information with the external storage device or the first response output processing unit, wherein the processing device is the first central arithmetic processing unit. A second central processing unit for connecting a storage medium exchangeable external storage device accessed from the second central processing unit, and second processing for outputting the processing result of the second central processing unit as image information or sound information. And an access conversion circuit for processing an access from the second central processing unit or the second response output processing unit to the external storage device capable of exchanging the storage medium, and an external processing device. And a connection part, and Control unit, the processing device comprising a function for arbitrating access rights to the access conversion circuit.
【請求項3】中央演算処理部と、前記中央演算処理部の
処理結果を外部の出力装置に画像情報または音情報とし
て出力処理する応答出力処理部と、前記中央演算処理部
または前記応答出力処理部から記憶媒体交換可能な記憶
装置へのアクセスを、外部の処理装置に接続された記憶
媒体交換可能な外部記憶装置へのアクセスに変換するア
クセス変換回路とを備えた情報処理装置。
3. A central processing unit, a response output processing unit for outputting a processing result of the central processing unit to an external output device as image information or sound information, and the central processing unit or the response output processing. An information processing apparatus, comprising: an access conversion circuit that converts an access from a unit to a storage device capable of exchanging a storage medium to an access to an external storage device capable of exchanging a storage medium connected to an external processing device.
【請求項4】前記アクセス変換回路は前記第2の処理装
置内において、中央演算処理部が前記第1の処理装置に
接続された外部記憶装置に対して行うアクセスを検知す
るアクセス検出回路と、 該アクセス検出回路が検出したアクセスに基づき、該交
換可能な外部記憶装置が接続された前記第1の処理装置
へのDMAアクセス要求を行うDMAアクセス要求回路
と、 DMAアクセス許可を受けた後にDMA転送を行うDM
A転送制御回路とを備えてなる請求項1記載の情報処理
装置。
4. An access detection circuit for detecting an access made by a central processing unit to an external storage device connected to the first processing device, in the second processing device. A DMA access request circuit for making a DMA access request to the first processing unit to which the exchangeable external storage device is connected, based on the access detected by the access detection circuit, and a DMA transfer after receiving a DMA access permission. Do DM
The information processing apparatus according to claim 1, further comprising an A transfer control circuit.
【請求項5】前記第1、第2の処理装置のいずれか一方
は、単一基板の形態で実装することを特徴とする請求項
1記載の情報処理装置。
5. The information processing apparatus according to claim 1, wherein either one of the first and second processing devices is mounted in the form of a single substrate.
【請求項6】前記第1、第2の処理装置の何れか一方
は、ICカードの形態で実装することを特徴とする請求
項1記載の情報処理装置。
6. The information processing apparatus according to claim 1, wherein one of the first and second processing devices is mounted in the form of an IC card.
【請求項7】少なくともゲーム操作入力機器との接続の
ための第1の接続端子と、 ゲーム用記憶装置との接続のための第2の接続端子と、 パーソナルコンピュータとの接続のための第3の接続端
子と、 前記第1の接続端子からの信号の入力を行う操作入力処
理部と、前記第2の接続端子との間でのデータの入出力
を制御するデータ入出力制御部と、ゲーム用表示データ
またはゲーム用サウンドデータを生成する応答出力処理
部と、これら各手段を制御する制御部とを有するゲーム
機論理回路と、 前記第2の接続端子と、第3の接続端子とに接続され、
前記パーソナルコンピュータと前記ゲーム用記憶装置の
間でデータの転送を制御するバスインタフェース制御部
とを単一基板に備えてなるゲームカード。
7. A first connection terminal for connection with at least a game operation input device, a second connection terminal for connection with a game storage device, and a third connection terminal for connection with a personal computer. Connection terminal, an operation input processing section for inputting a signal from the first connection terminal, a data input / output control section for controlling input / output of data between the second connection terminal, and a game. Connected to the second connection terminal and the third connection terminal, a game machine logic circuit having a response output processing section for generating game display data or game sound data, and a control section for controlling each of these means. Is
A game card comprising a single board and a bus interface control unit for controlling data transfer between the personal computer and the game storage device.
【請求項8】表示装置とパーソナルコンピュータ本体と
で構成される情報処理装置において、 ゲームカードと
して家庭用ゲーム機機能とゲームパッド及びゲーム専用
カセットまたはCD−ROMドライブインタフェースを
単一基板形態で実装し、 パーソナルコンピュータ本体内に該ゲームカードを搭載
し、該パーソナルコンピュータ本体が該ゲーム機機能と
ゲームパッド及びゲーム専用カセットまたはCD−RO
Mドライブインタフェースを持つことを特徴とする情報
処理装置。
8. An information processing apparatus comprising a display device and a personal computer main body, wherein a home game machine function as a game card, a game pad and a game dedicated cassette or a CD-ROM drive interface are mounted in a single board form. , The personal computer main body is equipped with the game card, and the personal computer main body has the function of the game machine, a game pad, and a cassette or CD-RO dedicated to the game.
An information processing apparatus having an M drive interface.
【請求項9】前記ゲームカードをICカードの形態で実
装することを特徴とする請求項8記載の情報処理装置。
9. The information processing apparatus according to claim 8, wherein the game card is mounted in the form of an IC card.
JP6266548A 1994-10-31 1994-10-31 Game card and information processor using the same Pending JPH08129623A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6266548A JPH08129623A (en) 1994-10-31 1994-10-31 Game card and information processor using the same
TW084111311A TW344813B (en) 1994-10-31 1995-10-26 Game card and information processing system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6266548A JPH08129623A (en) 1994-10-31 1994-10-31 Game card and information processor using the same

Publications (1)

Publication Number Publication Date
JPH08129623A true JPH08129623A (en) 1996-05-21

Family

ID=17432387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6266548A Pending JPH08129623A (en) 1994-10-31 1994-10-31 Game card and information processor using the same

Country Status (2)

Country Link
JP (1) JPH08129623A (en)
TW (1) TW344813B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030035301A (en) * 2001-10-31 2003-05-09 (주)오픈이앤씨 Game device with card interface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030035301A (en) * 2001-10-31 2003-05-09 (주)오픈이앤씨 Game device with card interface

Also Published As

Publication number Publication date
TW344813B (en) 1998-11-11

Similar Documents

Publication Publication Date Title
US6145029A (en) Computer system with enhanced docking support
EP1011050B1 (en) A method and system for providing hot plug of adapter cards in an expanded slot environment
US6704811B2 (en) Audio CD play controller for controlling a CD-rom drive independent of system bios of a computer system
US7420565B2 (en) Point-to-point bus bridging without a bridge controller
KR970004523B1 (en) Personal computer system
US5887144A (en) Method and system for increasing the load and expansion capabilities of a bus through the use of in-line switches
US5680592A (en) System using a plurality of state machines for translating commands intended for legacy bus devices to commands for local bus devices
KR20030014352A (en) Virtual rom for device enumeration
US6237057B1 (en) Method and system for PCI slot expansion via electrical isolation
US5276864A (en) Personal computer with alternate system controller error detection
US20010022842A1 (en) Method, apparatus and storage medium for adjusting the phase of sound from multiple speaker units
JP3488132B2 (en) Method and system for remote function control and delegation in a multi-function bus support device
US6195723B1 (en) Method and system for providing peer-to-peer control in an expanded slot environment using a bridge as an agent for controlling peripheral device
US5535414A (en) Secondary data transfer mechanism between coprocessor and memory in multi-processor computer system
JP3751527B2 (en) Data processing system with vertical connector for alternative master
JP3514651B2 (en) Reboot control device
JP3380827B2 (en) Emulator device
WO1994019749A1 (en) Computer system for sharing common system resources with two or more independently operating microcomputers
JPH08129623A (en) Game card and information processor using the same
US5708815A (en) DMA emulation via interrupt muxing
JPH0544238B2 (en)
CA2299550A1 (en) Dynamic i/o allocation in a partitioned computer system
JPH05189369A (en) Personal computer system
JPH0973429A (en) Computer system and inter-bus control circuit
JP3528279B2 (en) Sound source device