JP2589329Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2589329Y2 JP2589329Y2 JP4023192U JP4023192U JP2589329Y2 JP 2589329 Y2 JP2589329 Y2 JP 2589329Y2 JP 4023192 U JP4023192 U JP 4023192U JP 4023192 U JP4023192 U JP 4023192U JP 2589329 Y2 JP2589329 Y2 JP 2589329Y2
- Authority
- JP
- Japan
- Prior art keywords
- metal particles
- semiconductor chip
- annular groove
- solder
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本考案は接続導体に対して半導体
チップを最適な厚みのろう材層を介して固着した構造の
半導体装置に関する。
チップを最適な厚みのろう材層を介して固着した構造の
半導体装置に関する。
【０００２】
【従来の技術】電力用半導体装置では放熱効果を良好に
得るために半導体チップを金属製放熱板に半田付けす
る。この時、半導体チップと放熱板の間に介在する半田
の厚みは良好な放熱性が得られ且つ熱ストレスも良好に
吸収できる最適な値に設定される。これを実現するため
に、スペーサとして機能する金属粒を混入した半田を使
用して半導体チップを放熱板に固着することがある。
得るために半導体チップを金属製放熱板に半田付けす
る。この時、半導体チップと放熱板の間に介在する半田
の厚みは良好な放熱性が得られ且つ熱ストレスも良好に
吸収できる最適な値に設定される。これを実現するため
に、スペーサとして機能する金属粒を混入した半田を使
用して半導体チップを放熱板に固着することがある。
【０００３】
【考案が解決しようとする課題】しかしながら、金属粒
が半田と共に半導体チップの下面から流出し、半田層の
厚みを所望値にできないことがある。半田中の金属粒の
含有量を増大すれば、上記問題はある程度解決できる
が、含有量の増大によって半田層中のボイドが増大し、
熱伝導率が低下するという問題が生じる。また、所定粒
径の金属粒は比較的に高価になるので、この使用量が増
大すると半導体装置のコストが必然的に高くなる。
が半田と共に半導体チップの下面から流出し、半田層の
厚みを所望値にできないことがある。半田中の金属粒の
含有量を増大すれば、上記問題はある程度解決できる
が、含有量の増大によって半田層中のボイドが増大し、
熱伝導率が低下するという問題が生じる。また、所定粒
径の金属粒は比較的に高価になるので、この使用量が増
大すると半導体装置のコストが必然的に高くなる。
【０００４】そこで、本考案の目的は半導体チップと接
続導体との間のろう材の中に金属粒を良好に介在させ、
所望厚さのろう材層を確実に得ることができる半導体装
置を提供することにある。
続導体との間のろう材の中に金属粒を良好に介在させ、
所望厚さのろう材層を確実に得ることができる半導体装
置を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本考案は、半導体チップが金属粒を含むろう材によっ
て接続導体の平坦な主面上に固着された半導体装置であ
って、前記接続導体は前記主面に実質的に環状の溝を有
し、前記環状の溝は前記半導体チップの外縁近傍に沿っ
て配置され、前記環状の溝の深さ及び幅は前記環状の溝
によって囲まれた内側領域の前記金属粒が前記環状の溝
の外側領域へ流出することを防止するように設定されて
いることを特徴とする半導体装置に係わるものである。
の本考案は、半導体チップが金属粒を含むろう材によっ
て接続導体の平坦な主面上に固着された半導体装置であ
って、前記接続導体は前記主面に実質的に環状の溝を有
し、前記環状の溝は前記半導体チップの外縁近傍に沿っ
て配置され、前記環状の溝の深さ及び幅は前記環状の溝
によって囲まれた内側領域の前記金属粒が前記環状の溝
の外側領域へ流出することを防止するように設定されて
いることを特徴とする半導体装置に係わるものである。
【０００６】
【考案の作用効果】本考案によれば、接続導体の主面の
実質的に環状な溝によってこの溝の内側の金属粒の溝の
外側への流出を防止することができる。この結果、半導
体チップと接続導体との間に所望量の金属粒を配置する
ことができ、金属粒のスペーサ効果によって、所望厚さ
のろう材層を得ることができる。
実質的に環状な溝によってこの溝の内側の金属粒の溝の
外側への流出を防止することができる。この結果、半導
体チップと接続導体との間に所望量の金属粒を配置する
ことができ、金属粒のスペーサ効果によって、所望厚さ
のろう材層を得ることができる。
【０００７】
【第１の実施例】次に、図１及び図２を参照して第１の
実施例に係わる電力用整流素子を説明する。図１の整流
素子は放熱性を有する金属製平板から成る接続導体１に
ろう材としての半田２を介して半導体チップ３を固着す
ることによって構成されている。放熱性を有する接続導
体１は平面的に見て円形の半導体チップ３の外縁よりも
少し内側に対応する位置に形成された環状溝部４を有す
る。半田２は粒径が約２０μｍのニッケル（Ｎｉ）粒子
からなるほぼ球形の金属粒５を１０重量％含む。この金
属粒５の融点はＰｂ−Ｓｎ半田２のそれよりも高い。な
お、金属粒５の直径は２０〜６０μｍの範囲とし、この
半田に対する含有率は２０重量％以下にすることが望ま
しい。平板状の半導体チップ３はｐｎ接合を有する半導
体層３ａと、この上下の主面に形成された一対の金属電
極層３ｂ、３ｃとから成り、下側の金属電極層３ｂが半
田２で接続導体１の主面に固着されている。
実施例に係わる電力用整流素子を説明する。図１の整流
素子は放熱性を有する金属製平板から成る接続導体１に
ろう材としての半田２を介して半導体チップ３を固着す
ることによって構成されている。放熱性を有する接続導
体１は平面的に見て円形の半導体チップ３の外縁よりも
少し内側に対応する位置に形成された環状溝部４を有す
る。半田２は粒径が約２０μｍのニッケル（Ｎｉ）粒子
からなるほぼ球形の金属粒５を１０重量％含む。この金
属粒５の融点はＰｂ−Ｓｎ半田２のそれよりも高い。な
お、金属粒５の直径は２０〜６０μｍの範囲とし、この
半田に対する含有率は２０重量％以下にすることが望ま
しい。平板状の半導体チップ３はｐｎ接合を有する半導
体層３ａと、この上下の主面に形成された一対の金属電
極層３ｂ、３ｃとから成り、下側の金属電極層３ｂが半
田２で接続導体１の主面に固着されている。
【０００８】金属粒５の流出防止部分として働く接続導
体１の溝部４の幅Ｗは金属粒５の直径Ｄよりも若干小さ
く形成されている。
体１の溝部４の幅Ｗは金属粒５の直径Ｄよりも若干小さ
く形成されている。
【０００９】半導体チップ３を接続導体１の主面に固着
する際には、接続導体１の主面の半導体チップ固着予定
領域上に、金属粒５を含む半田箔を載置し、この上に半
導体チップ３を載置し、半田箔を溶融させる。この時、
半田箔の量は最終的に半導体チップ３と接続導体１との
間に介在させたい半田量以上にする。半田箔を溶融する
と半田の流動が生じ、金属粒５も流動するが、外方向に
流動した金属粒５は溝部４に捕獲され、この一部が溝部
４に入り込み、これ以上外に流動しない。溝部４の幅Ｗ
は金属粒５の径Ｄよりも小さく、且つ溝部４の深さは金
属粒５の径Ｄよりも浅いので、溝部４に入り込んだ金属
粒５の一部が接続導体１の表面から突出し、これが別の
金属粒５の流出防止部分として機能する。溝部４に入り
込んだ金属粒５はスペーサとしての機能を持たないが、
ここに入り込まない金属粒５はスペーサとしての機能を
有し、この直径Ｄが半田２の層厚となり、半田２の層の
厚さを所望値にすることができる。また、半導体チップ
３を固着した後に半田２が再溶融されたとしても半田２
の厚さの変化が生じない。なお、半田付け時に、半導体
チップ３を接続導体１に対して加圧してもよいし、しな
くてもよい。しかし、加圧すると、金属粒５は移動しに
くくなるが、半田２中の気泡も抜けにくくなる。本実施
例では溝部４で金属粒５の移動を阻止しているので、気
泡の放出を円滑に進めるために特別に加圧しない半田付
け方法を採用することができる。
する際には、接続導体１の主面の半導体チップ固着予定
領域上に、金属粒５を含む半田箔を載置し、この上に半
導体チップ３を載置し、半田箔を溶融させる。この時、
半田箔の量は最終的に半導体チップ３と接続導体１との
間に介在させたい半田量以上にする。半田箔を溶融する
と半田の流動が生じ、金属粒５も流動するが、外方向に
流動した金属粒５は溝部４に捕獲され、この一部が溝部
４に入り込み、これ以上外に流動しない。溝部４の幅Ｗ
は金属粒５の径Ｄよりも小さく、且つ溝部４の深さは金
属粒５の径Ｄよりも浅いので、溝部４に入り込んだ金属
粒５の一部が接続導体１の表面から突出し、これが別の
金属粒５の流出防止部分として機能する。溝部４に入り
込んだ金属粒５はスペーサとしての機能を持たないが、
ここに入り込まない金属粒５はスペーサとしての機能を
有し、この直径Ｄが半田２の層厚となり、半田２の層の
厚さを所望値にすることができる。また、半導体チップ
３を固着した後に半田２が再溶融されたとしても半田２
の厚さの変化が生じない。なお、半田付け時に、半導体
チップ３を接続導体１に対して加圧してもよいし、しな
くてもよい。しかし、加圧すると、金属粒５は移動しに
くくなるが、半田２中の気泡も抜けにくくなる。本実施
例では溝部４で金属粒５の移動を阻止しているので、気
泡の放出を円滑に進めるために特別に加圧しない半田付
け方法を採用することができる。
【００１０】
【変形例】本考案は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 整流素子に限ることなく、トランジスタ、サイ
リスタ等にも適用可能である。 （２） 図１及び図２の溝部４を完全な環状とせずに、
不連続部分を有して実質的に環状に形成してもよい。な
お、溝部４の不連続になる部分の幅は金属粒５の直径以
下にすることが望ましい。
く、例えば次の変形が可能なものである。 （１） 整流素子に限ることなく、トランジスタ、サイ
リスタ等にも適用可能である。 （２） 図１及び図２の溝部４を完全な環状とせずに、
不連続部分を有して実質的に環状に形成してもよい。な
お、溝部４の不連続になる部分の幅は金属粒５の直径以
下にすることが望ましい。
【図１】第１の実施例の整流素子を示す断面図である。
【図２】図１の接続導体の平面図である。
１ 接続導体 ２ 半田 ３ 半導体チップ ４ 溝部 ５ 金属粒
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/52,21/58 H01L 23/12 - 23/15 H01L 23/34 - 23/473
Claims (1)
- 【請求項１】 半導体チップが金属粒を含むろう材によ
って接続導体の平坦な主面上に固着された半導体装置で
あって、 前記接続導体は前記主面に実質的に環状の溝を有し、 前記環状の溝は前記半導体チップの外縁近傍に沿って配
置され、 前記環状の溝の深さ及び幅は、前記環状の溝によって囲
まれた内側領域の前記金属粒が前記環状の溝の外側領域
へ流出することを防止するすることができるように設定
されていることを特徴とする 半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023192U JP2589329Y2 (ja) | 1992-05-20 | 1992-05-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023192U JP2589329Y2 (ja) | 1992-05-20 | 1992-05-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0593038U JPH0593038U (ja) | 1993-12-17 |
| JP2589329Y2 true JP2589329Y2 (ja) | 1999-01-27 |
Family
ID=12574961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4023192U Expired - Fee Related JP2589329Y2 (ja) | 1992-05-20 | 1992-05-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2589329Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3988735B2 (ja) * | 2004-03-15 | 2007-10-10 | 日立金属株式会社 | 半導体装置及びその製造方法 |
| JP5859046B2 (ja) * | 2014-03-07 | 2016-02-10 | 株式会社東芝 | 半導体素子 |
-
1992
- 1992-05-20 JP JP4023192U patent/JP2589329Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0593038U (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3387282B2 (ja) | 半導体装置の構造及びその製造方法 | |
| US7439617B2 (en) | Capillary underflow integral heat spreader | |
| US6600232B2 (en) | Flip-chip semiconductor package structure and process for fabricating the same | |
| US20050280142A1 (en) | Electronic assembly having an indium wetting layer on a thermally conductive body | |
| JP2004172489A (ja) | 半導体装置およびその製造方法 | |
| JP2000164531A5 (ja) | ||
| US20190355656A1 (en) | Semiconductor device | |
| CN112701087B (zh) | 一种封装结构及封装方法 | |
| TWI233682B (en) | Flip-chip package, semiconductor chip with bumps, and method for manufacturing semiconductor chip with bumps | |
| JP2589329Y2 (ja) | 半導体装置 | |
| US20220157683A1 (en) | Integrated circuit package with heat sink and manufacturing method thereof | |
| US5866951A (en) | Hybrid circuit with an electrically conductive adhesive | |
| US10943796B2 (en) | Semiconductor device assembly having a thermal interface bond between a semiconductor die and a passive heat exchanger | |
| JPH0382144A (ja) | 半導体装置の封止構造 | |
| JP3518185B2 (ja) | 突起電極の構造及びその形成方法 | |
| TWI292210B (en) | Bonding pad structure | |
| JPH05267362A (ja) | 半導体装置の実装構造 | |
| JP3078773B2 (ja) | 電子部品およびその製造方法 | |
| JP2836219B2 (ja) | 樹脂封止型半導体パッケージ | |
| CN212113624U (zh) | 一种防焊料溢出的基板结构 | |
| CN216389335U (zh) | 芯片组件 | |
| JP2962575B2 (ja) | 半導体装置 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JP7298799B1 (ja) | 半導体装置及びその製造方法 | |
| JPH06196511A (ja) | 半導体デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |