JP2586809B2 - インタリーブ通信システム - Google Patents
インタリーブ通信システムInfo
- Publication number
- JP2586809B2 JP2586809B2 JP5294864A JP29486493A JP2586809B2 JP 2586809 B2 JP2586809 B2 JP 2586809B2 JP 5294864 A JP5294864 A JP 5294864A JP 29486493 A JP29486493 A JP 29486493A JP 2586809 B2 JP2586809 B2 JP 2586809B2
- Authority
- JP
- Japan
- Prior art keywords
- depth
- signal
- communication system
- interleaver
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタルマイクロ波通
信で使用されるインタリーブ通信システムに関する。
信で使用されるインタリーブ通信システムに関する。
【０００２】
【従来の技術】近年デジタルマイクロ波通信において
は、多値変調システムの導入に伴ない、レーダスプリア
スなどの外部からの干渉による誤り発生が問題となって
いる。レーダスプリアスによる誤りは、レーダパルス巾
の時間、誤りが連続するいわゆるバースト誤りが生じる
ため、問題が大きい。このバースト誤りを低減するため
に誤り訂正システムにビットインタリーブシステムを併
用したインタリーブ通信システムが提案されている。
は、多値変調システムの導入に伴ない、レーダスプリア
スなどの外部からの干渉による誤り発生が問題となって
いる。レーダスプリアスによる誤りは、レーダパルス巾
の時間、誤りが連続するいわゆるバースト誤りが生じる
ため、問題が大きい。このバースト誤りを低減するため
に誤り訂正システムにビットインタリーブシステムを併
用したインタリーブ通信システムが提案されている。
【０００３】図２に従来のインタリーブ通信システムの
ブロック図を示す。図２では１６値直交振幅変調（１６
ＱＡＭ）のインタリーブ通信システムを示した。１６Ｑ
ＡＭのインタリーブ通信システムでは、送信装置におい
て、１６＝２4 なので４列のデータ列Ｓ１１，Ｓ１２，
Ｓ２１，Ｓ２２がそれぞれ端子１，２，３，４入力され
る。これらの入力信号は各列ごとに誤り訂正符号化器１
１によって誤り訂正用のシンドローム（冗長ビット）が
付加されてデータ列Ｓ１，Ｓ２，Ｓ３，Ｓ４として出力
される。誤り訂正用冗長ビットは原信号ｍビットに対し
てｎビット付加されるので、データ列Ｓ１〜Ｓ４のクロ
ック周波数はデータ列Ｓ１１〜Ｓ２２の（ｍ＋ｎ）／ｍ
倍になっている。前記データ列Ｓ１，Ｓ２，Ｓ３，Ｓ４
はそれぞれインタリーバ２１，２２，２３，２４に入力
されて後述するデータ列のビットの並べ換えが行なわれ
信号列Ｒ１〜Ｒ４として変調器１２に入力される。変調
器１２では１６値直交振幅変調が行なわれ変調ＩＦ（中
間周波数）信号として端子９に出力される。
ブロック図を示す。図２では１６値直交振幅変調（１６
ＱＡＭ）のインタリーブ通信システムを示した。１６Ｑ
ＡＭのインタリーブ通信システムでは、送信装置におい
て、１６＝２4 なので４列のデータ列Ｓ１１，Ｓ１２，
Ｓ２１，Ｓ２２がそれぞれ端子１，２，３，４入力され
る。これらの入力信号は各列ごとに誤り訂正符号化器１
１によって誤り訂正用のシンドローム（冗長ビット）が
付加されてデータ列Ｓ１，Ｓ２，Ｓ３，Ｓ４として出力
される。誤り訂正用冗長ビットは原信号ｍビットに対し
てｎビット付加されるので、データ列Ｓ１〜Ｓ４のクロ
ック周波数はデータ列Ｓ１１〜Ｓ２２の（ｍ＋ｎ）／ｍ
倍になっている。前記データ列Ｓ１，Ｓ２，Ｓ３，Ｓ４
はそれぞれインタリーバ２１，２２，２３，２４に入力
されて後述するデータ列のビットの並べ換えが行なわれ
信号列Ｒ１〜Ｒ４として変調器１２に入力される。変調
器１２では１６値直交振幅変調が行なわれ変調ＩＦ（中
間周波数）信号として端子９に出力される。
【０００４】復調装置では端子１０に入力された変調信
号を復調しデータ列Ｒ１´，Ｒ２´，Ｒ３´，Ｒ４´を
デインタリーバ２５，２６，２７，２８にそれぞれ出力
する。デインタリーバ２５〜２８では、インタリーバ２
１〜２４の逆の操作を行ない、データ列のビットを元の
順序に並べ戻して得られたデータ列Ｓ１´，Ｓ２´，Ｓ
３´，Ｓ４´を誤り訂正複号器１４に与え、この誤り訂
正複号器１４で誤り訂正を行い正しい信号列Ｓ１１，Ｓ
１２，Ｓ２１，Ｓ２２をそれぞれ端子５，６，７，８に
出力する。
号を復調しデータ列Ｒ１´，Ｒ２´，Ｒ３´，Ｒ４´を
デインタリーバ２５，２６，２７，２８にそれぞれ出力
する。デインタリーバ２５〜２８では、インタリーバ２
１〜２４の逆の操作を行ない、データ列のビットを元の
順序に並べ戻して得られたデータ列Ｓ１´，Ｓ２´，Ｓ
３´，Ｓ４´を誤り訂正複号器１４に与え、この誤り訂
正複号器１４で誤り訂正を行い正しい信号列Ｓ１１，Ｓ
１２，Ｓ２１，Ｓ２２をそれぞれ端子５，６，７，８に
出力する。
【０００５】次に上述した送信側での信号の並べ換え
（インタリーブ）及び受信側での信号の並べ戻し（デイ
ンタリーブ）の動作について説明する。図３（ａ）〜
（ｄ）は、ある信号列についてこれらの動作について説
明するための図である。
（インタリーブ）及び受信側での信号の並べ戻し（デイ
ンタリーブ）の動作について説明する。図３（ａ）〜
（ｄ）は、ある信号列についてこれらの動作について説
明するための図である。
【０００６】本例では誤り訂正として１フレーム１０ビ
ットの２重誤り訂正の場合を説明する。図３（ａ）にお
いて、誤り訂正符号化されたデータ列（１，２，…，３
９，４０）はインタリーバ２１〜２４内のメモリに図３
（ａ）に示す書きこみ方向に１から４０まで順次に記憶
される。次に図３（ａ）に示す読出し方向にデータ列
１，１１，２１，３１，２，１２，…，３９，１０，２
０，３０，４０の順に読出してインタリーバ２１の出力
とする。一般的に表現すると誤り訂正の１フレームのビ
ット数（これをワード長という）をＬ、インタリーブ深
さをＤとすると、Ｋ＝Ｌ×Ｄビットを一旦メモリに記憶
させた後、第１ビットから第ｊ番目に読出す元のビット
番号Ｂj が次の数１となるように読み出せば良い。
ットの２重誤り訂正の場合を説明する。図３（ａ）にお
いて、誤り訂正符号化されたデータ列（１，２，…，３
９，４０）はインタリーバ２１〜２４内のメモリに図３
（ａ）に示す書きこみ方向に１から４０まで順次に記憶
される。次に図３（ａ）に示す読出し方向にデータ列
１，１１，２１，３１，２，１２，…，３９，１０，２
０，３０，４０の順に読出してインタリーバ２１の出力
とする。一般的に表現すると誤り訂正の１フレームのビ
ット数（これをワード長という）をＬ、インタリーブ深
さをＤとすると、Ｋ＝Ｌ×Ｄビットを一旦メモリに記憶
させた後、第１ビットから第ｊ番目に読出す元のビット
番号Ｂj が次の数１となるように読み出せば良い。
【０００７】
【数１】
【０００８】たとえば、図３の例では、６番目に読出す
信号Ｂ6 は、Ｌ＝１０，Ｄ＝４，Ｒ＝［（６−１）／
４］＝［１．２５］＝１より、次の数２のように求めら
れる。
信号Ｂ6 は、Ｌ＝１０，Ｄ＝４，Ｒ＝［（６−１）／
４］＝［１．２５］＝１より、次の数２のように求めら
れる。
【０００９】
【数２】
【００１０】前述したように、図３（ａ）で読出す順序
は、１，１１，２１，３１，２，１２，…であり、第６
番目に読出すのは１２であるがこれと一致している。
は、１，１１，２１，３１，２，１２，…であり、第６
番目に読出すのは１２であるがこれと一致している。
【００１１】以上のようにしてインタリーブ（並べ換
え）を行なった後の信号列を図３（ｂ）に示す。この信
号列は変調器で変調された後送信されるが、伝搬路にお
いて図３（ｂ）に示すようなレーダ干渉を受け３ビット
連続の誤りが３４，５，１５に発生したとする。インタ
リーブを行なわないと、１ワードフレーム中に３ビット
の誤りがあると２重誤り訂正方式では、誤り訂正できず
そのまま誤りとして出力される。
え）を行なった後の信号列を図３（ｂ）に示す。この信
号列は変調器で変調された後送信されるが、伝搬路にお
いて図３（ｂ）に示すようなレーダ干渉を受け３ビット
連続の誤りが３４，５，１５に発生したとする。インタ
リーブを行なわないと、１ワードフレーム中に３ビット
の誤りがあると２重誤り訂正方式では、誤り訂正できず
そのまま誤りとして出力される。
【００１２】しかし、インタリーブ通信システムでは受
信側で図３（ｃ）に示すようにデインタリーブ（並べ戻
し）を行ない、これらの３ビットの誤りを３つのワード
フレームに分散させるため、誤りが完全に訂正できる。
信側で図３（ｃ）に示すようにデインタリーブ（並べ戻
し）を行ない、これらの３ビットの誤りを３つのワード
フレームに分散させるため、誤りが完全に訂正できる。
【００１３】図３（ｃ）のデインタリーブのシステム
は、インタリーブとは逆に、まず図３（ｃ）の縦方向に
メモリに書き込む。つまり図３（ｂ）の信号列を１，１
１，２１，３１，２，…，３９，１０，２０，３０，４
０の順に書きこむ。次に、図３（ｃ）の横方向に読出す
ことによって、図３（ｄ）に示すように元の信号列１，
２，…，３９，４０に並べ戻すことができる。図３
（ｃ）から明らかなようにレーダ干渉により誤りを受け
たビットの５，１５，３４は各ワードフレームに１ビッ
トづつに分散されているので、誤り訂正されて出力され
る。
は、インタリーブとは逆に、まず図３（ｃ）の縦方向に
メモリに書き込む。つまり図３（ｂ）の信号列を１，１
１，２１，３１，２，…，３９，１０，２０，３０，４
０の順に書きこむ。次に、図３（ｃ）の横方向に読出す
ことによって、図３（ｄ）に示すように元の信号列１，
２，…，３９，４０に並べ戻すことができる。図３
（ｃ）から明らかなようにレーダ干渉により誤りを受け
たビットの５，１５，３４は各ワードフレームに１ビッ
トづつに分散されているので、誤り訂正されて出力され
る。
【００１４】以上のインタリーブ通信システムにおい
て、インタリーブ深さＤは、レーダ干渉のパルス巾Ｔ
（秒）に応じて決められ、ｎ重誤り訂正システムを用い
た場合、変調速度ｆ［Ｈｚ］とすると、次の数３で表わ
される。
て、インタリーブ深さＤは、レーダ干渉のパルス巾Ｔ
（秒）に応じて決められ、ｎ重誤り訂正システムを用い
た場合、変調速度ｆ［Ｈｚ］とすると、次の数３で表わ
される。
【００１５】
【数３】
【００１６】となる。数３より、インタリーブ通信シス
テムにより訂正可能なレーダ干渉のパルス巾Ｔは、次の
数４で表わされる。
テムにより訂正可能なレーダ干渉のパルス巾Ｔは、次の
数４で表わされる。
【００１７】
【数４】
【００１８】従ってレーダ干渉波のパルス巾とインタリ
ーブ深さは比例している。
ーブ深さは比例している。
【００１９】しかし実際には、レーダ・パルスのピーク
値が所望信号の振幅に対して非常に大きいと、受信側で
飽和し、図４に示すような包絡線となる。図４において
ベースバンド信号とは、復調装置１３においてＩＦ帯の
変調信号を同期検波等により復調して得られるベースバ
ンド帯の信号波形を表す。図４からわかるようにレーダ
のパルス巾はＴ１（秒）なのに、飽和によって包絡線は
Ｐ秒にわたって歪みを受けており、バーストエラーもＰ
×ｆビット発生することになる。
値が所望信号の振幅に対して非常に大きいと、受信側で
飽和し、図４に示すような包絡線となる。図４において
ベースバンド信号とは、復調装置１３においてＩＦ帯の
変調信号を同期検波等により復調して得られるベースバ
ンド帯の信号波形を表す。図４からわかるようにレーダ
のパルス巾はＴ１（秒）なのに、飽和によって包絡線は
Ｐ秒にわたって歪みを受けており、バーストエラーもＰ
×ｆビット発生することになる。
【００２０】図４は、レーダパルスのピークはＴ１秒間
継続するが、過飽和のため受信機のトランジスタアンプ
の動作がＴ２秒間停止し、さらにこの影響を受けて自動
利得回路（ＡＧＣ）が最大利得となった後Ｔ３秒後に回
復する様子を示している。
継続するが、過飽和のため受信機のトランジスタアンプ
の動作がＴ２秒間停止し、さらにこの影響を受けて自動
利得回路（ＡＧＣ）が最大利得となった後Ｔ３秒後に回
復する様子を示している。
【００２１】
【発明が解決しようとする課題】従来のインタリーブ通
信システムでは、レーダ干渉波のパルスのレベルが非常
に大きい場合、受信側の回路が飽和しその結果としてレ
ーダパルス巾Ｔ１より長い時間（Ｐ秒）にわたってバー
ストエラーが発生する場合に備えインタリーブ深さＤを
次の数５のように最大にしておかなければならない。
信システムでは、レーダ干渉波のパルスのレベルが非常
に大きい場合、受信側の回路が飽和しその結果としてレ
ーダパルス巾Ｔ１より長い時間（Ｐ秒）にわたってバー
ストエラーが発生する場合に備えインタリーブ深さＤを
次の数５のように最大にしておかなければならない。
【００２２】
【数５】
【００２３】したがって、従来のインタリーブ通信シス
テムにおいては、メモリ量が多量に必要となり多数の高
価なメモリ回路が必要であるという問題を有していた。
テムにおいては、メモリ量が多量に必要となり多数の高
価なメモリ回路が必要であるという問題を有していた。
【００２４】本発明の目的は、高価なメモリ回路の数を
小さくすることができるインタリーブ通信システムを提
供することにある。
小さくすることができるインタリーブ通信システムを提
供することにある。
【００２５】
【課題を解決するための手段】本発明は、２2n（ｎは自
然数）値直交振幅変調を行なうデジタルマイクロ波通信
システムにおいて、送信装置は、２ｎ列の入力信号列を
誤り訂正符号化する誤り訂正符号化器と、前記誤り訂正
符号化器の出力のうち第１パス信号に相当する２列のデ
ータ列を深さＤ１でインタリーブを行なう第１及び第２
のインタリーバと、第ｉパス信号（ｉ＝２，３，…，
ｎ）に相当する２×（ｎ−１）列のデータ列を前記深さ
Ｄ１より大きい深さＤ２でインタリーブを行なう第３乃
至第２ｎのインタリーバと、前記インタリーバを同期し
て動作させるインタリーバ制御回路と、前記第１乃至第
２ｎのインタリーバ出力信号を入力として２2n値直交振
幅変調する変調器とを有し、受信装置は、前記変調信号
を検波、識別及び再生する復調器と、前記復調器の出力
である２ｎ列のデータ列のうち第１パス信号に相当する
２列のデータ列を前記深さＤ１でデインタリーブする第
１及び第２のデインタリーバと、第ｉパス信号に相当す
る２×（ｎ−１）列のデータ列を前記深さＤ２でデイン
タリーブを行なう第３乃至第２ｎのデインタリーバと、
前記第１乃至第２ｎのデインタリーバの出力信号を入力
として誤り訂正を行なう誤り訂正復号化器とを有するこ
とを特徴とする。
然数）値直交振幅変調を行なうデジタルマイクロ波通信
システムにおいて、送信装置は、２ｎ列の入力信号列を
誤り訂正符号化する誤り訂正符号化器と、前記誤り訂正
符号化器の出力のうち第１パス信号に相当する２列のデ
ータ列を深さＤ１でインタリーブを行なう第１及び第２
のインタリーバと、第ｉパス信号（ｉ＝２，３，…，
ｎ）に相当する２×（ｎ−１）列のデータ列を前記深さ
Ｄ１より大きい深さＤ２でインタリーブを行なう第３乃
至第２ｎのインタリーバと、前記インタリーバを同期し
て動作させるインタリーバ制御回路と、前記第１乃至第
２ｎのインタリーバ出力信号を入力として２2n値直交振
幅変調する変調器とを有し、受信装置は、前記変調信号
を検波、識別及び再生する復調器と、前記復調器の出力
である２ｎ列のデータ列のうち第１パス信号に相当する
２列のデータ列を前記深さＤ１でデインタリーブする第
１及び第２のデインタリーバと、第ｉパス信号に相当す
る２×（ｎ−１）列のデータ列を前記深さＤ２でデイン
タリーブを行なう第３乃至第２ｎのデインタリーバと、
前記第１乃至第２ｎのデインタリーバの出力信号を入力
として誤り訂正を行なう誤り訂正復号化器とを有するこ
とを特徴とする。
【００２６】
【実施例】次に、本発明の実施例を図面に基いて詳細に
説明する。
説明する。
【００２７】図１は本発明の１実施例を示すブロック図
である。この実施例は１６ＱＡＭのインタリーブ通信シ
ステムを示している。図１に示すように、送信装置にお
いて、４列のデータ信号列Ｓ１１，Ｓ１２，Ｓ２１，Ｓ
２２は、それぞれ端子１，２，３，４に入力された後、
誤り訂正符号化器１１によって誤り訂正符号化され、そ
れぞれ４列のデータ列Ｓ１，Ｓ２，Ｓ３，Ｓ４として出
力される。次に第１パス信号と呼ばれるデータ列Ｓ１１
とＳ１２を誤り訂正符号化したデータ列Ｓ１とＳ２は、
深さＤ１のインタリーバ３１，３２に入力され、インタ
リーブ出力Ｑ１，Ｑ２を変調器１２に第１パス信号とし
て入力する。また第２パス信号と呼ばれるデータ列Ｓ２
１とＳ２２が誤り訂正符号化されたデータ列Ｓ３とＳ４
は、深さＤ１より大きい深さＤ２のインタリーバ２３，
２４に入力され、インタリーブ出力Ｒ３，Ｒ４を変調器
１２に与える。変調器１２は、前記インタリーブ出力Ｑ
１，Ｑ２，Ｒ３，Ｒ４を１６値直交振幅変調して変調信
号を端子９に出力する。インタリーブ制御器５１は、深
さＤ１のインタリーバ３１，３２と、深さＤ２のインタ
リーバ２３，２４が同期して動作するように制御する。
インタリーブの深さＤ２は、深さＤ１の自然数Ｋ倍とな
るように設定することが望ましい。
である。この実施例は１６ＱＡＭのインタリーブ通信シ
ステムを示している。図１に示すように、送信装置にお
いて、４列のデータ信号列Ｓ１１，Ｓ１２，Ｓ２１，Ｓ
２２は、それぞれ端子１，２，３，４に入力された後、
誤り訂正符号化器１１によって誤り訂正符号化され、そ
れぞれ４列のデータ列Ｓ１，Ｓ２，Ｓ３，Ｓ４として出
力される。次に第１パス信号と呼ばれるデータ列Ｓ１１
とＳ１２を誤り訂正符号化したデータ列Ｓ１とＳ２は、
深さＤ１のインタリーバ３１，３２に入力され、インタ
リーブ出力Ｑ１，Ｑ２を変調器１２に第１パス信号とし
て入力する。また第２パス信号と呼ばれるデータ列Ｓ２
１とＳ２２が誤り訂正符号化されたデータ列Ｓ３とＳ４
は、深さＤ１より大きい深さＤ２のインタリーバ２３，
２４に入力され、インタリーブ出力Ｒ３，Ｒ４を変調器
１２に与える。変調器１２は、前記インタリーブ出力Ｑ
１，Ｑ２，Ｒ３，Ｒ４を１６値直交振幅変調して変調信
号を端子９に出力する。インタリーブ制御器５１は、深
さＤ１のインタリーバ３１，３２と、深さＤ２のインタ
リーバ２３，２４が同期して動作するように制御する。
インタリーブの深さＤ２は、深さＤ１の自然数Ｋ倍とな
るように設定することが望ましい。
【００２８】次に、受信装置において、端子１０に入力
された変調波は、復調器１３で検波、識別及び再生され
てデータ列Ｑ１′，Ｑ２′，Ｒ３′，Ｒ４′を生じる。
これらのデータ列Ｑ１′，Ｑ２′，Ｒ３′，Ｒ４′のう
ち、データ列Ｑ１′，Ｑ２′は深さＤ１のデインタリー
バ３３，３４にそれぞれ入力される。また、データ列Ｒ
３′，Ｒ４′は深さＤ２のデインタリーバ２７，２８に
それぞれ入力される。各デインタリーバ２５〜２８で元
の順序に並べ戻されたデータ列Ｓ１′，Ｓ２′，Ｓ３′
Ｓ４′は、誤り訂正復号化器１４で誤り訂正され、デー
タ列Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２として端子５，
６，７，８に出力される。
された変調波は、復調器１３で検波、識別及び再生され
てデータ列Ｑ１′，Ｑ２′，Ｒ３′，Ｒ４′を生じる。
これらのデータ列Ｑ１′，Ｑ２′，Ｒ３′，Ｒ４′のう
ち、データ列Ｑ１′，Ｑ２′は深さＤ１のデインタリー
バ３３，３４にそれぞれ入力される。また、データ列Ｒ
３′，Ｒ４′は深さＤ２のデインタリーバ２７，２８に
それぞれ入力される。各デインタリーバ２５〜２８で元
の順序に並べ戻されたデータ列Ｓ１′，Ｓ２′，Ｓ３′
Ｓ４′は、誤り訂正復号化器１４で誤り訂正され、デー
タ列Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２として端子５，
６，７，８に出力される。
【００２９】インタリーブ深さＤ１とＤ２は次のように
決定する。図４にレーダ干渉を受けた１６ＱＡＭ信号の
ベースバンド信号の様子を示す。図４を見るとレーダの
パルス巾Ｔ１とそれに引きつづくＴ２の合計時間Ｔ＝Ｔ
１＋Ｔ２秒の間はレーダ波からの干渉を受けている時間
及び信号消失時間なので第１パスの信号も第２パスの信
号も判定誤りを起こす。その後、復調器１３の自動利得
回路（ＡＧＣ）が復帰するまでの時間Ｔ３は、振幅の大
きさのみが変化し極性は変わらないので第１パスの信号
は正しく判定され、第２パスの信号は判定誤りを起こ
す。従って第１パスの信号に対してはＴ秒分のデータ列
に対して深さＤ１のインタリーブをかけ、第２パスの信
号に対してはＰ秒分のデータ列に対して深さＤ２のイン
タリーブをかければ良い。
決定する。図４にレーダ干渉を受けた１６ＱＡＭ信号の
ベースバンド信号の様子を示す。図４を見るとレーダの
パルス巾Ｔ１とそれに引きつづくＴ２の合計時間Ｔ＝Ｔ
１＋Ｔ２秒の間はレーダ波からの干渉を受けている時間
及び信号消失時間なので第１パスの信号も第２パスの信
号も判定誤りを起こす。その後、復調器１３の自動利得
回路（ＡＧＣ）が復帰するまでの時間Ｔ３は、振幅の大
きさのみが変化し極性は変わらないので第１パスの信号
は正しく判定され、第２パスの信号は判定誤りを起こ
す。従って第１パスの信号に対してはＴ秒分のデータ列
に対して深さＤ１のインタリーブをかけ、第２パスの信
号に対してはＰ秒分のデータ列に対して深さＤ２のイン
タリーブをかければ良い。
【００３０】つまり、Ｄ１およびＤ２は、数６および数
７で表わされる。
７で表わされる。
【００３１】
【数６】
【００３２】
【数７】
【００３３】ただし、深さＤ１のインタリーバと深さＤ
２のインタリーバの同期をとるために、深さＤ１とＤ２
には次の数８の関係が成立しなくてはならない。
２のインタリーバの同期をとるために、深さＤ１とＤ２
には次の数８の関係が成立しなくてはならない。
【００３４】
【数８】
【００３５】たとえば、Ｔ＝１．５μｓ，Ｐ＝４μｓ，
ｆ＝８ＭＨｚ，ｎ＝２の場合には、Ｄ１およびＤ２は、
次の数９および数１０で表わされる。
ｆ＝８ＭＨｚ，ｎ＝２の場合には、Ｄ１およびＤ２は、
次の数９および数１０で表わされる。
【００３６】
【数９】
【００３７】
【数１０】
【００３８】しかし、Ｄ１は２又は４に選ばねばならな
い。
い。
【００３９】なお、一般的に、２2n（ｎは自然数）値直
交振幅変調を行なうデジタルマイクロ波通信システムに
おいては、送信装置は、２ｎ列の入力信号列を誤り訂正
符号化する誤り訂正符号化器と、前記誤り訂正符号化器
の出力のうち第１パス信号に相当する２列のデータ列を
深さＤ１でインタリーブを行なう第１及び第２のインタ
リーバと、第ｉパス信号（ｉ＝２，３，…，ｎ）に相当
する２×（ｎ−１）列のデータ列を前記深さＤ１より大
きい深さＤ２でインタリーブを行なう第３乃至第２ｎの
インタリーバと、前記インタリーバを同期して動作させ
るインタリーバ制御回路と、前記第１乃至第２ｎのイン
タリーバ出力信号を入力として２2n値直交振幅変調する
変調器とを有し、受信装置は、前記変調信号を検波、識
別及び再生する復調器と、前記復調器の出力である２ｎ
列のデータ列のうち第１パス信号に相当する２列のデー
タ列を前記深さＤ１でデインタリーブする第１及び第２
のデインタリーバと、第ｉパス信号に相当する２×（ｎ
−１）列のデータ列を前記深さＤ２でデインタリーブを
行なう第３乃至第２ｎのデインタリーバと、前記第１乃
至第２ｎのデインタリーバの出力信号を入力として誤り
訂正を行なう誤り訂正復号化器とを有するようにすれば
よい。
交振幅変調を行なうデジタルマイクロ波通信システムに
おいては、送信装置は、２ｎ列の入力信号列を誤り訂正
符号化する誤り訂正符号化器と、前記誤り訂正符号化器
の出力のうち第１パス信号に相当する２列のデータ列を
深さＤ１でインタリーブを行なう第１及び第２のインタ
リーバと、第ｉパス信号（ｉ＝２，３，…，ｎ）に相当
する２×（ｎ−１）列のデータ列を前記深さＤ１より大
きい深さＤ２でインタリーブを行なう第３乃至第２ｎの
インタリーバと、前記インタリーバを同期して動作させ
るインタリーバ制御回路と、前記第１乃至第２ｎのイン
タリーバ出力信号を入力として２2n値直交振幅変調する
変調器とを有し、受信装置は、前記変調信号を検波、識
別及び再生する復調器と、前記復調器の出力である２ｎ
列のデータ列のうち第１パス信号に相当する２列のデー
タ列を前記深さＤ１でデインタリーブする第１及び第２
のデインタリーバと、第ｉパス信号に相当する２×（ｎ
−１）列のデータ列を前記深さＤ２でデインタリーブを
行なう第３乃至第２ｎのデインタリーバと、前記第１乃
至第２ｎのデインタリーバの出力信号を入力として誤り
訂正を行なう誤り訂正復号化器とを有するようにすれば
よい。
【００４０】
【発明の効果】以上説明したように本発明は、第１ビッ
トのインタリーブ深さを第２ビットのインタリーブ深さ
より小さく設定し、かつ、各インタリーバが同期できる
ようにインタリーバ制御回路を設けたので、従来のイン
タリーブ通信システムに比して、第１ビットのインタリ
ーブ及びデインタリーブ用の高価なメモリ回路の数を小
さくできる。
トのインタリーブ深さを第２ビットのインタリーブ深さ
より小さく設定し、かつ、各インタリーバが同期できる
ようにインタリーバ制御回路を設けたので、従来のイン
タリーブ通信システムに比して、第１ビットのインタリ
ーブ及びデインタリーブ用の高価なメモリ回路の数を小
さくできる。
【図１】本発明の１実施例を示すブロック図である。
【図２】従来のインタリーブ通信システムを示すブロッ
ク図である。
ク図である。
【図３】インタリーブ動作を説明するための図である。
【図４】レーダ干渉を受けたベースバンド信号の包絡線
図である。
図である。
１１ 誤り訂正符号化器 １２ 変調器 １３ 復調器 １４ 誤り訂正復号化器 ２１〜２４，３１，３１ インタリーバ ２５〜２８，３３，３４ デインタリーバ ５１ インタリーバ制御回路
フロントページの続き (56)参考文献 特開 平４−334140（ＪＰ，Ａ) 特開 昭63−39239（ＪＰ，Ａ) 特開 平５−183539（ＪＰ，Ａ) 1992年電子情報通信学会秋季大会講演 論文集，［分冊２］，Ｐ．２−333 1992年電子情報通信学会春季大会講演 論文集，［分冊２］，Ｐ．２−414およ びＰ．２−415 1991年電子情報通信学会春季大会講演 論文集，［分冊２］，Ｐ．２−429
Claims (2)
- 【請求項１】 ２2n（ｎは自然数）値直交振幅変調を行
なうデジタルマイクロ波通信システムにおいて、送信装
置は、２ｎ列の入力信号列を誤り訂正符号化する誤り訂
正符号化器と、前記誤り訂正符号化器の出力のうち第１
パス信号に相当する２列のデータ列を深さＤ１でインタ
リーブを行なう第１及び第２のインタリーバと、第ｉパ
ス信号（ｉ＝２，３，…，ｎ）に相当する２×（ｎ−
１）列のデータ列を前記深さＤ１より大きい深さＤ２で
インタリーブを行なう第３乃至第２ｎのインタリーバ
と、前記インタリーバを同期して動作させるインタリー
バ制御回路と、前記第１乃至第２ｎのインタリーバ出力
信号を入力として２2n値直交振幅変調する変調器とを有
し、受信装置は、前記変調信号を検波、識別及び再生す
る復調器と、前記復調器の出力である２ｎ列のデータ列
のうち第１パス信号に相当する２列のデータ列を前記深
さＤ１でデインタリーブする第１及び第２のデインタリ
ーバと、第ｉパス信号に相当する２×（ｎ−１）列のデ
ータ列を前記深さＤ２でデインタリーブを行なう第３乃
至第２ｎのデインタリーバと、前記第１乃至第２ｎのデ
インタリーバの出力信号を入力として誤り訂正を行なう
誤り訂正復号化器とを有することを特徴とするインタリ
ーブ通信システム。 - 【請求項２】 前記深さＤ２が前記深さＤ１の自然数倍
となるように設定することを特徴とする請求項１に記載
のインタリーブ通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5294864A JP2586809B2 (ja) | 1993-11-25 | 1993-11-25 | インタリーブ通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5294864A JP2586809B2 (ja) | 1993-11-25 | 1993-11-25 | インタリーブ通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147594A JPH07147594A (ja) | 1995-06-06 |
| JP2586809B2 true JP2586809B2 (ja) | 1997-03-05 |
Family
ID=17813245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5294864A Expired - Lifetime JP2586809B2 (ja) | 1993-11-25 | 1993-11-25 | インタリーブ通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586809B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6055277A (en) * | 1997-05-29 | 2000-04-25 | Trw Docket No. | Communication system for broadcasting to mobile users |
| JP3924093B2 (ja) | 1999-07-15 | 2007-06-06 | 富士通株式会社 | ビタビ復号器および送信装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6339239A (ja) * | 1986-08-05 | 1988-02-19 | Fujitsu Ltd | 符号化変復調回路 |
| JPH0728317B2 (ja) * | 1988-05-26 | 1995-03-29 | 日本電気株式会社 | デジタル無線通信方式 |
| JPH0795762B2 (ja) * | 1988-06-14 | 1995-10-11 | 日本電信電話株式会社 | 多値ｑａｍ通信方式 |
| JPH02291743A (ja) * | 1989-05-02 | 1990-12-03 | Nec Corp | 符号化変調方式 |
| JPH05183539A (ja) * | 1991-12-26 | 1993-07-23 | Toshiba Corp | 無線送受信機のバースト誤り制御伝送装置 |
-
1993
- 1993-11-25 JP JP5294864A patent/JP2586809B2/ja not_active Expired - Lifetime
Non-Patent Citations (3)
| Title |
|---|
| １９９１年電子情報通信学会春季大会講演論文集，［分冊２］，Ｐ．２−４２９ |
| １９９２年電子情報通信学会春季大会講演論文集，［分冊２］，Ｐ．２−４１４およびＰ．２−４１５ |
| １９９２年電子情報通信学会秋季大会講演論文集，［分冊２］，Ｐ．２−３３３ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07147594A (ja) | 1995-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970002954B1 (ko) | 오차정정송신장치 및 수신장치 | |
| US4336612A (en) | Error correction encoding and decoding system | |
| US4393502A (en) | Method and apparatus for communicating digital information words by error-correction encoding | |
| KR20080089397A (ko) | Ｒｆ 프로토콜을 사용한 원격 제어 | |
| KR100229015B1 (ko) | 디지탈 처리시스템의 에러정정장치 및 방법 | |
| JP2834645B2 (ja) | ディジタル伝送データのディインタリービング方法及び装置 | |
| CA2117560A1 (en) | Error Detector Circuit for Receiver Operative to Receive Discretely-Encoded Signals | |
| KR100212833B1 (ko) | 가변레이트 비터비 복호기 | |
| US5757825A (en) | Digital signal processing for controlling error correction based on the state of the control bit | |
| JP2586809B2 (ja) | インタリーブ通信システム | |
| CA1198517A (en) | Disc players | |
| CA2153956A1 (en) | Transmission system and apparatus therefor | |
| US4606026A (en) | Error-correcting method and apparatus for the transmission of word-wise organized data | |
| US5889783A (en) | Data communication | |
| JP3005396B2 (ja) | ビットインタリーブ伝送方式 | |
| US5453996A (en) | Error correction method | |
| JPH0795163A (ja) | データ伝送装置 | |
| JPH10511833A (ja) | チャネル信号を情報信号に復号する装置及びこの装置を具える再生装置 | |
| JPH04290316A (ja) | ビット誤り低減方式 | |
| JPH088844A (ja) | デジタルデコーダ | |
| GB2056206A (en) | Digital audio tape recording | |
| JP2669332B2 (ja) | 復調装置 | |
| JP3475931B2 (ja) | 受信装置 | |
| KR950003662B1 (ko) | 에러 정정 시스템 | |
| KR0152771B1 (ko) | 디지탈 자기기록/재생기의 에러검출장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |