JP2580839B2 - 自動干渉除去装置 - Google Patents
自動干渉除去装置Info
- Publication number
- JP2580839B2 JP2580839B2 JP2129583A JP12958390A JP2580839B2 JP 2580839 B2 JP2580839 B2 JP 2580839B2 JP 2129583 A JP2129583 A JP 2129583A JP 12958390 A JP12958390 A JP 12958390A JP 2580839 B2 JP2580839 B2 JP 2580839B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- interference
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタルマイクロ波無線通信システムにお
ける分数間隔型トランスバーサルフィルタの制御信号発
生回路を用いた自動干渉除去装置に関する。
ける分数間隔型トランスバーサルフィルタの制御信号発
生回路を用いた自動干渉除去装置に関する。
近年、ディジタルマイクロ波通信システムにおいて
は、周波数有効利用のためインタリーブ伝送からコチャ
ネル伝送へと、また、4PSK（Phase Shift Keying）から
16QAM（Quadrature Amplitude Modulation）へと多値化
が進んでいる。このように周波数利用効率を上げていく
と、交差偏波間干渉が厳しくなるが、また、従来から存
在するアナログマイクロ波通信システムからの干渉等の
問題が厳しいものとなってくる。そこで、これらの干渉
を除去するために、符号伝送周期の整数分の１の周期で
動作する分数間隔型のトランスバーサルフィルタを用い
た種々の自動干渉除去装置が提案されている。
は、周波数有効利用のためインタリーブ伝送からコチャ
ネル伝送へと、また、4PSK（Phase Shift Keying）から
16QAM（Quadrature Amplitude Modulation）へと多値化
が進んでいる。このように周波数利用効率を上げていく
と、交差偏波間干渉が厳しくなるが、また、従来から存
在するアナログマイクロ波通信システムからの干渉等の
問題が厳しいものとなってくる。そこで、これらの干渉
を除去するために、符号伝送周期の整数分の１の周期で
動作する分数間隔型のトランスバーサルフィルタを用い
た種々の自動干渉除去装置が提案されている。
かかる自動干渉除去装置の一般的な例として、IF帯の
分数間隔型トランスバーサルフィルタを用いた自動干渉
除去装置を第２図により説明する。入力端子２は干渉を
受けた所望信号入力端子、入力端子３は干渉源である信
号の入力端子である。31,32,33は遅延時間T/2（Ｔは伝
送符号のクロック周期）の遅延線であり、41〜46は重み
付け回路、51,52は合成回路、６は直交合成回路、７は
加算器である。８及び8aは直交同期検波回路（以下MIX
という）、81は掛算器、82は90度移相器である。また、
９はフリップフロップ回路（以下F/Fという）、10は２
てい倍回路、11は電圧制御型搬送波信号発振器、12は電
圧制御型クロック発振器、13,13aはアナログ・ディジタ
ル変換回路（A/D）、14は領域判定回路、100は制御信号
発生回路（CONT）である。入力端子３から入力された干
渉源である干渉信号は４分岐され、１つは遅延線31に、
２つは重み付け回路41と46とに入力されて制御信号発生
回路100の出力である重み付け制御信号Ｒ−１とＩ−１
とに比例した信号が出力される。同様に、遅延線、31,3
2の出力信号も重み付け回路42,43,45,46に入力され、そ
れぞれ重み付け制御信号R0,R1,I0,I1に比例した信号が
出力される。また、残り１つの信号は直交同期検波回路
8aに入力され、電圧制御型搬送波信号発振器11の出力
（CARR）にて同期検波を行ない、同相，直交それぞれの
同期検波信号を出力する。この同期検波信号はフリップ
フロップ（F/F）９に入力され、電圧制御型クロック発
振器12の出力周波数の２倍の周波数のクロック信号CLK
（T/2）で識別判定し、２値変換して象限判定信号DP，D
Qを制御信号発生回路100に出力する。重み付け回路41〜
43の出力と44〜46の出力とはそれぞれ合成回路51,52に
入力されて合成信号が出力され、直交合成回路６に入力
される。直交合成回路６では、合成回路52の出力信号の
位相をπ/2遅らせて合成回路51の出力と合成し出力す
る。直交合成回路６の出力と端子１から入力し遅延線33
を通った所望信号とは、加算器７で加算され、直交同期
検波回路８に入力される。直交同期検波回路８では、加
算器７からの出力が電圧制御型搬送波信号発振器11の出
力（CARR）で同期検波され、同相，直交それぞれの同期
検波信号はA/D13,13aに入力され、識別再生データ信号
と誤差信号EP，EQとが識別再生される。識別再生データ
信号は外部および領域判定回路14へ、又、誤差信号EP，
EQは制御信号発生回路100及び領域判定回路14へ出力さ
れる。ここで誤差信号EP，EQは、所望信号に含まれる様
々な干渉信号（熱雑音，交差偏波間干渉等）に比例する
量であり、識別再生データ信号の最下位の次位のビット
を取ることにより得ることができる。また領域判定回路
14により、受信信号があらかじめ設定された領域にある
か否かを判別し、領域判定信号Ｓを制御信号発生回路10
0に出力する。制御信号発生回路100では、このようにし
て得られた誤差信号EP，EQと象限判定信号DP，DQとを用
いて Ｒ＝DP・EP＋DQ・EQ …（１） （１），（２）式の演算を行ない、重み付け制御信号
R0,±２及びI0,±２を作成している。
分数間隔型トランスバーサルフィルタを用いた自動干渉
除去装置を第２図により説明する。入力端子２は干渉を
受けた所望信号入力端子、入力端子３は干渉源である信
号の入力端子である。31,32,33は遅延時間T/2（Ｔは伝
送符号のクロック周期）の遅延線であり、41〜46は重み
付け回路、51,52は合成回路、６は直交合成回路、７は
加算器である。８及び8aは直交同期検波回路（以下MIX
という）、81は掛算器、82は90度移相器である。また、
９はフリップフロップ回路（以下F/Fという）、10は２
てい倍回路、11は電圧制御型搬送波信号発振器、12は電
圧制御型クロック発振器、13,13aはアナログ・ディジタ
ル変換回路（A/D）、14は領域判定回路、100は制御信号
発生回路（CONT）である。入力端子３から入力された干
渉源である干渉信号は４分岐され、１つは遅延線31に、
２つは重み付け回路41と46とに入力されて制御信号発生
回路100の出力である重み付け制御信号Ｒ−１とＩ−１
とに比例した信号が出力される。同様に、遅延線、31,3
2の出力信号も重み付け回路42,43,45,46に入力され、そ
れぞれ重み付け制御信号R0,R1,I0,I1に比例した信号が
出力される。また、残り１つの信号は直交同期検波回路
8aに入力され、電圧制御型搬送波信号発振器11の出力
（CARR）にて同期検波を行ない、同相，直交それぞれの
同期検波信号を出力する。この同期検波信号はフリップ
フロップ（F/F）９に入力され、電圧制御型クロック発
振器12の出力周波数の２倍の周波数のクロック信号CLK
（T/2）で識別判定し、２値変換して象限判定信号DP，D
Qを制御信号発生回路100に出力する。重み付け回路41〜
43の出力と44〜46の出力とはそれぞれ合成回路51,52に
入力されて合成信号が出力され、直交合成回路６に入力
される。直交合成回路６では、合成回路52の出力信号の
位相をπ/2遅らせて合成回路51の出力と合成し出力す
る。直交合成回路６の出力と端子１から入力し遅延線33
を通った所望信号とは、加算器７で加算され、直交同期
検波回路８に入力される。直交同期検波回路８では、加
算器７からの出力が電圧制御型搬送波信号発振器11の出
力（CARR）で同期検波され、同相，直交それぞれの同期
検波信号はA/D13,13aに入力され、識別再生データ信号
と誤差信号EP，EQとが識別再生される。識別再生データ
信号は外部および領域判定回路14へ、又、誤差信号EP，
EQは制御信号発生回路100及び領域判定回路14へ出力さ
れる。ここで誤差信号EP，EQは、所望信号に含まれる様
々な干渉信号（熱雑音，交差偏波間干渉等）に比例する
量であり、識別再生データ信号の最下位の次位のビット
を取ることにより得ることができる。また領域判定回路
14により、受信信号があらかじめ設定された領域にある
か否かを判別し、領域判定信号Ｓを制御信号発生回路10
0に出力する。制御信号発生回路100では、このようにし
て得られた誤差信号EP，EQと象限判定信号DP，DQとを用
いて Ｒ＝DP・EP＋DQ・EQ …（１） （１），（２）式の演算を行ない、重み付け制御信号
R0,±２及びI0,±２を作成している。
従来のこのような制御信号発生回路100の回路図を第
３図により説明する。簡単のために重み付け制御信号R
0,I0の回路についてのみ示す。101〜105はシフトレジス
タ回路（以下SRという）、106は反転回路、107〜110は
排他的論理和回路（○印は反転出力を示す）、111,112
はNAND回路、113〜120はAND回路、121〜124はOR回路、1
25はOR回路（○印は反転出力を示す）、126,127はフリ
ップフロップ回路（F/F）128,129は積分回路、130,131
は加算器を示す。制御信号発生回路100に入力された、
象限判定信号DP，DQ誤差信号EP，EQ及び領域判定信号Ｓ
はシフトレジスタ回路101〜105でそれぞれの時間関係が
零となるように遅延され出力される。それぞれの出力は
排他的論理和回路107〜110に入力され、それぞれ
（１），（２）式に対応するDP・EP，DQ・EQ，DP・EQ，
▲▼が出力される。この信号が加算器130,131
に入力され、排他的論理和回路107,108および109,110の
出力が例えば“1"で同一ならば“1"を出力し、また、各
出力が例えば“0"と“1"のように異なればクロック信号
を出力する。このようにして得られた信号は（１），
（２）式に比例する量となる。この信号はAND回路117に
入力され、復調盤の第２図の電圧制御型搬送波信号発振
器11が同期状態の時、すなわち搬送波非同期信号CSLが
“L"の場合、および非同期の時すなわち搬送波非同期信
号が“H"の場合で領域判定回路14の出力が“H"のときに
加算器130,131の信号を出力する。一方搬送波非同期信
号CSLが“H"でかつ、領域判定回路14の出力が“L"の場
合には、１ビット前のF/F回路126の出力制御信号を保持
して出力する。
３図により説明する。簡単のために重み付け制御信号R
0,I0の回路についてのみ示す。101〜105はシフトレジス
タ回路（以下SRという）、106は反転回路、107〜110は
排他的論理和回路（○印は反転出力を示す）、111,112
はNAND回路、113〜120はAND回路、121〜124はOR回路、1
25はOR回路（○印は反転出力を示す）、126,127はフリ
ップフロップ回路（F/F）128,129は積分回路、130,131
は加算器を示す。制御信号発生回路100に入力された、
象限判定信号DP，DQ誤差信号EP，EQ及び領域判定信号Ｓ
はシフトレジスタ回路101〜105でそれぞれの時間関係が
零となるように遅延され出力される。それぞれの出力は
排他的論理和回路107〜110に入力され、それぞれ
（１），（２）式に対応するDP・EP，DQ・EQ，DP・EQ，
▲▼が出力される。この信号が加算器130,131
に入力され、排他的論理和回路107,108および109,110の
出力が例えば“1"で同一ならば“1"を出力し、また、各
出力が例えば“0"と“1"のように異なればクロック信号
を出力する。このようにして得られた信号は（１），
（２）式に比例する量となる。この信号はAND回路117に
入力され、復調盤の第２図の電圧制御型搬送波信号発振
器11が同期状態の時、すなわち搬送波非同期信号CSLが
“L"の場合、および非同期の時すなわち搬送波非同期信
号が“H"の場合で領域判定回路14の出力が“H"のときに
加算器130,131の信号を出力する。一方搬送波非同期信
号CSLが“H"でかつ、領域判定回路14の出力が“L"の場
合には、１ビット前のF/F回路126の出力制御信号を保持
して出力する。
この動作を第４図のタイミングチャートを用いて説明
する。第４図において、上段のT1〜T10はタイムスロッ
トを表わし、信号波形は排他的論理和回路107,108の出
力，波形、CLK（T/2）波形、加算器130出力を表わす。
排他的論理和回路107,108の出力が不一致のとき、すな
わち、タイム・スロットT1,T3,T5,T6,T9の場合には、CL
K（T/2）を出力しているため、後半半ビットは必ず“1"
となる。これをF/F回路で打ち抜くと“1"を出力する。
この動作はMLE（Maximum Level Error）動作といわれ
る。（特願昭62−205723参照）ここで、第３図のF/F回
路126,127の出力は、積分器128,129に入力されて時間的
に平均化され、第２図の掛算器である重み付け回路42,4
5の重み付け制御信号R0,I0として出力される。このよう
にして、トランスバーサルフィルタを制御すると、第２
図の加算器７の出力に含まれる干渉源信号により干渉成
分の誤差の値は２乗誤差の意味で最小とする事が保証さ
れている。つまり加算器７の出力信号は端子２から入力
された干渉源信号による干渉成分が除去される。
する。第４図において、上段のT1〜T10はタイムスロッ
トを表わし、信号波形は排他的論理和回路107,108の出
力，波形、CLK（T/2）波形、加算器130出力を表わす。
排他的論理和回路107,108の出力が不一致のとき、すな
わち、タイム・スロットT1,T3,T5,T6,T9の場合には、CL
K（T/2）を出力しているため、後半半ビットは必ず“1"
となる。これをF/F回路で打ち抜くと“1"を出力する。
この動作はMLE（Maximum Level Error）動作といわれ
る。（特願昭62−205723参照）ここで、第３図のF/F回
路126,127の出力は、積分器128,129に入力されて時間的
に平均化され、第２図の掛算器である重み付け回路42,4
5の重み付け制御信号R0,I0として出力される。このよう
にして、トランスバーサルフィルタを制御すると、第２
図の加算器７の出力に含まれる干渉源信号により干渉成
分の誤差の値は２乗誤差の意味で最小とする事が保証さ
れている。つまり加算器７の出力信号は端子２から入力
された干渉源信号による干渉成分が除去される。
上述した従来の自動干渉除去装置は、加算回路の動作
は２つの入力信号が不一致の場合クロック信号を出力す
る構成を取っていて、積分器入力は、この加算器出力を
CLK（T/2）で打ち抜く構成を取っている。従って、入力
信号が不一致の場合の積分器入力は“1"固定となる。ま
た、搬送波非同期時にはMLE動作としてある領域内の信
号のときのみこの加算回路の出力を制御信号として使用
し、領域外の信号の場合１ビット前の制御信号から変化
しない。このため、積分回路出力のDCオフセットが変わ
り回路動作が不安定になるという欠点がある。
は２つの入力信号が不一致の場合クロック信号を出力す
る構成を取っていて、積分器入力は、この加算器出力を
CLK（T/2）で打ち抜く構成を取っている。従って、入力
信号が不一致の場合の積分器入力は“1"固定となる。ま
た、搬送波非同期時にはMLE動作としてある領域内の信
号のときのみこの加算回路の出力を制御信号として使用
し、領域外の信号の場合１ビット前の制御信号から変化
しない。このため、積分回路出力のDCオフセットが変わ
り回路動作が不安定になるという欠点がある。
本発明の自動干渉除去装置は、干渉源信号を入力とす
る分数間隔型のトランスバーサルフィルタを用いて所望
信号が受けている前記干渉信号からの干渉を除去する際
に前記トランスバーサルフィルタで得られた前記干渉源
信号の象限判定信号（DP，DQという）ならびに前記所望
信号の識別再生で得られた誤差信号（EP，EQという）な
らびに前記所望信号の受信信号があらかじめ設定された
領域にあるか否かを判定する領域判定信号（Ｓという）
とクロック信号とを入力して前記トランスバーサルフィ
ルタへ重み付け制御信号を出力する制御信号発生回路を
有する自動干渉除去装置において、 前記制御信号発生回路が前記DP，DQおよびEP，EQおよ
びＳを論理情報とし前記所望信号の同期検波を行う搬送
波信号の同期か非同期かを判定する手段が前記クロック
信号を1/N（Ｎは奇数）分周回路を介して分周されたク
ロック信号の供給を受ける。
る分数間隔型のトランスバーサルフィルタを用いて所望
信号が受けている前記干渉信号からの干渉を除去する際
に前記トランスバーサルフィルタで得られた前記干渉源
信号の象限判定信号（DP，DQという）ならびに前記所望
信号の識別再生で得られた誤差信号（EP，EQという）な
らびに前記所望信号の受信信号があらかじめ設定された
領域にあるか否かを判定する領域判定信号（Ｓという）
とクロック信号とを入力して前記トランスバーサルフィ
ルタへ重み付け制御信号を出力する制御信号発生回路を
有する自動干渉除去装置において、 前記制御信号発生回路が前記DP，DQおよびEP，EQおよ
びＳを論理情報とし前記所望信号の同期検波を行う搬送
波信号の同期か非同期かを判定する手段が前記クロック
信号を1/N（Ｎは奇数）分周回路を介して分周されたク
ロック信号の供給を受ける。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。自動干渉
除去装置の全体構成は第２図に示した通りなので、本実
施例になる制御信号発生回路100の回路を第１図に示
す。図において、101〜105はシフトレジスタ回路（S
R）、106は反転回路、107〜110は排他的論理和回路（○
印は反転出力を示す）、111,112はNAND回路、113〜120
はAND回路、121〜124はNOR回路、125はOR回路（○印は
反転出力を示す）126,127はフリップフロップ回路（F/
F）、128,129は積分器、130,131は加算器、１は1/N分周
回路（Ｎは奇数）である。排他的論理和回路107〜110、
加算器130,131およびMLE動作は従来の実施例と同じ回路
構成と動作である。本実施例において、AND回路114、11
6の一方の入力がクロックの1/N分周回路132の出力であ
るので、加算回路130、131の２つの入力信号が不一致の
場合、その出力信号はクロックを1/N分周された信号で
ある。従って、この加算回路出力をCLK（T/2）で打ち抜
いた積分器128、129入力は“0"と“1"が等しい確率で発
生する。従って、搬送波非同期時にMLE制御を行って領
域判定信号が“L"の場合、すなわち信号があらかじめ設
定されて領域内でない場合で１ビット前の信号を保持す
る場合でも、この信号は“0"と“1"が等しい確率で発生
する。また、積分器128,129で時間平均しても、積分器1
28,129の出力にDCオフセットが変わることはなく、安定
な動作が得られる。
除去装置の全体構成は第２図に示した通りなので、本実
施例になる制御信号発生回路100の回路を第１図に示
す。図において、101〜105はシフトレジスタ回路（S
R）、106は反転回路、107〜110は排他的論理和回路（○
印は反転出力を示す）、111,112はNAND回路、113〜120
はAND回路、121〜124はNOR回路、125はOR回路（○印は
反転出力を示す）126,127はフリップフロップ回路（F/
F）、128,129は積分器、130,131は加算器、１は1/N分周
回路（Ｎは奇数）である。排他的論理和回路107〜110、
加算器130,131およびMLE動作は従来の実施例と同じ回路
構成と動作である。本実施例において、AND回路114、11
6の一方の入力がクロックの1/N分周回路132の出力であ
るので、加算回路130、131の２つの入力信号が不一致の
場合、その出力信号はクロックを1/N分周された信号で
ある。従って、この加算回路出力をCLK（T/2）で打ち抜
いた積分器128、129入力は“0"と“1"が等しい確率で発
生する。従って、搬送波非同期時にMLE制御を行って領
域判定信号が“L"の場合、すなわち信号があらかじめ設
定されて領域内でない場合で１ビット前の信号を保持す
る場合でも、この信号は“0"と“1"が等しい確率で発生
する。また、積分器128,129で時間平均しても、積分器1
28,129の出力にDCオフセットが変わることはなく、安定
な動作が得られる。
この動作を第５図のタイミングチャートを用いて説明
する。すなわち、排他的論理和回路107,108の波形は第
４図と同じであるが、タイムスロットT1〜T10のうちT1,
T3,T5,T6,T9において、その後半の半ビットの値は“0",
“1"のいずれの値もとるため時間的平均をとった場合に
“0"と“1"のほぼ中央の値をとることができる。
する。すなわち、排他的論理和回路107,108の波形は第
４図と同じであるが、タイムスロットT1〜T10のうちT1,
T3,T5,T6,T9において、その後半の半ビットの値は“0",
“1"のいずれの値もとるため時間的平均をとった場合に
“0"と“1"のほぼ中央の値をとることができる。
以上説明したように本発明は、制御信号発生回路にク
ロック信号の1/Nの分周を行う分周回路を備えることに
より、搬送波非同期時においても安定な動作が得られる
という効果がある。
ロック信号の1/Nの分周を行う分周回路を備えることに
より、搬送波非同期時においても安定な動作が得られる
という効果がある。
第１図は本発明の一実施例の回路図、第２図は一般的な
自動干渉除去装置のブロック図、第３図は従来の自動干
渉除去装置における制御信号発生回路の回路図、第４図
は従来例のタイミングチャート、第５図は本実施例のタ
イミングチャートである。 １……1/N分周回路、2,3……入力端子、６……直交合成
回路、７……加算器、8,8a……直交同期検波回路（MI
X）、９……フリップフロップ回路（F/F）、10……２て
い倍回路、11……電圧制御型搬送波信号発振器、12……
電圧制御型クロック発振器、13,13a……アナログ・ディ
ジタル変換回路（A/D）、14……領域判定回路、31,32,3
3……遅延線（T/2）、41〜46……重み付け回路、51,52
……合成回路、81……掛算器、82……90度移相器、100
……制御信号発生回路、101〜105……シフトレジスタ回
路、106……反転回路、107〜110……排他的論理和回
路、111〜112……NAND回路、113〜120……AND回路、121
〜124……OR回路、125……NOR回路、126,127……フリッ
プフロップ回路（F/F）,128,129……積分器、130,131…
…加算器。
自動干渉除去装置のブロック図、第３図は従来の自動干
渉除去装置における制御信号発生回路の回路図、第４図
は従来例のタイミングチャート、第５図は本実施例のタ
イミングチャートである。 １……1/N分周回路、2,3……入力端子、６……直交合成
回路、７……加算器、8,8a……直交同期検波回路（MI
X）、９……フリップフロップ回路（F/F）、10……２て
い倍回路、11……電圧制御型搬送波信号発振器、12……
電圧制御型クロック発振器、13,13a……アナログ・ディ
ジタル変換回路（A/D）、14……領域判定回路、31,32,3
3……遅延線（T/2）、41〜46……重み付け回路、51,52
……合成回路、81……掛算器、82……90度移相器、100
……制御信号発生回路、101〜105……シフトレジスタ回
路、106……反転回路、107〜110……排他的論理和回
路、111〜112……NAND回路、113〜120……AND回路、121
〜124……OR回路、125……NOR回路、126,127……フリッ
プフロップ回路（F/F）,128,129……積分器、130,131…
…加算器。
Claims (2)
- 【請求項１】干渉源信号を入力とする分数間隔型のトラ
ンスバーサルフィルタを用いて所望信号が受けている前
記干渉源信号からの干渉を除去する際に前記トランスバ
ーサルフィルタで得られた前記干渉源信号の象限判定信
号（DP，DQという）ならびに前記所望信号の識別再生で
得られた誤差信号（EP，EQという）ならびに前記所望信
号の受信信号があらかじめ設定された領域にあるか否か
を判定する領域判定信号（Ｓという）とクロック信号と
を入力して前記トランスバーサルフィルタへ重み付け制
御信号を出力する制御信号発生回路を有する自動干渉除
去装置において、 前記制御信号発生回路が前記DP，DQおよびEP，EQおよび
Ｓを論理情報とし前記所望信号の同期検波を行う搬送波
信号の同期か非同期かを判定する手段が前記クロック信
号を1/N（Ｎは奇数）分周回路を介して分周されたクロ
ック信号の供給を受けることを特徴とする自動干渉除去
装置。 - 【請求項２】前記制御信号発生回路が前記象限判定信号
ならびに前記誤差信号ならびに前記領域判定信号の相互
の遅延時間差を補償する遅延時間差補償手段と、前記象
限判定信号ならびに誤差信号と前記遅延時間差補償手段
の出力との相関をとり前記搬送波信号の同期か非同期か
を判定する相関検出回路と、この相関検出回路が同期と
判定した場合にその値を出力し、非同期の場合にクロッ
ク信号を1/N（Ｎは奇数）分周する分周回路の出力信号
を出力する加算手段と、前記領域判定信号と前記搬送波
非同期信号の状態により、前記加算手段出力又は、１ビ
ット前の前記加算手段出力のいづれかを出力する切替手
段と、前記切替手段出力を時間的に平均化し、前記重み
付け制御信号を出力する積分回路とを備えたことを特徴
とする請求項１記載の自動干渉除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2129583A JP2580839B2 (ja) | 1990-05-18 | 1990-05-18 | 自動干渉除去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2129583A JP2580839B2 (ja) | 1990-05-18 | 1990-05-18 | 自動干渉除去装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0423632A JPH0423632A (ja) | 1992-01-28 |
| JP2580839B2 true JP2580839B2 (ja) | 1997-02-12 |
Family
ID=15013046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2129583A Expired - Fee Related JP2580839B2 (ja) | 1990-05-18 | 1990-05-18 | 自動干渉除去装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2580839B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993025019A1 (en) * | 1992-06-01 | 1993-12-09 | Fujitsu Limited | Compensator for interference between cross polarizations and cross polarization interference eliminator using the compensator |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0756970B2 (ja) * | 1988-05-30 | 1995-06-14 | 日本電信電話株式会社 | 交差偏波受信回路 |
-
1990
- 1990-05-18 JP JP2129583A patent/JP2580839B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0423632A (ja) | 1992-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3188356B2 (ja) | 時分割多重通信チャネル用ディジタル復調方法及び回路 | |
| JPH08317005A (ja) | 位相変調信号復調方式 | |
| US4419759A (en) | Concurrent carrier and clock synchronization for data transmission system | |
| JPS5925500B2 (ja) | 搬送波再生回路 | |
| AU731886B2 (en) | Digital demodulator | |
| JP2580839B2 (ja) | 自動干渉除去装置 | |
| JP3454623B2 (ja) | π／４シフトＱＰＳＫ直交変調装置 | |
| US4498050A (en) | Demodulation device for composite PSK-PSK modulated waves | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| JP2506748B2 (ja) | デイジタル信号伝送方法 | |
| JP3449281B2 (ja) | マルチキャリア受信装置用同期回路及びマルチキャリア受信装置 | |
| JP2506747B2 (ja) | デイジタル信号伝送方法 | |
| JPS59186453A (ja) | Ｑｐｓｋ基準位相選択装置 | |
| JP2811776B2 (ja) | 制御信号発生回路 | |
| JP2522045B2 (ja) | 自動干渉除去装置 | |
| JP2506754B2 (ja) | ディジタル信号伝送方法 | |
| JP2003018228A (ja) | シンボル同期回路 | |
| JP2689806B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JP2655453B2 (ja) | 自動干渉除去装置 | |
| JP3311910B2 (ja) | 位相比較器及び復調器並びに通信装置 | |
| JP2553643B2 (ja) | キャリア同期装置 | |
| JPH04329715A (ja) | 自動干渉除去装置 | |
| JPH07226781A (ja) | 位相誤差検出回路およびクロック再生回路 | |
| JP2506756B2 (ja) | ディジタル信号伝送方法 | |
| JPH02228849A (ja) | ４相位相シフトキーイング検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |