JP2580503B2 - 集積回路の耐放射線性評価方法 - Google Patents
集積回路の耐放射線性評価方法Info
- Publication number
- JP2580503B2 JP2580503B2 JP62052862A JP5286287A JP2580503B2 JP 2580503 B2 JP2580503 B2 JP 2580503B2 JP 62052862 A JP62052862 A JP 62052862A JP 5286287 A JP5286287 A JP 5286287A JP 2580503 B2 JP2580503 B2 JP 2580503B2
- Authority
- JP
- Japan
- Prior art keywords
- radiation resistance
- manufacturing process
- data
- radiation
- integration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路の耐放射線性の評価方法に係り、特
に電子回路の設計に好適な集積回路の耐放射線性評価方
法に関する。
に電子回路の設計に好適な集積回路の耐放射線性評価方
法に関する。
集積回路の耐放射線性は、昭和58年度宇宙開発事業団
委託業務成果報告書 第27頁から第34頁等において報告
されているように、各集積回路毎に異なつている。この
ため、従来の耐放射線性の評価は集積回路の１種類毎に
実験して行なつていた。
委託業務成果報告書 第27頁から第34頁等において報告
されているように、各集積回路毎に異なつている。この
ため、従来の耐放射線性の評価は集積回路の１種類毎に
実験して行なつていた。
電子回路の設計は、多種類の集積回路（以下、ICと記
述する）を使用して行なわれる。一方、設計した電子回
路の耐放射線性を評価するためには、使用したIC各々の
耐放射線性を知る必要がある。しかし、市販されている
ICの種類は非常に多いため、上記従来技術の評価方法で
全てのICの耐放射線性をあらかじめ評価しておくのは非
常に困難である（電子回路の耐放射線性を評価するのに
必要な、使用ICの耐放射線性データが全て既知である場
合は殆どない。）。
述する）を使用して行なわれる。一方、設計した電子回
路の耐放射線性を評価するためには、使用したIC各々の
耐放射線性を知る必要がある。しかし、市販されている
ICの種類は非常に多いため、上記従来技術の評価方法で
全てのICの耐放射線性をあらかじめ評価しておくのは非
常に困難である（電子回路の耐放射線性を評価するのに
必要な、使用ICの耐放射線性データが全て既知である場
合は殆どない。）。
本発明の目的は限られたICの耐放射性評価実験データ
から、実験データの無いICの耐放射線性を予測できるよ
うにすることにある。
から、実験データの無いICの耐放射線性を予測できるよ
うにすることにある。
上記目的は、ICを製造プロセスにより分類し、分類し
たIC群の中でICの耐放射線性とICの集積度との関係式を
小数のICの耐放射線性データからあらかじめ求めてお
き、耐放射線性データが未知のICの耐放射線性を、その
ICの製造プロセスと集積度をデータとして、先に求めて
おいた該当する関係式を用いて予測することにより達成
される。
たIC群の中でICの耐放射線性とICの集積度との関係式を
小数のICの耐放射線性データからあらかじめ求めてお
き、耐放射線性データが未知のICの耐放射線性を、その
ICの製造プロセスと集積度をデータとして、先に求めて
おいた該当する関係式を用いて予測することにより達成
される。
ICの耐放射線性は、製造プロセスが同じであれば集積
度に対応して変化することが分かつている。従つて、代
表的なICの耐放射線性を実験で評価し、耐放射線性と集
積度の関係をあらかじめ数式化しておくことにより、耐
放射線性の実験データのないICについても、製造プロセ
スと集積度がわかれば耐放射線性を予測することができ
る。
度に対応して変化することが分かつている。従つて、代
表的なICの耐放射線性を実験で評価し、耐放射線性と集
積度の関係をあらかじめ数式化しておくことにより、耐
放射線性の実験データのないICについても、製造プロセ
スと集積度がわかれば耐放射線性を予測することができ
る。
以下、本発明の一実施例を第１図〜第３図により説明
する。第１図は本発明の一実施例による耐放射線評価装
置の構成図である。本装置は、ICの耐放射線性（一般に
動作に異常が発生しはじめる放射線量で表わすため、以
下、耐放射線量と言う。）の予測結果を表示するCRT1、
データを入力するためのキーボード2,本装置の制御プロ
グラムを格納しておくメモリ５、そのプログラムに従つ
て装置を制御するCPU4、ICの耐放射線性データを保存し
て置くためのデイスク６、及びそれらを接続するバス３
から成る。
する。第１図は本発明の一実施例による耐放射線評価装
置の構成図である。本装置は、ICの耐放射線性（一般に
動作に異常が発生しはじめる放射線量で表わすため、以
下、耐放射線量と言う。）の予測結果を表示するCRT1、
データを入力するためのキーボード2,本装置の制御プロ
グラムを格納しておくメモリ５、そのプログラムに従つ
て装置を制御するCPU4、ICの耐放射線性データを保存し
て置くためのデイスク６、及びそれらを接続するバス３
から成る。
以下、第２図に従つて本装置の動作を説明する。第２
図は制御プログラムのフローチヤートである。プログラ
ムは大きく２つにわかれる。１つはデーダ登録の部分L1
〜L6、他は耐放射線性の予測の部分L10〜L14である。
図は制御プログラムのフローチヤートである。プログラ
ムは大きく２つにわかれる。１つはデーダ登録の部分L1
〜L6、他は耐放射線性の予測の部分L10〜L14である。
先ず、データ登録の部分から説明する。キーボード２
から操作者がICの製造プロセス名を入力する。
から操作者がICの製造プロセス名を入力する。
ICには素子の材料でもシリコンを使用したものやGaAs
を使用したもの等がある。現在、主流であるシリコン系
素子を例にとると、そのICを構成する基本トランジスタ
の種類により、バイポーラ型、MOS形に分けられる。上
述の製造プロセスとはこのような基本的な使用材料、基
本トランジスタの種類に始まり、トランジスタのpn接合
部の製造方法、素子の構造、大きさ等の詳細の仕様を含
めたICの製造方法を言う。各メーカは通常、複数の製造
プロセスを有しており、それぞれの製造プロセスに固有
の名称が付されている。同じ機能を持つたIC、例えばTT
Lの7400シリーズでもメーカが異なればその製造プロセ
スは細かい部分で異なるため、耐放射線性は異なる。
を使用したもの等がある。現在、主流であるシリコン系
素子を例にとると、そのICを構成する基本トランジスタ
の種類により、バイポーラ型、MOS形に分けられる。上
述の製造プロセスとはこのような基本的な使用材料、基
本トランジスタの種類に始まり、トランジスタのpn接合
部の製造方法、素子の構造、大きさ等の詳細の仕様を含
めたICの製造方法を言う。各メーカは通常、複数の製造
プロセスを有しており、それぞれの製造プロセスに固有
の名称が付されている。同じ機能を持つたIC、例えばTT
Lの7400シリーズでもメーカが異なればその製造プロセ
スは細かい部分で異なるため、耐放射線性は異なる。
入力された製造プロセス名のデータはL2でCPU4が取込
み、デイスク６上に登録する。次に、操作者は既に実験
により耐放射線量は確認済のIC（登録した製造プロセス
のもの）の集積度と耐放射線量のデータを登録する（L3
〜L4）。データの入力が終了すると、CPUは集積度と耐
放射線量の関係式を計算する（L5）。本実施例では最小
２乗法でフイツテイングする。求めた計算式は製造プロ
セス名と対応させてデイスク６に登録する（L6）。
み、デイスク６上に登録する。次に、操作者は既に実験
により耐放射線量は確認済のIC（登録した製造プロセス
のもの）の集積度と耐放射線量のデータを登録する（L3
〜L4）。データの入力が終了すると、CPUは集積度と耐
放射線量の関係式を計算する（L5）。本実施例では最小
２乗法でフイツテイングする。求めた計算式は製造プロ
セス名と対応させてデイスク６に登録する（L6）。
以上の登録を複数の製造プロセスに対して繰返し行な
う。
う。
次に耐放射線量の予測について説明する。操作者はキ
ーボード２を用いて予測したいICの製造プロセス名を入
力する。CPU4はそのデータを取込む（L10）。さらに操
作者はICの集積度（集積されたトランジスタ数）を入力
し、CPU4はそれを取込む（L11）。次にCPU4は取込んだ
製造プロセス名を用いてデイスク６から関係式を検索す
る（L12）。ICの集積度とその関係式から、ICの耐放射
線量が計算でき、CRT1に計算結果を表示する（L14）。
ーボード２を用いて予測したいICの製造プロセス名を入
力する。CPU4はそのデータを取込む（L10）。さらに操
作者はICの集積度（集積されたトランジスタ数）を入力
し、CPU4はそれを取込む（L11）。次にCPU4は取込んだ
製造プロセス名を用いてデイスク６から関係式を検索す
る（L12）。ICの集積度とその関係式から、ICの耐放射
線量が計算でき、CRT1に計算結果を表示する（L14）。
第３図にCRT1の表示例を示す。耐放射線量を予測すべ
きICの製造プロセス名が製造プロセス名表示欄10に、集
積度が集積度表示欄11に表示される。関係式13により計
算された耐放射線量が耐放射線量表示欄12に示される。
一般に本図に示されるように、集積度が増加すると耐放
射線量は減少する。
きICの製造プロセス名が製造プロセス名表示欄10に、集
積度が集積度表示欄11に表示される。関係式13により計
算された耐放射線量が耐放射線量表示欄12に示される。
一般に本図に示されるように、集積度が増加すると耐放
射線量は減少する。
本実施例によれば、実験データのないICの耐放射線性
が簡単に予測できる効果がある。
が簡単に予測できる効果がある。
本発明によれば耐放射線性実験データのない集積回路
の耐放射線性が、既知の集積回路の耐放射線性データか
ら簡単に予測できる効果がある。
の耐放射線性が、既知の集積回路の耐放射線性データか
ら簡単に予測できる効果がある。
第１図は本発明の一実施例による耐放射線評価装置の構
成図、第２図はその制御プログラムのフローチャート
図、第３図はそのCRT表示画面図である。 １……CRT、２……キーボード、３……バス、４……CP
U、５……メモリ、６……デイスク、10……製造プロセ
ス名表示欄、11……集積度表示欄、12……耐放射線量表
示欄、13……関係式表示。
成図、第２図はその制御プログラムのフローチャート
図、第３図はそのCRT表示画面図である。 １……CRT、２……キーボード、３……バス、４……CP
U、５……メモリ、６……デイスク、10……製造プロセ
ス名表示欄、11……集積度表示欄、12……耐放射線量表
示欄、13……関係式表示。
Claims (1)
- 【請求項１】集積回路の耐放射線性を評価する方法にお
いて、 製造プロセス毎の、集積度が異なりかつ耐放射線量が既
知である複数の集積回路の耐放射線量のデータと、その
集積回路の製造プロセス名のデータとを耐放射線評価装
置に登録し、 前記各製造プロセス名ごとの前記集積度と前記放射線量
の関連を予め数式化して前記耐放射線評価装置に関係式
をデータとして登録しておき、 しかる後に、耐放射線量が未知の集積回路の耐放射線性
を評価する際に、 前記耐放射線性評価装置が、前記登録されたデータ中か
ら評価対象となる製造プロセスに該当する集積度と耐放
射線量の前記関係式を選択し、選択した集積度と耐放射
線量の前記関係式と前記評価対象の集積回路の集積度か
ら前記評価対象となる集積回路の耐放射線量の予測値を
算出して表示する ことを特徴とする集積回路の耐放射線性評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62052862A JP2580503B2 (ja) | 1987-03-10 | 1987-03-10 | 集積回路の耐放射線性評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62052862A JP2580503B2 (ja) | 1987-03-10 | 1987-03-10 | 集積回路の耐放射線性評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63220536A JPS63220536A (ja) | 1988-09-13 |
| JP2580503B2 true JP2580503B2 (ja) | 1997-02-12 |
Family
ID=12926678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62052862A Expired - Lifetime JP2580503B2 (ja) | 1987-03-10 | 1987-03-10 | 集積回路の耐放射線性評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2580503B2 (ja) |
-
1987
- 1987-03-10 JP JP62052862A patent/JP2580503B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 「超ＬＳＩデバイスハンドブック」サイエンスフォーラム、昭和５８年１１月２８日発行、Ｐ．４７〜５０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63220536A (ja) | 1988-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Power et al. | Relating statistical MOSFET model parameter variabilities to IC manufacturing process fluctuations enabling realistic worst case design | |
| JP3309478B2 (ja) | チップ管理システムおよびその入力処理方法とロット処理方法およびチップ管理システムによるチップ製造方法 | |
| JPH0527982B2 (ja) | ||
| US6698000B2 (en) | Semiconductor process parameter determining method, semiconductor process parameter determining system, and semiconductor process parameter determining program | |
| JP2580503B2 (ja) | 集積回路の耐放射線性評価方法 | |
| Power et al. | An approach for relating model parameter variabilities to process fluctuations | |
| CN112949243B (zh) | 参数配置方法、装置、计算机设备及存储介质 | |
| JPH11118528A (ja) | 測定データ表示装置 | |
| US20100114553A1 (en) | Systems and Methods for Executing Unified Process-Device-Circuit Simulation | |
| JPH05256916A (ja) | 電力概算装置と方法 | |
| JP2829072B2 (ja) | Ｌｓｉ配線変更方法 | |
| JP3447067B2 (ja) | プロセスフロー作成方法 | |
| Hodges et al. | Computer integrated manufacturing (semiconductor processing) | |
| JP2821188B2 (ja) | レイアウトパターン情報抽出装置 | |
| Mar | Technology CAD at Intel | |
| JP2858677B2 (ja) | 半導体集積回路のマスクレイアウト方法 | |
| JP3141444B2 (ja) | 集積回路自動レイアウトシステム | |
| Magnuson | Circuit analysis and simulation programs-an overview | |
| JP2618031B2 (ja) | 回路図面表示方式 | |
| JP3193173B2 (ja) | 論理回路設計装置 | |
| JPS61128543A (ja) | 配線処理方式 | |
| JP2003122767A (ja) | 情報処理装置及び情報処理方法 | |
| JPH11110177A (ja) | 監視制御システムの表示処理方式 | |
| Atherton | The application of control theory to the automation of IC manufacturing: progress and problems | |
| JPH01197880A (ja) | 回路図面表示方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |