JP2578954B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2578954B2
JP2578954B2 JP63283997A JP28399788A JP2578954B2 JP 2578954 B2 JP2578954 B2 JP 2578954B2 JP 63283997 A JP63283997 A JP 63283997A JP 28399788 A JP28399788 A JP 28399788A JP 2578954 B2 JP2578954 B2 JP 2578954B2
Authority
JP
Japan
Prior art keywords
layer
wiring
potential
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63283997A
Other languages
Japanese (ja)
Other versions
JPH02326A (en
Inventor
紀之 海部
正義 村田
修 浜本
克美 小宮山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63283997A priority Critical patent/JP2578954B2/en
Publication of JPH02326A publication Critical patent/JPH02326A/en
Application granted granted Critical
Publication of JP2578954B2 publication Critical patent/JP2578954B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光センサ等の半導体装置に係り、特に半導体
層を介して積層された導電体間の絶縁性の向上に関す
る。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device such as an optical sensor, and more particularly to an improvement in insulation between conductors stacked via a semiconductor layer.

〔従来の技術〕[Conventional technology]

近年、IC、LSI、液晶表示装置、光センサ等の半導体
装置として、基板上に複数の薄膜半導体素子を形成する
技術が開発されてきた。このために素子間の配線に複数
の交差部が必要となっている。
2. Description of the Related Art In recent years, techniques for forming a plurality of thin film semiconductor elements on a substrate have been developed as semiconductor devices such as ICs, LSIs, liquid crystal displays, and optical sensors. For this reason, a plurality of intersections are required for wiring between elements.

特に、液晶ディスプレイでは薄膜トランジスタ(TF
T)を10000個以上、A4読取り用等倍型ラインセンサでは
1mmあたり8個のセンサ要素つまり1728個の光センサ要
素素子と各センサ要素素子に対応したTFTを同一基板上
に形成する必要がある。
In particular, thin film transistors (TF
T) with 10000 or more, 1x line sensor for A4 reading
It is necessary to form 8 sensor elements per 1 mm, that is, 1728 optical sensor element elements and TFTs corresponding to each sensor element element on the same substrate.

このために、素子間の配線に更に多くの交差部が必要
となる。例えばTFTの数を減少させ装置を小型化するた
めにマトリクス配線を採用する際には、交差部の数は10
000箇所以上となる。
For this reason, more intersecting portions are required for the wiring between the elements. For example, when adopting matrix wiring to reduce the number of TFTs and downsize the device, the number of intersections is 10
000 places or more.

このような多数の交差部を形成するには、プロセスの
簡易化、低コスト化のために、専用の絶縁層を設けるこ
となく、素子を構成する為の半導体層や絶縁層を利用し
て交差部の絶縁を行う構成が好ましく採用される。
In order to form such a large number of intersections, in order to simplify the process and reduce the cost, it is necessary to use a semiconductor layer or an insulating layer for forming an element without providing a dedicated insulating layer. A configuration that insulates the part is preferably adopted.

第5図(A)は、半導体装置の一例の模式的平面図、
第5図(B)は、そのI−I線模式的断面図であって、
説明の都合上、他の付属部分の1部も示してある。尚本
発明は電子をキャリアとして使用している光導電型のラ
インセンサを用いた密着型光電変換装置に好適に用いら
れる為、第5図に示すような装置の例をもとに説明す
る。ここでは信号読出し系にはマトリクス配線を採用し
ている。図示するように、基板1上に共通配線4および
シールド配線11を形成し、その上に絶縁層5、真性半導
体層(以下、「i層」という。)6およびオーミックコ
ンタクト用のn+層7が積層形成されている。そして光セ
ンサ9からの個別電極配線8を形成し、共通配線4とコ
ンタクトホール10bを通して接続をとっている。
FIG. 5A is a schematic plan view of an example of a semiconductor device,
FIG. 5 (B) is a schematic sectional view taken along line II of FIG.
For convenience of explanation, a part of other accessory parts is also shown. Since the present invention is suitably used for a contact-type photoelectric conversion device using a photoconductive line sensor using electrons as a carrier, a description will be given based on an example of the device as shown in FIG. Here, matrix wiring is employed for the signal readout system. 1, a common wiring 4 and a shield wiring 11 are formed on a substrate 1, and an insulating layer 5, an intrinsic semiconductor layer (hereinafter, referred to as “i layer”) 6 and an n + layer 7 for ohmic contact are formed thereon. Are laminated. Then, the individual electrode wiring 8 from the optical sensor 9 is formed, and is connected to the common wiring 4 through the contact hole 10b.

このようなマトリクス配線において、シールド配線11
には、電源Vaによって正の一定電圧が印加されている。
これは、共通配線4間の容量結合により生じるクロスト
ークを防止するためである。
In such a matrix wiring, the shield wiring 11
Is supplied with a constant positive voltage by the power supply Va.
This is to prevent crosstalk caused by capacitive coupling between the common lines 4.

また、共通配線4はオペアンプ等で構成される電流電
圧変換回路(図示せず。)に接続され、光センサ9から
の光電流は電圧に変換して外部へ出力する。なお、この
構成における共通配線4は接続電位を基準電位としてい
る。
The common wiring 4 is connected to a current-voltage conversion circuit (not shown) composed of an operational amplifier or the like, and converts the photocurrent from the optical sensor 9 into a voltage and outputs it to the outside. Note that the connection potential of the common wiring 4 in this configuration is used as a reference potential.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかしながら、上記の半導体装置は、次のような問題
点を有していることが本発明者らの数多くの実験の結果
判明した。
However, as a result of many experiments by the present inventors, it has been found that the above-described semiconductor device has the following problems.

第6図は、第5図(A)におけるII−II線による模式
的断面図である。
FIG. 6 is a schematic sectional view taken along line II-II in FIG. 5 (A).

上述したように、シールド配線11は電源Vaにより正電
圧が供給され、個別電極配線8は共通配線4に接続され
ているために基準電圧はほぼ接地電圧となっている。す
なわち、第6図において、シールド配線11の方が個別電
極配線8より高い電位にある。
As described above, the shield wiring 11 is supplied with a positive voltage from the power supply Va, and the individual electrode wiring 8 is connected to the common wiring 4, so that the reference voltage is almost the ground voltage. That is, in FIG. 6, the shield wiring 11 has a higher potential than the individual electrode wiring 8.

この状態では、個別電極配線8がシールド配線11より
低い電位であるためここからn+層7を通してi層6へ電
子を供給でき、電子がn+層7およびi層6を介して絶縁
層側へ移動する。
In this state, can supply electrons to the i layer 6 through n + layer 7 here because the individual electrode wiring 8 is lower potential than the shielding wire 11, the insulating layer side electrons through the n + layer 7 and the i layer 6 Move to.

このために、絶縁層5が製造プロセスのバラツキ等に
よって欠陥が存在したり局部的に薄くなったりしている
と、その部分の電界が強くなり、動作時に絶縁破壊を起
こす可能性がある。また、図中の矢印A間の電界も強く
なり、絶縁層5の側面および配線11の表面に不純物イオ
ンや水等が存在すると電気分解によって下層の配線11が
溶解して断線する可能性が高くなるという問題点を有し
ていることが判明した。
For this reason, if the insulating layer 5 has a defect or is locally thinned due to a variation in the manufacturing process or the like, the electric field in that portion becomes strong, and there is a possibility that dielectric breakdown may occur during operation. In addition, the electric field between the arrows A in the figure also becomes strong, and if impurity ions, water, and the like are present on the side surface of the insulating layer 5 and the surface of the wiring 11, there is a high possibility that the lower wiring 11 is dissolved by electrolysis to break. It became clear that it had the problem of becoming.

また、絶縁層5の厚さに依存して絶縁されているため
に、製造時のオーバーエッチング19等があると電気的耐
圧低下の原因となり易く、歩留りおよび信頼性の低下を
招来するという問題点も有していた。
In addition, since the insulating layer 5 is insulated depending on the thickness of the insulating layer 5, the over-etching 19 or the like at the time of manufacturing is liable to cause a decrease in electric breakdown voltage, which leads to a decrease in yield and reliability. Had also.

このような問題点は、シールド配線11および個別電極
配線8の交差部だけではなく、電源Vbによって正電圧を
印加された配線22と接地された配線22′との交差部22″
においても生じる(第5図(A)参照)ものであった。
Such a problem is caused not only at the intersection between the shield wiring 11 and the individual electrode wiring 8 but also at the intersection 22 ″ between the wiring 22 to which the positive voltage is applied by the power supply Vb and the wiring 22 ′ grounded.
(See FIG. 5 (A)).

〔課題を解決するための手段〕 本発明による半導体装置は、二つの導電体が絶縁層お
よび半導体層から成る積層体を挾んで対向し、前記半導
体層に接合した第一の導電体の平均電位に対する前記絶
縁層に接合した第二の導電体の平均電位が、第一の導電
体から前記半導体層へ供給しうるキャリアの供給を阻止
する方向であることを特徴とする。
[Means for Solving the Problems] In a semiconductor device according to the present invention, two conductors are opposed to each other across a laminated body including an insulating layer and a semiconductor layer, and an average potential of a first conductor bonded to the semiconductor layer is provided. The average potential of the second conductor bonded to the insulating layer with respect to the direction is such that the supply of carriers that can be supplied from the first conductor to the semiconductor layer is blocked.

また、本発明による半導体装置は、基板上に光電変換
を行う半導体層と光電変換を行う半導体層に電気的に接
続された個別電極を有する光電変換要素の複数と、該光
電変換要素に電気的に接続されたマトリックス配線と、
該マトリックス配線間に設けられ一定電位に保持された
配線と、を有する半導体装置において、 該個別電極と該一定電位に保持された配線との交差す
る部分が半導体層と絶縁層を挾んで設けられ、 該個別電極の平均電位が該半導体層へ供給しうるキャ
リアの供給を阻止する電位であることを特徴とする。
In addition, a semiconductor device according to the present invention includes a plurality of photoelectric conversion elements each having a semiconductor layer for performing photoelectric conversion on a substrate and an individual electrode electrically connected to the semiconductor layer for performing photoelectric conversion; Matrix wiring connected to
A semiconductor device having a wiring provided between the matrix wirings and maintained at a constant potential, wherein a crossing portion between the individual electrode and the wiring maintained at the constant potential is provided with a semiconductor layer and an insulating layer interposed therebetween. The average potential of the individual electrodes is a potential for preventing supply of carriers that can be supplied to the semiconductor layer.

〔作用〕[Action]

本発明においては、第一および第二の導電体の平均電
位を上述したように設定することで、上記絶縁層と共に
半導体層も絶縁に寄与し絶縁層として働く層を実質的に
厚くすることができる。
In the present invention, by setting the average potential of the first and second conductors as described above, the semiconductor layer as well as the insulating layer contributes to insulation, and the thickness of the layer serving as an insulating layer can be substantially increased. it can.

このために、絶縁層が局所的に薄くなっていても、そ
こに強電界は発生せず、両導電体間の絶縁性および耐久
性は従来より大幅に向上し、信頼性の高い半導体装置を
提供することができる。
For this reason, even if the insulating layer is locally thin, no strong electric field is generated there, and the insulation and durability between the two conductors are greatly improved as compared with the conventional one, so that a highly reliable semiconductor device can be manufactured. Can be provided.

〔実施例〕〔Example〕

以下、本発明の実施例について図面を用いて詳細に説
明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

まず、本発明の実施態様について説明する。 First, an embodiment of the present invention will be described.

本発明の好適な実施態様の1つとしては、絶縁層及び
半導体層からなる積層体を介して接線される2つの配線
を形成する導電層を有し、それぞれ導電層の平均電位が
少なくとも一つの半導体層に対してキャリアの供給を阻
止する方向となるよう構成される半導体装置がある。
One of the preferred embodiments of the present invention includes a conductive layer forming two wirings that are connected to each other through a stacked body including an insulating layer and a semiconductor layer, and each of the conductive layers has an average potential of at least one. There is a semiconductor device which is configured so as to block supply of carriers to a semiconductor layer.

例えば、第1図(A)に示すように導電層としての第
1の配線101、絶縁層102、i型半導体層103、n+型半導
体層104、導電層としての第2の配線110から成る構成を
有する半導体装置の場合は、第1の配線101を第2の配
線110に対して低い電位とする。
For example, as shown in FIG. 1A, a first wiring 101 as a conductive layer, an insulating layer 102, an i-type semiconductor layer 103, an n + -type semiconductor layer 104, and a second wiring 110 as a conductive layer. In the case of a semiconductor device having a structure, the potential of the first wiring 101 is lower than that of the second wiring 110.

なお、上記半導体層104がP+型の層であれば、第1の
配線101を第2の配線110に対して高い電位にすれば良
い。
Note that when the semiconductor layer 104 is a P + -type layer, the first wiring 101 may have a higher potential than the second wiring 110.

第1図(B)に示すように、第1の配線201、絶縁層2
02、i型半導体層203、第2の配線210から成る構成を有
し、第2の配線210がAlやCrから成りi層203に対してシ
ョットキーバリアを形成する半導体装置の場合は、第1
の配線201を第2の配線210に対して高い電位にすれば良
い。
As shown in FIG. 1B, the first wiring 201 and the insulating layer 2
02, a semiconductor device having an i-type semiconductor layer 203 and a second wiring 210, wherein the second wiring 210 is made of Al or Cr and forms a Schottky barrier with respect to the i-layer 203. 1
The wiring 201 may be set to a higher potential than the second wiring 210.

以上説明したように半導体層の構成、導電型、キャリ
ア濃度等により導電層の平均電位は適宜選択され得る。
As described above, the average potential of the conductive layer can be appropriately selected depending on the configuration, conductivity type, carrier concentration, and the like of the semiconductor layer.

次に、本発明を適用するに最も好ましい1つの実施例
を図面を参照しながら詳細に説明する。
Next, a most preferred embodiment to which the present invention is applied will be described in detail with reference to the drawings.

第2図(A)は、本発明による半導体装置の一実施例
の模式的平面図、第2図(B)は、そのIII−III線模式
的断面図である。
FIG. 2 (A) is a schematic plan view of one embodiment of the semiconductor device according to the present invention, and FIG. 2 (B) is a schematic sectional view taken along line III-III.

本実施例は密着型光電変換装置であり、電子をキャリ
アとして使用した光導電型センサを同図(A)における
紙面の上下方向に複数配列したラインセンサを使用して
いる。ただし、図では簡略化のために2ビット分の構成
のみを示している。
This embodiment is a contact-type photoelectric conversion device, and uses a line sensor in which a plurality of photoconductive sensors using electrons as carriers are arranged in the vertical direction on the paper surface of FIG. However, in the figure, only a configuration for two bits is shown for simplification.

〔サンプル1の作成〕 各図に示すように、透光性絶縁基板として洗浄したガ
ラス板1上に真空堆積法によりAl/Crを0.1μm堆積し、
次にフォトリソグラフィーによりレジストパターンを形
成しウェットエッチングを行って照明窓3を有する遮光
層2、遮光層2を接地電位に固定するための配線22′お
よびマトリクス個別電極配線23を形成し、その上にプラ
ズマCVD法を用いSiH4ガス及びNH3ガスを成膜用原料とし
てRFグロー放電により窒化シリコンからなる透光性絶縁
層5を0.3μm厚に形成した。
[Preparation of Sample 1] As shown in each figure, 0.1 μm of Al / Cr was deposited on a cleaned glass plate 1 as a translucent insulating substrate by a vacuum deposition method.
Next, a resist pattern is formed by photolithography and wet etching is performed to form a light-shielding layer 2 having an illumination window 3, a wiring 22 'for fixing the light-shielding layer 2 to a ground potential, and a matrix individual electrode wiring 23. Then, a light-transmitting insulating layer 5 made of silicon nitride was formed to a thickness of 0.3 μm by RF glow discharge using a SiH 4 gas and an NH 3 gas as film forming materials by a plasma CVD method.

続けて、SiH4ガスを成膜用原料として光導電層となる
a−Si等のi層6を1μm厚に形成した。更にSiH4ガス
及びPH3ガスを成膜用原料としてオーミックコンタクト
用のn+層7を0.1μm積層した。そしてフォトリソグラ
フィにより、レジストパターンを形成し、CF4ガスを用
いたドライエッチングとしてリアクティブイオンエッチ
ングを行い、部分的にn+層7、i層6、絶縁層5を取り
除いてコンタクトホール10bおよび10cを形成した。
Subsequently, an i-layer 6 of a-Si or the like serving as a photoconductive layer was formed to a thickness of 1 μm using SiH 4 gas as a film forming material. Further, an n + layer 7 for an ohmic contact was laminated to a thickness of 0.1 μm using SiH 4 gas and PH 3 gas as raw materials for film formation. Then, a resist pattern is formed by photolithography, reactive ion etching is performed as dry etching using CF 4 gas, and the n + layer 7, i layer 6, and insulating layer 5 are partially removed to form contact holes 10b and 10c. Was formed.

その後、真空堆積法によりAlを1.0μm厚に堆積さ
せ、さらに、フォトリソグラフィによりレジストパター
ンを形成し、ウェットエッチングを行い、部分的にAlを
取り除いた。また、ドライエッチングによりn+層を取り
除いて上層側の配線4,11,8,22等を形成した。更に上記
と同様なドライエッチングにより各素子を独立分離させ
た。
Thereafter, Al was deposited to a thickness of 1.0 μm by a vacuum deposition method, a resist pattern was formed by photolithography, and wet etching was performed to partially remove Al. Further, the n + layer was removed by dry etching to form the upper wirings 4, 11, 8, 22 and the like. Further, each element was independently separated by the same dry etching as described above.

そして最後に、ポリイミド及びエポキシ樹脂からなる
透光性の保護膜15を形成して完成させた。
Finally, a light-transmitting protective film 15 made of polyimide and epoxy resin was formed and completed.

このようにして本発明による光電変換装置を作成し
た。この光電変換装置は光センサ9の両端子の電極8、
電源Vbから正電圧を光センサ9へ供給するための配線2
2、マトリクス共通配線4およびシールド配線11を有し
ており、シールド配線11には、クロストール防止の為に
電源Vaから正電圧が印加されている。
Thus, a photoelectric conversion device according to the present invention was produced. This photoelectric conversion device has electrodes 8 of both terminals of an optical sensor 9,
Wiring 2 for supplying a positive voltage from power supply Vb to optical sensor 9
2. It has a matrix common wiring 4 and a shield wiring 11, and a positive voltage is applied to the shield wiring 11 from a power supply Va to prevent cross stall.

また、各光センサ9からの個別電極配線23は、コンタ
クトホール10bを通して共通配線4と接続しマトリクス
配線を形成している。
The individual electrode wirings 23 from each optical sensor 9 are connected to the common wiring 4 through the contact holes 10b to form a matrix wiring.

さらに、共通配線4およびシールド配線11の各配線間
の絶縁層5、i層6およびn+層7がエッチング除去され
ている。
Further, the insulating layer 5, the i-layer 6, and the n + layer 7 between the common wiring 4 and the shield wiring 11 are removed by etching.

〔サンプル2の作成〕 上述したサンプル1と同様の方法を用いてサンプル2
を作成した。サンプル2は前述したような第5図に示す
光電変換装置であり、サンプル1とは、マトリックス共
通配線4、シールド配線11と個別電極配線23の配置及び
配線22,22′との配置を上下逆としただけであり、各層
の形成は全てサンプル1と同じ成膜,エッチング方法に
より行った。
[Preparation of Sample 2] Sample 2 was prepared using the same method as sample 1 described above.
It was created. Sample 2 is the photoelectric conversion device shown in FIG. 5 as described above, and is different from sample 1 in that the arrangement of the matrix common wiring 4, the shield wiring 11 and the individual electrode wiring 23, and the arrangement of the wirings 22 and 22 'are upside down. All the layers were formed by the same film formation and etching method as in Sample 1.

ここで密着型イメージセンサの動作を第2図(B)を
参照しながら簡単に説明する。
Here, the operation of the contact type image sensor will be briefly described with reference to FIG. 2 (B).

本実施例をローラ16等によって被読取り対象である原
稿17に密着させ、図示されていない光源から照明窓3を
通して光を原稿17へ照射する。そして、その反射光が光
センサ9へ入射することで、光センサ9のi層6の抵抗
値が入射光の強弱に従って変化し、原稿17の情報が電気
信号に変換される。
The present embodiment is brought into close contact with a document 17 to be read by a roller 16 or the like, and light is emitted from the light source (not shown) to the document 17 through the illumination window 3. When the reflected light is incident on the optical sensor 9, the resistance value of the i-layer 6 of the optical sensor 9 changes according to the intensity of the incident light, and the information on the document 17 is converted into an electric signal.

光センサ9の出力信号は個別配線23を通して共通配線
4へ現われ、図示されていない電流電圧変換回路を通し
て外部へ出力される。
The output signal of the optical sensor 9 appears on the common wiring 4 through the individual wiring 23 and is output to the outside through a current-voltage conversion circuit (not shown).

〔実験I〕[Experiment I]

シールド配線に印加する電圧を一定とし、シールド配
線と個別電極配線の位置が異なる場合の例として、作成
した複数のサンプル1及び複数のサンプル2について以
下のような実験を行った。
As an example in which the voltage applied to the shield wiring is fixed and the positions of the shield wiring and the individual electrode wiring are different, the following experiment was performed on a plurality of prepared samples 1 and a plurality of samples 2.

まず、環境温度80℃、環境湿度85%のもとでサンプル
1、サンプル2のそれぞれのシールド配線11に5V、個別
電極配線23に3Vの電圧を印加した状態で交差部23′を顕
微鏡で観察しながら、光電変換に光入射を行い各Sample
からの出力信号を観測した。
First, at a temperature of 80 ° C. and a relative humidity of 85%, the intersection 23 ′ is observed with a microscope while a voltage of 5 V is applied to the shield wiring 11 and a voltage of 3 V is applied to the individual electrode wiring 23 of each of the samples 1 and 2. While light incident on the photoelectric conversion
The output signal from was observed.

その結果サンプル2では実験開始後150時間経過した
時点でサンプル2の全てに腐食が発生し、出力信号に乱
れが生じた。
As a result, in Sample 2, corrosion occurred in all of Sample 2 after 150 hours from the start of the experiment, and the output signal was disturbed.

しかし、サンプル1の中で最初に腐食による出力信号
の乱れが見られたのは500時間経過後であった。
However, it was 500 hours after the first disturbance of the output signal due to corrosion was observed in Sample 1.

〔実験II〕(Experiment II)

次にシールド配線と個別電極配置の位置を同一とした
場合の例として作成した複数のサンプル2を用いて別の
実験を行った。
Next, another experiment was performed using a plurality of samples 2 prepared as an example in which the positions of the shield wiring and the individual electrodes were the same.

まず、環境温度80℃、環境湿度85%のもとで個別電極
配線23に3Vの電圧を印加し、シールド配線11に印加する
電圧値を0V,3V,5V,としたものについて交差部23′を観
察しながら、出力信号を観測した。
First, a voltage of 3 V is applied to the individual electrode wiring 23 at an environmental temperature of 80 ° C. and an environmental humidity of 85%, and the voltage applied to the shield wiring 11 is 0 V, 3 V, 5 V, and the intersection 23 ′ The output signal was observed while observing.

次表にその結果を示す。 The following table shows the results.

以上のように本発明によるサンプル2−1及びサンプ
ル2−2は良好な結果が得られた。
As described above, the sample 2-1 and the sample 2-2 according to the present invention obtained good results.

〔実験III〕(Experiment III)

更に、作成した複数のサンプル2を用いて別の実験を
行った。個別電極配線23とシールド配線11とに印加され
る電圧の向きを変えて耐電圧テストを行った。
Further, another experiment was performed using the plurality of samples 2 thus prepared. A withstand voltage test was performed by changing the direction of the voltage applied to the individual electrode wiring 23 and the shield wiring 11.

その結果、個別電極配線23の電位がシールド配線11の
電位より大きな時の耐電圧は30Vであった。
As a result, the withstand voltage when the potential of the individual electrode wiring 23 was higher than the potential of the shield wiring 11 was 30 V.

一方、個別電極配線23の電位がシールド配線11の電位
より小さい時の耐電圧は250Vであった。
On the other hand, when the potential of the individual electrode wiring 23 was lower than the potential of the shield wiring 11, the withstand voltage was 250V.

以上説明した本実施例による密着型光電変換装置は例
えばファクシミリ装置に好適に用いられる。
The contact type photoelectric conversion device according to the present embodiment described above is suitably used for, for example, a facsimile device.

第3図は、上記実施例による光電変換装置を用いたフ
ァクシミリ装置の模式的構成図である。
FIG. 3 is a schematic configuration diagram of a facsimile apparatus using the photoelectric conversion device according to the above embodiment.

同図において、原稿送信時では、光電変換装置として
の密着型イメージセンサ1201上に原稿1205がプラテンロ
ーラ1203によって圧着し、プラテンローラ1203および給
送ローラ1204によって矢印方向へ移動する。原稿表面は
光源であるキセノンランプ1202によって照明され、その
反射光がセンサ1201に入射して原稿の画像情報に対応し
た電気信号に変換され送信される。
In the figure, at the time of document transmission, a document 1205 is pressed on a contact image sensor 1201 as a photoelectric conversion device by a platen roller 1203, and is moved in the direction of the arrow by a platen roller 1203 and a feed roller 1204. The surface of the document is illuminated by a xenon lamp 1202 as a light source, and the reflected light is incident on a sensor 1201 to be converted into an electric signal corresponding to image information of the document and transmitted.

また、受信時には、記録紙1206がプラテンローラ1207
によって搬送され、サーマルヘッド1208によって受信信
号に対応した画像が再生される。
At the time of reception, the recording paper 1206 is
And the thermal head 1208 reproduces an image corresponding to the received signal.

なお、装置全体はシステムコントロール基板1209のコ
ントローラによって制御され、また各駆動系および各回
路には電源1210から電力が供給される。
The entire apparatus is controlled by a controller of a system control board 1209, and power is supplied from a power supply 1210 to each drive system and each circuit.

上述したファクシミリ装置に本発明による光電変換装
置を搭載して画像通信を行った結果、長時間使用した場
合であっても通信画像は良好に保たれていた。
As a result of carrying out image communication by mounting the photoelectric conversion device according to the present invention on the facsimile apparatus described above, the communication image was favorably maintained even when used for a long time.

以下、上述した本実施例の密着型光電変換装置におい
て、本発明に係る動作について説明する。
Hereinafter, an operation according to the present invention in the above-described contact type photoelectric conversion device of the present embodiment will be described.

第4図は、第2図(B)におけるシールド配線11の部
分を拡大した模式的断面図である。
FIG. 4 is an enlarged schematic cross-sectional view of a portion of the shield wiring 11 in FIG. 2 (B).

本実施例によれば、上述したように、シールド配線11
には電源Vaから正電圧が印加されている。また、個別電
極配線23は光センサの出力信号を通す配線であるが、そ
の基準電位は接地電位に設定されている。したがって、
平均電位としては個別電極配線23はシールド配線11に対
して低い電位となっている。
According to the present embodiment, as described above, the shield wiring 11
Is supplied with a positive voltage from the power supply Va. The individual electrode wiring 23 is a wiring for passing the output signal of the optical sensor, and its reference potential is set to the ground potential. Therefore,
As the average potential, the individual electrode wiring 23 has a lower potential than the shield wiring 11.

このためにi層6は電子の空乏状態となり、たとえホ
ールが生じてもn+層7とi層6との間は移動できないの
で、i層6が絶縁体として機能する。すなわち、本実施
例における実質的な絶縁層の厚さは、絶縁層5とi層6
との合計の厚さとなり、絶縁性および耐久性が共に従来
より大幅に向上するのである。つまり例をあげて説明す
るなら製造時に絶縁層5がオーバーエッチされたり、局
部的に薄く形成されたとしても、i層6も絶縁体となっ
ているために、そのオーバーエッチ部19による耐圧低下
がなく、また薄い部分24に電界が集中することによる絶
縁破壊等を防止することができる。
As a result, the i-layer 6 is depleted of electrons, and cannot move between the n + layer 7 and the i-layer 6 even if a hole is generated, so that the i-layer 6 functions as an insulator. That is, the substantial thickness of the insulating layer in this embodiment is
Thus, the insulation and the durability are both significantly improved as compared with the prior art. In other words, for example, if the insulating layer 5 is over-etched or locally thinned at the time of manufacture, the i-layer 6 is also an insulator, so that the over-etched portion 19 reduces the withstand voltage. In addition, it is possible to prevent dielectric breakdown or the like due to concentration of an electric field on the thin portion 24.

さらに、実質的の絶縁層が厚くなっているために、図
中の矢印B間の電界は従来より弱くなり、その結果、絶
縁層5およびi層6の側面等での電気分解の促進が抑止
され、配線23が溶解するという事態を防ぐことができ
る。同様に第2図(A)における配線22および22′の交
差部も同様の構成であるために、両配線間の絶縁性およ
び耐久性の向上が図れる。したがって、このような光電
変換装置のように装置全体に多数の配線交差部が存在し
ても、本発明によれば高い信頼性を得ることができる。
Further, since the substantial insulating layer is thicker, the electric field between the arrows B in the drawing becomes weaker than before, and as a result, promotion of electrolysis on the side surfaces of the insulating layer 5 and the i-layer 6 is suppressed. Thus, the situation where the wiring 23 is melted can be prevented. Similarly, since the intersection of the wirings 22 and 22 'in FIG. 2A has the same structure, the insulation and durability between the wirings can be improved. Therefore, according to the present invention, high reliability can be obtained even when a large number of wiring intersections exist in the entire device as in such a photoelectric conversion device.

なお、本実施例では第2図に示す構成としたが、これ
に限定されない。前述したように例えば、第5図に示す
シールド配線11および個別電極配線8の交差部の構成で
あっても、回路構成上で電源Vaの極性を逆にできる場
合、シールド配線11を個別電極配線8に対して低い平均
電位にすれば、i層6はキャリアである電子が空乏状態
となり、たとえホールが生じてもn+層7とi層6との間
は移動できないので、i層6が絶縁体として機能し、本
実施例と同等の効果が得られる。
In this embodiment, the configuration is shown in FIG. 2, but the configuration is not limited to this. As described above, for example, even in the configuration of the intersection of the shield wiring 11 and the individual electrode wiring 8 shown in FIG. 5, if the polarity of the power supply Va can be reversed in the circuit configuration, the shield wiring 11 is connected to the individual electrode wiring. If the average potential is lower than that of the i.sup.8, the i-layer 6 is depleted of electrons serving as carriers, and cannot move between the n + layer 7 and the i-layer 6 even if holes are generated. It functions as an insulator, and an effect equivalent to that of this embodiment can be obtained.

さらに他にも前述したように、ホールをキャリアとし
て使用する光センサを用い、オーミックコンタクト層7
をp+層で形成した場合は、配線交差部の対向電極との電
位の関係が第5図で示されたシールド配線11および個別
電極配線8の関係であるときに、i層6はキャリアであ
るホールが空乏状態となり、たとえ電子が生じてもp+
とi層との間は移動できないのでi層6が絶縁体として
機能し、本実施例と同等の効果が得られる。
Furthermore, as described above, the ohmic contact layer 7 is formed using an optical sensor using holes as carriers.
Is formed in the p + layer, when the potential relationship with the counter electrode at the wiring intersection is the relationship between the shield wiring 11 and the individual electrode wiring 8 shown in FIG. A certain hole is in a depletion state, and even if electrons are generated, it cannot move between the p + layer and the i layer. Therefore, the i layer 6 functions as an insulator, and the same effect as that of the present embodiment can be obtained.

前述した様にさらに、他にも電子又はホールの少なく
ともいずれか一方のキャリアに対してi層6との間にシ
ョットキーバリアを形成する材料を電極として使用すれ
ばn+層やp+層は不要となり、対向電極との間の平均電位
をi層へ供給しうるキャリアの供給を阻止する方向に設
定することで、本実施例と同等の効果が得られる。
As described above, if a material that forms a Schottky barrier between the i layer 6 and at least one of carriers of electrons and holes is used as an electrode, the n + layer and the p + layer become This is unnecessary, and the same effect as that of the present embodiment can be obtained by setting the average potential between the common electrode and the counter electrode so as to prevent the supply of carriers capable of supplying the i-layer.

また、本実施例ではi層を含む構成としたが、同様に
これに限定されるものではない。以上をまとめると任意
の半導体層に対して対向電極の平均電位が半導体層の一
部もしくは全部の層に対して供給しうるキャリアの供給
を阻止する方向である構成とすれば、少なくともキャリ
アの供給を阻止された層については絶縁体として機能
し、本実施例と同様の効果が得られ本発明の目的が達成
される。
In this embodiment, the structure includes the i-layer. However, the present invention is not limited thereto. To summarize the above, if the average potential of the counter electrode for any semiconductor layer is such that the supply of carriers that can be supplied to some or all of the semiconductor layers is prevented, at least the carrier supply The layer in which is prevented functions as an insulator, and the same effect as that of the present embodiment is obtained, thereby achieving the object of the present invention.

また、本実施例ではシールド配線11には直流電圧が印
加されているが、これに限定されるものではなく、同様
の積層構造を有し、上層および下層の配線にパルス状電
圧が印加される場合であっても、その平均電位を上記の
如く設定すれば、本実施例と同等の効果が得られる。
Further, in the present embodiment, a DC voltage is applied to the shield wiring 11, but the present invention is not limited to this. The shield wiring 11 has a similar laminated structure, and a pulse-like voltage is applied to upper and lower wirings. Even in this case, if the average potential is set as described above, the same effect as that of the present embodiment can be obtained.

また、本発明は特に本実施例のような密着型光電変換
装置に好ましく適用できるがこれに限らず、本発明は絶
縁領域を必要とする多層構造の半導体装置一般に適用可
能である。つまりファクシミリ装置のような情報処理装
置に本発明を適用することで、低コストで歩留りを向上
でき、信頼性の高い情報処理装置を実現することができ
る。
In addition, the present invention can be preferably applied to the contact type photoelectric conversion device as in the present embodiment, but is not limited thereto. The present invention is applicable to a general semiconductor device having a multilayer structure requiring an insulating region. That is, by applying the present invention to an information processing apparatus such as a facsimile apparatus, the yield can be improved at low cost, and a highly reliable information processing apparatus can be realized.

〔発明の効果〕〔The invention's effect〕

以上詳細に説明したように、本発明による半導体装置
は、第一および第二の導電体の平均電位を第一の導電体
から半導体層へ供給しうるキャリアの供給を阻止する方
向に設定することで、絶縁層と共に半導体層も絶縁に寄
与し絶縁層の厚さが実質的に厚くなる。
As described in detail above, in the semiconductor device according to the present invention, the average potential of the first and second conductors is set so as to block the supply of carriers that can be supplied from the first conductor to the semiconductor layer. Therefore, the semiconductor layer together with the insulating layer also contributes to the insulation, and the thickness of the insulating layer is substantially increased.

このために絶縁層が局所的に薄くなっていても、そこ
に強電界は発生せず、両導電体間の絶縁性および耐久性
は従来より大幅に向上し、装置の信頼性耐久性も高くな
る。
For this reason, even if the insulating layer is locally thin, a strong electric field is not generated there, and the insulation and durability between the two conductors are greatly improved, and the reliability and durability of the device are high. Become.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A)(B)は、本発明の好適な実施態様を示す
模式的断面図である。 第2図(A)は、本発明による半導体装置の一実施例の
模式的平面図、第2図(B)は、そのIII−III線模式的
断面図である。 第3図は、上記実施例による光電変換装置を用いたファ
クシミリ装置の模式的構成図である。 第4図は、第2図(B)におけるシールド配線11の部分
を拡大した模式的断面図である。 第5図(A)は、半導体装置の一例の模式的平面図、第
5図(B)は、そのI−I線模式的断面図である。 第6図は、第5図(A)におけるII−II線による模式的
断面図である。 101,201:第1の配線、102,202:絶縁層、103,203:i型半
導体層、104:n+型半導体層、110,210:第2の配線。
1 (A) and 1 (B) are schematic sectional views showing a preferred embodiment of the present invention. FIG. 2 (A) is a schematic plan view of one embodiment of the semiconductor device according to the present invention, and FIG. 2 (B) is a schematic sectional view taken along line III-III. FIG. 3 is a schematic configuration diagram of a facsimile apparatus using the photoelectric conversion device according to the above embodiment. FIG. 4 is an enlarged schematic cross-sectional view of a portion of the shield wiring 11 in FIG. 2 (B). FIG. 5A is a schematic plan view of an example of the semiconductor device, and FIG. 5B is a schematic cross-sectional view taken along the line II. FIG. 6 is a schematic sectional view taken along line II-II in FIG. 5 (A). 101, 201: first wiring, 102, 202: insulating layer, 103, 203: i-type semiconductor layer, 104: n + type semiconductor layer, 110, 210: second wiring.

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】導電体が絶縁層および半導体層から成る積
層体を挟んで対向し、前記半導体層に接合した第一の導
電体の平均電位に対する前記絶縁層に接合した第二の導
電体の平均電位が、第一の導電体から前記半導体層へ供
給しうるキャリアの供給を阻止する方向であることを特
徴とする半導体装置。
A second conductor joined to the insulating layer with respect to an average potential of the first conductor joined to the semiconductor layer; A semiconductor device, wherein an average potential is in a direction in which supply of carriers that can be supplied from the first conductor to the semiconductor layer is prevented.
【請求項2】前記半導体層は、i層とn+オーミックコン
タクト層を有し、前記第一の導電体の平均電位が前記第
二の導電体の平均電位より高い請求項1記載の半導体装
置。
2. The semiconductor device according to claim 1, wherein said semiconductor layer has an i-layer and an n + ohmic contact layer, and an average potential of said first conductor is higher than an average potential of said second conductor. .
【請求項3】前記半導体層は、i層とp+オーミックコン
タクト層を有し、前記第一の導電体の平均電位が前記第
二の導電体の平均電位より低い請求項1記載の半導体装
置。
3. The semiconductor device according to claim 1, wherein said semiconductor layer has an i-layer and a p + ohmic contact layer, and an average potential of said first conductor is lower than an average potential of said second conductor. .
【請求項4】前記第一の導電体は前記半導体層に対して
ショットキーバリアを形成する請求項1記載の半導体装
置。
4. The semiconductor device according to claim 1, wherein said first conductor forms a Schottky barrier with respect to said semiconductor layer.
【請求項5】前記半導体層は水素化アモルファスシリコ
ンからなる請求項1記載の半導体装置。
5. The semiconductor device according to claim 1, wherein said semiconductor layer is made of hydrogenated amorphous silicon.
【請求項6】基板上に光電変換を行う半導体層と光電変
換を行う半導体層に電気的接続された個別電極を有する
光電変換要素の複数と、該光電変換要素に電気的に接続
されたマトリックス配線と、該マトリックス配線間に設
けられ一定電位に保持された配線と、を有する半導体装
置において、 該個別電極と該一定電位に保持された配線との交差する
部分が半導体層と絶縁層を挟んで設けられ、 該個別電極の平均電位が該半導体層へ供給しうるキャリ
アの供給を阻止する電位であることを特徴とする半導体
装置。
6. A plurality of photoelectric conversion elements each having a semiconductor layer for performing photoelectric conversion on a substrate and individual electrodes electrically connected to the semiconductor layer for performing photoelectric conversion, and a matrix electrically connected to the photoelectric conversion elements. In a semiconductor device having a wiring and a wiring provided between the matrix wirings and held at a constant potential, a portion where the individual electrode intersects with the wiring held at the fixed potential sandwiches a semiconductor layer and an insulating layer. Wherein the average potential of the individual electrodes is a potential for preventing supply of carriers that can be supplied to the semiconductor layer.
【請求項7】該交差する部分は該個別電極と該個別電極
上に該絶縁層を介して設けられた該半導体層と該半導体
層上にn+層を介して設けられた該配線とを有し、該個別
電極の平均電位は該配線の電位より低い請求項6記載の
半導体装置。
7. The intersecting portion includes the individual electrode, the semiconductor layer provided on the individual electrode via the insulating layer, and the wiring provided on the semiconductor layer via an n + layer. The semiconductor device according to claim 6, wherein the average potential of the individual electrodes is lower than the potential of the wiring.
【請求項8】該交差する部分は、該個別電極と該個別電
極上に該絶縁層を介して設けられた該半導体層と該半導
体層上にp+層を介して設けられた配線とを有し、該個別
電極の平均電位は該配線の電位より高い請求項6記載の
半導体装置。
8. The intersecting portion includes the individual electrode, the semiconductor layer provided on the individual electrode via the insulating layer, and a wiring provided on the semiconductor layer via a p + layer. 7. The semiconductor device according to claim 6, wherein the average potential of the individual electrodes is higher than the potential of the wiring.
【請求項9】該交差する部分は、該配線と該配線上に該
絶縁層を介して設けられた該半導体層と該半導体層上に
n+層を介して設けられた該個別電極とを有し、該個別電
極の平均電位は該配線の電位より高い請求項6記載の半
導体装置。
9. The semiconductor device according to claim 1, wherein the crossing portion is formed between the wiring and the semiconductor layer provided on the wiring with the insulating layer interposed therebetween.
7. The semiconductor device according to claim 6, further comprising an individual electrode provided through an n + layer, wherein an average potential of the individual electrode is higher than an electric potential of the wiring.
【請求項10】該交差する部分は、該配線と該配線上に
該絶縁層を介して設けられた該半導体層と該半導体層上
にp+層を介して設けられた該個別電極とを有し、該個別
電極の平均電位は該配線の電位より低い請求項6記載の
半導体装置。
10. The intersecting portion includes the wiring, the semiconductor layer provided on the wiring via the insulating layer, and the individual electrode provided on the semiconductor layer via a p + layer. The semiconductor device according to claim 6, wherein the average potential of the individual electrodes is lower than the potential of the wiring.
【請求項11】前記半導体層は水素化アモルファスシリ
コンから成る請求項6記載の半導体装置。
11. The semiconductor device according to claim 6, wherein said semiconductor layer is made of hydrogenated amorphous silicon.
JP63283997A 1987-11-14 1988-11-11 Semiconductor device Expired - Fee Related JP2578954B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63283997A JP2578954B2 (en) 1987-11-14 1988-11-11 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62-288200 1987-11-14
JP28820087 1987-11-14
JP63283997A JP2578954B2 (en) 1987-11-14 1988-11-11 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH02326A JPH02326A (en) 1990-01-05
JP2578954B2 true JP2578954B2 (en) 1997-02-05

Family

ID=26555271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63283997A Expired - Fee Related JP2578954B2 (en) 1987-11-14 1988-11-11 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2578954B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156573A (en) 1999-09-17 2001-06-08 Murata Mfg Co Ltd Piezoelectric component with lead
JP2013074075A (en) * 2011-09-27 2013-04-22 Toshiba Corp Semiconductor device
WO2018123905A1 (en) * 2016-12-27 2018-07-05 シャープ株式会社 Imaging panel and production method for same

Also Published As

Publication number Publication date
JPH02326A (en) 1990-01-05

Similar Documents

Publication Publication Date Title
EP0555907B1 (en) A method of manufacturing a large area active matrix array
KR100338480B1 (en) Liquid crystal display and method for fabricating the same
JPH04163528A (en) Active matrix display
JPH0734467B2 (en) Image sensor manufacturing method
TWI291762B (en) Thin film transistor array panel
JPH0120592B2 (en)
US5486939A (en) Thin-film structure with insulating and smoothing layers between crossing conductive lines
JP2578954B2 (en) Semiconductor device
JPH10206229A (en) Radiation image pick-up apparatus and method for forming contact finger assembly for photodetector array thereof
JP3245527B2 (en) Liquid crystal display
JP2002151546A (en) Electrode structure, signal take out structure and electrode forming method of ic chip
US4772951A (en) Solid state image sensor with cell array of amorphous semiconductor photoelectric converting elements
US5366921A (en) Process for fabricating an electronic circuit apparatus
US4546243A (en) Elongated light receiving element assembly
US4953000A (en) Semiconductor device
US11830904B2 (en) Light sensing device having offset gate electrode and light sensing panel and light sensing display panel using the same
JP2624687B2 (en) Method for manufacturing thin film active element array
JP2000114531A (en) Manufacture of semiconductor device
TW200924182A (en) Image detector
KR100683526B1 (en) Method Of Fabricating Detecting X-ray Device
JPH10170933A (en) Liquid crystal display device
CN100447642C (en) Pixel structure and its making method
JPS6331163A (en) Photoelectric conversion device
WO2001067519A1 (en) Low noise and high yield data line structure for imager
JPH01128567A (en) Electronic circuit device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees