JP2575883B2 - Sequencer mechanism capable of mutual backup - Google Patents
Sequencer mechanism capable of mutual backupInfo
- Publication number
- JP2575883B2 JP2575883B2 JP1200796A JP20079689A JP2575883B2 JP 2575883 B2 JP2575883 B2 JP 2575883B2 JP 1200796 A JP1200796 A JP 1200796A JP 20079689 A JP20079689 A JP 20079689A JP 2575883 B2 JP2575883 B2 JP 2575883B2
- Authority
- JP
- Japan
- Prior art keywords
- sequencer
- state
- input
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Feedback Control In General (AREA)
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は相互バックアップ可能なシーケンサ機構に関
するものである。Description: TECHNICAL FIELD The present invention relates to a sequencer mechanism capable of mutual backup.
（従来の技術） シーケンサを利用した制御回路では、スイッチや電磁
弁等の入出力機器とシーケンサ本体とは、入出力インタ
フェースを経由して入出力回線で接続されており、この
入出力回線を介して信号の授受を行ってシーケンサ本体
で連続的にロジック制御を行っている。(Conventional technology) In a control circuit using a sequencer, input / output devices such as switches and solenoid valves are connected to the sequencer body via an input / output interface via an input / output line. Logic control is performed continuously by the sequencer body by sending and receiving signals.
（発明が解決しようとする課題） 各装置に対して１台のシーケンサのみで制御を行う方
式、いわゆる単一システム方式では、シーケンサが故障
すると、ロジック制御が不可能となるので、前述の入出
力機器を構成要素とする装置の運転が停止してしまい、
安全上に問題を有すると共に、この装置の運転再開は、
基本的にはシーケンサが復旧するまでは不可能である。(Problem to be Solved by the Invention) In a system in which each device is controlled by only one sequencer, that is, a single system system, if the sequencer fails, logic control becomes impossible. The operation of the equipment, which is composed of equipment, has stopped,
While having safety problems, restarting this device
Basically, it is impossible until the sequencer recovers.
本発明は、このような課題を解決することを目的とす
るものである。An object of the present invention is to solve such a problem.
（課題を解決するための手段） 上述した課題を解決するために、本発明では、一対の
シーケンサを入出力回線の切替により選択動作可能に構
成すると共に、夫々のシーケンサに、他方のシーケンサ
が読出可能な状態信号記憶手段を設け、夫々のシーケン
サは、動作時においては、その動作状態に対応する所定
の状態信号を自体の状態信号記憶手段に書き込み、また
非動作時においては、他方のシーケンサの状態信号記憶
手段に記憶された状態信号を随時読み出し、読み出した
状態信号に基づいて自体の内部状態を推移させて待機さ
せる構成とした相互バックアップ可能なシーケンサ機構
を提案する。(Means for Solving the Problems) In order to solve the above-described problems, according to the present invention, a pair of sequencers are configured to be able to select and operate by switching input / output lines, and each of the sequencers is read by the other sequencer. A possible state signal storage means is provided, and each sequencer writes a predetermined state signal corresponding to the operation state into its own state signal storage means during operation, and stores the other sequencer at the time of non-operation. The present invention proposes a mutual back-up sequencer mechanism in which a state signal stored in a state signal storage means is read out as needed, and an internal state of the sequencer is changed based on the read out state signal so as to wait.
また本発明では、上記の構成において、状態信号記憶
手段には、動作状態に対応する全ての状態信号のうちの
重要な一部のみを書き込み、そして読み出す構成とする
ことを提案する。Further, the present invention proposes a configuration in which, in the above configuration, only an important part of all the status signals corresponding to the operation status is written to and read from the status signal storage unit.
（作用） 一方のシーケンサの動作時、即ちこの一方のシーケン
サが入出力回線を通して入出力機器を制御している状態
においては、その動作状態に対応する所定の状態信号を
自体の状態信号記憶手段に書き込む。(Operation) When one of the sequencers is operating, that is, when the one sequencer is controlling the input / output device through the input / output line, a predetermined status signal corresponding to the operation status is stored in its own status signal storage means. Write.
このように一方の状態信号記憶手段に書き込まれた動
作状態は、他方のシーケンサが読み出すことができるの
で、非動作中のシーケンサは、自体の内部状態を、動作
時のシーケンサの動作状態と同様に推移させることがで
きる。このように状態信号記憶手段を介して非動作中の
シーケンサの内部状態を推移させる状態信号は、動作状
態に対応する状態信号の全てとする他、このうちの重要
な一部のみとすることもできる。The operating state written in one of the state signal storage means can be read out by the other sequencer, so that the non-operating sequencer changes its own internal state in the same manner as the operating state of the sequencer during operation. Can be transitioned. In this way, the state signal for transitioning the internal state of the non-operating sequencer via the state signal storage means is not only all the state signals corresponding to the operation state, but also only an important part of them. it can.
従って動作中のシーケンサが故障した場合には、これ
を適宜の故障検出手段により検出して入出力回線を切り
替え、非動作中の他方のシーケンサが入出力回線を通し
て入出力機器を制御し得る状態とすれば、このシーケン
サにより、それまで動作中であったシーケンサと、少な
くとも重要な状態信号において同様な動作状態で装置の
運転を継続することができる。Therefore, when the active sequencer fails, the failure is detected by appropriate failure detecting means and the input / output line is switched, so that the other inactive sequencer can control the input / output device through the input / output line. In this way, the sequencer allows the apparatus to continue operating in the same operation state as the sequencer that was operating until then, at least in an important state signal.
（実施例） 本発明の実施例を図について説明する。(Example) An example of the present invention will be described with reference to the drawings.
図は本発明を適用したシーケンサ制御回路の実施例を
表したもので、符号1a,1bは一対のシーケンサである。
これらのシーケンサ1a,1bには従来のシーケンサと同様
に、CPU等を用いた制御用回路2a,2b、内部演算用メモリ
3a,3b、入力用メモリ4a,4b及び出力用メモリ5a,5b等を
設けると共に、本発明を適用するために、前記状態信号
記憶手段としての共有メモリ6a,6bを設けている。FIG. 1 shows an embodiment of a sequencer control circuit to which the present invention is applied. Reference numerals 1a and 1b denote a pair of sequencers.
Like the conventional sequencers, these sequencers 1a and 1b have control circuits 2a and 2b using a CPU and the like, and internal operation memories.
3a and 3b, input memories 4a and 4b, output memories 5a and 5b, and the like, and shared memories 6a and 6b as the state signal storage means are provided in order to apply the present invention.
この共有メモリ6a,6bは、夫々対応するシーケンサの
動作状態において、対応する所定の状態信号を書き込む
構成とすると共に、この書き込まれた状態信号を、他の
シーケンサ1b,1aの制御用回路2b,2aが読み出すことがで
きるように構成している。The shared memories 6a and 6b are configured to write a corresponding predetermined state signal in the operating state of the corresponding sequencer, and to write the written state signal to the control circuit 2b of the other sequencers 1b and 1a. 2a can be read.
このように共有メモリに6a,6bに書き込み、そして読
み出す状態信号は、動作状態における全ての状態信号と
することもできるが、例えば装置のインターロックに関
連する停止要因等の入力信号、装置のインターロックに
関連し、緊急停止回路等の演算に用いる内部状態信号及
び電磁弁や電動機等の操作端機器を駆動している出力信
号等の、連続性を必要とする重要な信号のみとすればメ
モリ容量を低減することができる。As described above, the status signals written to and read from the shared memory 6a and 6b can be all the status signals in the operating state. For example, input signals such as a stop factor related to the interlock of the device and the interlace of the device can be used. Memory only if important signals that require continuity, such as internal state signals used for operations such as emergency stop circuits and output signals that drive operating devices such as solenoid valves and electric motors, related to locking. The capacity can be reduced.
前記入出力用メモリ4a,4b;5a,5bは、適宜のポート等
を経由して入出力回線7a,7bを介して入出力信号の授受
を行う構成としている。この入出力回線7a,7bは切替ス
イッチ８を介して共通の入出力回線９に接続されてお
り、この入出力回線９は入出力インターフェース10を介
してスイッチ11や電磁弁12等の入出力機器13に接続する
構成としている。また、切替スイッチ８は、夫々のシー
ケンサ1a,1bの自己診断機能等における異常検出信号等
により動作させる異常監視装置14により切替動作させる
構成としている。The input / output memories 4a, 4b; 5a, 5b are configured to transmit and receive input / output signals via input / output lines 7a, 7b via appropriate ports and the like. The input / output lines 7a and 7b are connected to a common input / output line 9 via a changeover switch 8. The input / output line 9 is connected to input / output devices such as a switch 11 and a solenoid valve 12 via an input / output interface 10. 13 is connected. The changeover switch 8 is configured to be switched by an abnormality monitoring device 14 operated by an abnormality detection signal or the like in the self-diagnosis function of each of the sequencers 1a and 1b.
以上の構成において、図に示すように切替スイッチ８
を介して共通の入出力回線９と個別の入出力回線7aが接
続状態の場合には、図中左側のシーケンサ1aが入出力回
線9,7aを介して入出力機器13を制御しており、スイッチ
11等の入力機器からの入力信号は入力用メモリ4aに入力
され、そして電磁弁12等の出力機器への出力信号は出力
用メモリ5aに出力される。In the above configuration, as shown in FIG.
When the common input / output line 9 and the individual input / output line 7a are connected via the I / O line 9, the sequencer 1a on the left side in the figure controls the input / output device 13 via the input / output line 9, 7a, switch
An input signal from an input device such as 11 is input to an input memory 4a, and an output signal to an output device such as a solenoid valve 12 is output to an output memory 5a.
制御用回路2aは、前記入力や内部の計時信号等に基づ
いて、必要に応じて内部演算用メモリ3aを用いて所定の
演算を行い、前述した出力信号を発する等のロジック制
御を行う。The control circuit 2a performs a predetermined operation using the internal operation memory 3a as necessary based on the input, the internal clock signal, and the like, and performs logic control such as generating the above-described output signal.
シーケンサ1aは以上の動作と共に、所定の入力信号、
出力信号及び内部状態信号を共有メモリ6aに転送し、書
き込む。これらの信号を共有メモリ6aに転送する方法
は、CPUを用いたり、DMA転造を用いる等、適宜である。The sequencer 1a, together with the above operation, a predetermined input signal,
The output signal and the internal state signal are transferred to the shared memory 6a and written. The method of transferring these signals to the shared memory 6a is appropriate, for example, using a CPU or using DMA transfer.
図中左側のシーケンサ1aの以上の動作と並行して、図
中右側のシーケンサ1bの制御用回路2bは、共有メモリ6a
に書き込まれている状態信号を随時読み出し、この読み
出した状態信号に基づいて自体の各メモリ等の状態を、
シーケンサ1aの動作状態と同様に推移させる。In parallel with the above operation of the sequencer 1a on the left side in the figure, the control circuit 2b of the sequencer 1b on the right side in the figure includes a shared memory 6a
At any time, and based on the read state signal, the state of each memory and the like of itself is
The transition is made in the same manner as the operation state of the sequencer 1a.
シーケンサ1aの共有メモリ6aに書き込まれている状態
信号を、シーケンサ1b側に転送する方法は、適宜の通信
手段を介在させたり、制御回路2a,2bのCPU間転送で行う
等、適宜である。例えば、動作状態のシーケンサ1aにお
いて共有メモリ6aに所定の状態信号の書き込みが完了し
た後に、このシーケンサ1a側からシーケンサ1b側に書き
込み完了信号を送り、シーケンタ1bにおいては、かかる
書き込み完了信号を受けて所定の読み出し、そして続く
処理を行うように構成することにより、状態信号の転送
を遅滞なく行うことができる。The method of transferring the status signal written in the shared memory 6a of the sequencer 1a to the sequencer 1b is appropriate, for example, by interposing an appropriate communication means or by transferring between the CPUs of the control circuits 2a and 2b. For example, after the writing of a predetermined state signal to the shared memory 6a is completed in the operating sequencer 1a, a write completion signal is sent from the sequencer 1a to the sequencer 1b, and the sequencer 1b receives the write completion signal. By performing the predetermined reading and the subsequent processing, the state signal can be transferred without delay.
以上の構成において、動作状態のシーケンサ1aの自己
診断機能等により、自己の故障を検出して異常信号が発
せられると、異常監視装置14が動作して切替スイッチを
切り替え、今度はシーケンサ1bの入出力回線7bと共通の
入出力回線９が接続状態となる。In the above configuration, when the self-diagnosis function or the like of the sequencer 1a in the operating state detects its own failure and issues an abnormality signal, the abnormality monitoring device 14 operates to switch the changeover switch, and the sequencer 1b is now turned on. The input / output line 9 common to the output line 7b is connected.
上述したとおり、シーケンサ1bは所定の状態信号に関
し、自己の状態をシーケンサ1aの動作状態と同様に推移
させているので、少なくとも前述した重要信号に関して
は切替において連続性を保持することができ、前記入出
力機器13を構成要素とする装置を停止させずに、運転を
継続することができる。As described above, the sequencer 1b changes its own state with respect to the predetermined state signal in the same manner as the operation state of the sequencer 1a, so that continuity can be maintained in switching at least for the important signals described above. The operation can be continued without stopping the device including the entry / output device 13 as a component.
このようにして、シーケンサ1bにより装置の運転を継
続しながら、故障したシーケンサ1aの処理を行うことが
でき、復旧した場合に今度は、このシーケンサ1aが現在
動作状態のシーケンサ1bのバックアップ用となり、相互
のバックアップが行われる。In this way, it is possible to perform processing of the failed sequencer 1a while continuing operation of the apparatus by the sequencer 1b, and when it recovers, this sequencer 1a becomes a backup for the currently operating sequencer 1b, Mutual backup is performed.
（発明の効果） 本発明は以上のとおり、運転中の一方側のシーケンサ
が故障した場合には、少なくとも重要な状態信号につい
ては連続性を保持した状態で、他方側のシーケンサによ
り運転を継続することができ、またこのように運転を継
続しながら故障したシーケンサの修理を行うことができ
ると共に、修理が完了して復旧した場合には、今度は修
理が完了したシーケンサがバックアップ用となり、相互
のバックアップが行われるため、装置の安全性及び信頼
性を大幅に向上することができるという効果がある。(Effect of the Invention) As described above, according to the present invention, when one of the sequencers in operation fails, the operation is continued by the other sequencer while maintaining continuity at least for important status signals. In this way, the faulty sequencer can be repaired while the operation continues, and when the repair is completed and restored, the repaired sequencer is used as a backup for mutual operation. Since the backup is performed, there is an effect that the safety and reliability of the device can be greatly improved.
図は本発明の実施例を系統図的に表した説明図である。 符号1a,1b……シーケンサ、2a,2b……制御用回路、3a,3
b……内部演算用メモリ、4a,4b……入力用メモリ、5a,5
b……出力用メモリ、6a,6b……共有メモリ（状態信号記
憶手段）、7a,7b……入出力回線、８……切替スイッ
チ、９……共通の入出力回線、10……入出力インタフェ
ース、11……スイッチ、12……電磁弁、13……入出力機
器、14……異常監視装置。FIG. 1 is an explanatory diagram showing a system diagram of an embodiment of the present invention. Symbols 1a, 1b: Sequencer, 2a, 2b: Control circuit, 3a, 3
b: Internal calculation memory, 4a, 4b: Input memory, 5a, 5
b ... output memory, 6a, 6b ... shared memory (status signal storage means), 7a, 7b ... input / output line, 8 ... changeover switch, 9 ... common input / output line, 10 ... input / output Interface, 11 switches, 12 solenoid valves, 13 input / output devices, 14 abnormality monitoring device.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−57302（ＪＰ，Ａ) 特開 平１−142801（ＪＰ，Ａ) 特開 平１−145701（ＪＰ，Ａ) ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-1-57302 (JP, A) JP-A-1-142801 (JP, A) JP-A-1-145701 (JP, A)
Claims (2)
り選択動作可能に構成すると共に、夫々のシーケンサ
に、他方のシーケンサが読出可能な状態信号記憶手段を
設け、夫々のシーケンサは、動作時においては、その動
作状態に対応する所定の状態信号を自体の状態信号記憶
手段に書き込み、また非動作時においては、他方のシー
ケンサの状態信号記憶手段に記憶された状態信号を随時
読み出し、読み出した状態信号に基づいて自体の内部状
態を推移させて待機させる構成としたことを特徴とする
相互バックアップ可能なシーケンサ機構。1. A pair of sequencers are configured to be selectable by switching input / output lines, and each of the sequencers is provided with status signal storage means readable by the other sequencer. Is a state in which a predetermined state signal corresponding to the operation state is written in its own state signal storage means, and when not in operation, the state signal stored in the state signal storage means of the other sequencer is read and read as needed. A sequencer mechanism capable of mutual backup, wherein the internal state of the sequencer is changed based on a signal and the standby state is established.
る全ての状態信号のうちの重要な一部のみを書き込み、
そして読み出す構成としたことを特徴とする請求項１記
載の相互バックアップ可能なシーケンサ機構。2. An important part of all state signals corresponding to an operation state is written into a state signal storage means.
3. The sequencer mechanism according to claim 1, wherein said sequencer mechanism is configured to read the data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200796A JP2575883B2 (en) | 1989-08-02 | 1989-08-02 | Sequencer mechanism capable of mutual backup |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200796A JP2575883B2 (en) | 1989-08-02 | 1989-08-02 | Sequencer mechanism capable of mutual backup |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0363802A JPH0363802A (en) | 1991-03-19 |
| JP2575883B2 true JP2575883B2 (en) | 1997-01-29 |
Family
ID=16430334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1200796A Expired - Lifetime JP2575883B2 (en) | 1989-08-02 | 1989-08-02 | Sequencer mechanism capable of mutual backup |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2575883B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3994239B2 (en) * | 1997-12-24 | 2007-10-17 | 株式会社安川電機 | Motor drive control device and control method thereof |
| JP4731364B2 (en) * | 2000-04-28 | 2011-07-20 | 株式会社日立製作所 | Multiplexing control system and multiplexing method thereof |
| CN108605060B (en) | 2016-02-03 | 2021-09-17 | 三菱电机株式会社 | Control system and control unit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6457302A (en) * | 1987-08-28 | 1989-03-03 | Mitsubishi Electric Corp | Sequence controller |
| JPH01142801A (en) * | 1987-11-28 | 1989-06-05 | Toshiba Corp | Programmable controller backup device |
| JPH01145701A (en) * | 1987-12-01 | 1989-06-07 | Mitsubishi Electric Corp | Data link system for programmable controller |
-
1989
- 1989-08-02 JP JP1200796A patent/JP2575883B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0363802A (en) | 1991-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6327670B1 (en) | Duplex processor with an update bus and method for operating the update bus | |
| US5991852A (en) | Cache ram using a secondary controller and switching circuit and improved chassis arrangement | |
| JP2575883B2 (en) | Sequencer mechanism capable of mutual backup | |
| JP2002007220A (en) | Multiple memory system | |
| JP2775536B2 (en) | Power supply device and power supply control method | |
| JPH0319978B2 (en) | ||
| JPH0251950A (en) | Electronic exchange duplex system | |
| JP2606144B2 (en) | Redundant device | |
| JPH05334107A (en) | System bus buffer control device | |
| JPS632924Y2 (en) | ||
| JPH0298747A (en) | Multiple controller | |
| JPS60140438A (en) | System switching control system of information processing system | |
| JPH03268007A (en) | Sequence controller | |
| JPS60251443A (en) | Backup device of programmable controller | |
| JP2001147828A (en) | System and method for controlling duplex constitution device | |
| JPH06245238A (en) | Changeover circuit for duplex system | |
| JPH0636519B2 (en) | Redundant control method | |
| JPS60226088A (en) | Magnetic bubble storage device | |
| JPS62140155A (en) | Automatic switching circuit for data bus of device | |
| JPH05342076A (en) | Dual writing filing device | |
| JPS61243552A (en) | Switching system for peripheral controller | |
| JPS59200531A (en) | Dual switching system | |
| JPH02173832A (en) | Duplex controller | |
| JPH0760396B2 (en) | Highly reliable information processing device | |
| JPH08305594A (en) | Control memory redundancy system for duplex device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |