JP2575518Y2 - エンコーダの内挿装置 - Google Patents
エンコーダの内挿装置Info
- Publication number
- JP2575518Y2 JP2575518Y2 JP1991092037U JP9203791U JP2575518Y2 JP 2575518 Y2 JP2575518 Y2 JP 2575518Y2 JP 1991092037 U JP1991092037 U JP 1991092037U JP 9203791 U JP9203791 U JP 9203791U JP 2575518 Y2 JP2575518 Y2 JP 2575518Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase angle
- angle data
- encoder
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Optical Transform (AREA)
Description
【０００１】
【産業上の利用分野】この考案は、エンコーダの内挿装
置に関するものである。
置に関するものである。
【０００２】
【従来の技術】従来、エンコーダの分解能を上げるため
の内挿方式として、抵抗分割方式や位相変調方式等が知
られている。しかしながら、抵抗分割方式にあっては、
高内挿するに伴い分割抵抗および２値化するためのコン
パレータが増加し、回路規模が大きくなるという問題が
あると共に、分割抵抗やコンパレータのバラツキによっ
て誤検出が生じるという問題がある。また、位相変調方
式にあっては、位相変調波のゼロクロスからゼロクロス
までの時間を計測するようにしているため、リアルタイ
ム性が悪く、高速、高精度制御に適用するには問題があ
る。
の内挿方式として、抵抗分割方式や位相変調方式等が知
られている。しかしながら、抵抗分割方式にあっては、
高内挿するに伴い分割抵抗および２値化するためのコン
パレータが増加し、回路規模が大きくなるという問題が
あると共に、分割抵抗やコンパレータのバラツキによっ
て誤検出が生じるという問題がある。また、位相変調方
式にあっては、位相変調波のゼロクロスからゼロクロス
までの時間を計測するようにしているため、リアルタイ
ム性が悪く、高速、高精度制御に適用するには問題があ
る。
【０００３】このような問題を解決する内挿方式とし
て、例えば特開平２−３８８１４号公報、同２−１８６
２２１号公報において、正弦成分および余弦成分に対応
する位相角データを予め格納したＲＯＭを用い、エンコ
ーダからの９０°位相の異なる正弦成分（Ａ相）および
余弦成分（Ｂ相）をアドレス信号として、対応する位相
角データをＲＯＭから読み出すようにしたものが提案さ
れている。
て、例えば特開平２−３８８１４号公報、同２−１８６
２２１号公報において、正弦成分および余弦成分に対応
する位相角データを予め格納したＲＯＭを用い、エンコ
ーダからの９０°位相の異なる正弦成分（Ａ相）および
余弦成分（Ｂ相）をアドレス信号として、対応する位相
角データをＲＯＭから読み出すようにしたものが提案さ
れている。
【０００４】
【考案が解決しようとする課題】しかしながら、上記の
公開公報に開示されている内挿方式にあっては、エンコ
ーダからの正弦成分や余弦成分に雑音成分があると、実
際には被測定対象物が変位してなくても、その雑音成分
によってアドレス信号が急激に変化し、誤った位相角が
出力されることになる。このため、被測定対象物の変位
量や速度等を検出するために、ＲＯＭからの位相角デー
タに基づいてアップダウンカウンタを作動させたり、Ａ
相およびＢ相を作成しようとすると、雑音成分による急
激な位相角の変化によって被測定対象物の変位方向の判
別がつかなくなり、アップダウンカウンタやＡ相および
Ｂ相の作成回路が異常動作して、暫くのあいだ正確な検
出信号が得られなくなるという問題がある。
公開公報に開示されている内挿方式にあっては、エンコ
ーダからの正弦成分や余弦成分に雑音成分があると、実
際には被測定対象物が変位してなくても、その雑音成分
によってアドレス信号が急激に変化し、誤った位相角が
出力されることになる。このため、被測定対象物の変位
量や速度等を検出するために、ＲＯＭからの位相角デー
タに基づいてアップダウンカウンタを作動させたり、Ａ
相およびＢ相を作成しようとすると、雑音成分による急
激な位相角の変化によって被測定対象物の変位方向の判
別がつかなくなり、アップダウンカウンタやＡ相および
Ｂ相の作成回路が異常動作して、暫くのあいだ正確な検
出信号が得られなくなるという問題がある。
【０００５】この考案は、このような従来の問題点に着
目してなされたもので、常に高精度の検出信号が得られ
るよう適切に構成したエンコーダの内挿装置を提供する
ことを目的とする。
目してなされたもので、常に高精度の検出信号が得られ
るよう適切に構成したエンコーダの内挿装置を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、この考案に係るエンコーダの内挿装置は、エンコー
ダからの９０°位相の異なる信号に基づくアドレス信号
により、予め格納された極座標の位相角データから対応
する位相角データを実位相角データとして出力する記憶
手段と、カウント動作に応じて順次の内挿用位相角デー
タを出力するアップ／ダウンカウンタと、このアップ／
ダウンカウンタからの内挿用位相角データと前記記憶手
段からの実位相角データとを比較し、その比較結果に応
じた信号を出力する比較手段と、この比較手段からの出
力信号とクロック信号とからエンコーダの出力を内挿し
た信号を出力すると共に、このエンコーダの出力を内挿
した信号を前記アップ／ダウンカウンタに入力してカウ
ント動作を制御する制御信号生成手段とを備えたことを
特徴とするものである。
め、この考案に係るエンコーダの内挿装置は、エンコー
ダからの９０°位相の異なる信号に基づくアドレス信号
により、予め格納された極座標の位相角データから対応
する位相角データを実位相角データとして出力する記憶
手段と、カウント動作に応じて順次の内挿用位相角デー
タを出力するアップ／ダウンカウンタと、このアップ／
ダウンカウンタからの内挿用位相角データと前記記憶手
段からの実位相角データとを比較し、その比較結果に応
じた信号を出力する比較手段と、この比較手段からの出
力信号とクロック信号とからエンコーダの出力を内挿し
た信号を出力すると共に、このエンコーダの出力を内挿
した信号を前記アップ／ダウンカウンタに入力してカウ
ント動作を制御する制御信号生成手段とを備えたことを
特徴とするものである。
【０００７】
【作用】かかる構成において、エンコーダからの９０°
位相の異なる信号に基づくアドレス信号により、記憶手
段から対応する実位相角データが読み出され、その実位
相角データと、アップ／ダウンカウンタからの内挿用位
相角データとが比較手段で比較される。この比較手段か
らの出力信号は、制御信号生成手段に供給されて、該出
力信号とクロック信号とからエンコーダの出力を内挿し
た信号が出力されると共に、このエンコーダの出力を内
挿した信号がアップ／ダウンカウンタに供給されてその
カウント動作が制御される。
位相の異なる信号に基づくアドレス信号により、記憶手
段から対応する実位相角データが読み出され、その実位
相角データと、アップ／ダウンカウンタからの内挿用位
相角データとが比較手段で比較される。この比較手段か
らの出力信号は、制御信号生成手段に供給されて、該出
力信号とクロック信号とからエンコーダの出力を内挿し
た信号が出力されると共に、このエンコーダの出力を内
挿した信号がアップ／ダウンカウンタに供給されてその
カウント動作が制御される。
【０００８】
【実施例】図１はこの考案の第１実施例を示すものであ
る。この実施例では、エンコーダからの９０°位相の異
なるアナログのＡ相およびＢ相信号を、Ａ／Ｄ変換器１
および２でそれぞれデジタル信号に変換し、これらのＡ
／Ｄ変換器１および２の出力をアドレス信号としてＲＯ
Ｍ３に供給する。ＲＯＭ３には、Ａ相およびＢ相信号に
対応する位相角（θ）、ベクトル長および、ベクトル長
が正常値範囲外にあるときのエラーを表すデータを予め
格納し、Ａ／Ｄ変換器１および２からのアドレス信号に
より、対応する各データを出力させる。
る。この実施例では、エンコーダからの９０°位相の異
なるアナログのＡ相およびＢ相信号を、Ａ／Ｄ変換器１
および２でそれぞれデジタル信号に変換し、これらのＡ
／Ｄ変換器１および２の出力をアドレス信号としてＲＯ
Ｍ３に供給する。ＲＯＭ３には、Ａ相およびＢ相信号に
対応する位相角（θ）、ベクトル長および、ベクトル長
が正常値範囲外にあるときのエラーを表すデータを予め
格納し、Ａ／Ｄ変換器１および２からのアドレス信号に
より、対応する各データを出力させる。
【０００９】ＲＯＭ３から出力されるデータのうち、位
相角（θ）のデータ、すなわち実位相角データは一致回
路４の一方の入力端子（Ａ）に供給する。この一致回路
４の他方の入力端子（Ｂ）には、アップ／ダウンカウン
タ５の出力を内部位相角データ（θ´）として供給し、
ここで入力端子ＡおよびＢに供給される信号が、Ａ＜Ｂ
であるか、Ａ＞Ｂであるかを判別し、Ａ＜ＢのときはＡ
ＮＤゲート６の一方の入力端子に、Ａ＞ＢのときはＡＮ
Ｄゲート７の一方の入力端子にそれぞれハイレベルの信
号を供給する。
相角（θ）のデータ、すなわち実位相角データは一致回
路４の一方の入力端子（Ａ）に供給する。この一致回路
４の他方の入力端子（Ｂ）には、アップ／ダウンカウン
タ５の出力を内部位相角データ（θ´）として供給し、
ここで入力端子ＡおよびＢに供給される信号が、Ａ＜Ｂ
であるか、Ａ＞Ｂであるかを判別し、Ａ＜ＢのときはＡ
ＮＤゲート６の一方の入力端子に、Ａ＞ＢのときはＡＮ
Ｄゲート７の一方の入力端子にそれぞれハイレベルの信
号を供給する。
【００１０】ＡＮＤゲート６および７の他方の入力端子
には、それぞれクロック信号を供給し、ＡＮＤゲート６
の出力をダウン信号として、またＡＮＤゲート７の出力
をアップ信号としてそれぞれアップ／ダウンカウンタ５
に供給すると共に、被測定対象物の変位量や速度等を検
出するための、図示しないアップダウンカウンタやＡ相
およびＢ相の作成回路に供給する。このように、一致回
路４においてＡ＜Ｂのときは、ＡＮＤゲート６からダウ
ン信号を、Ａ＞ＢのときはＡＮＤゲート７からアップ信
号をそれぞれ出力させることにより、アップ／ダウンカ
ウンタ５から出力される内部位相角データ（θ´）を、
ＲＯＭ３から出力される実位相角データ（θ）に一致す
るように追従させる。
には、それぞれクロック信号を供給し、ＡＮＤゲート６
の出力をダウン信号として、またＡＮＤゲート７の出力
をアップ信号としてそれぞれアップ／ダウンカウンタ５
に供給すると共に、被測定対象物の変位量や速度等を検
出するための、図示しないアップダウンカウンタやＡ相
およびＢ相の作成回路に供給する。このように、一致回
路４においてＡ＜Ｂのときは、ＡＮＤゲート６からダウ
ン信号を、Ａ＞ＢのときはＡＮＤゲート７からアップ信
号をそれぞれ出力させることにより、アップ／ダウンカ
ウンタ５から出力される内部位相角データ（θ´）を、
ＲＯＭ３から出力される実位相角データ（θ）に一致す
るように追従させる。
【００１１】この実施例によれば、一致回路４において
ＲＯＭ３からの実位相角データ（θ）と、アップ／ダウ
ンカウンタ５からの内部位相角データ（θ´）とを比較
しながら、θ´がθに追従するようにアップ／ダウンカ
ウンタ５を制御し、そのθ´の変化を利用してエンコー
ダの出力を内挿するようにしているので、エンコーダか
らのＡ相信号やＢ相信号の雑音成分により、ＲＯＭ３の
アドレス信号が急激に変化しても、その変化の方向を容
易に判別することができると共に、θ´をθに追従させ
ることで、高域成分をカットする一種のフィルタリング
効果を持たせることができる。したがって、雑音成分に
よる急激な位相角の変化に殆ど影響されずに、エンコー
ダの出力を高分解能で常に正確に内挿することができ、
被測定対象物の変位量や速度等を常に高精度で検出する
ことができる。また、記憶手段にθを格納するようにし
ているので、回路規模を何ら大きくすることなく、記憶
手段における記憶パターンを変更するだけで、内挿数を
増加することができると共に、ベクトル長の検出やその
異常を同時に検出することができ、調整、保守を容易に
できる。さらに、θ´をθに追従させるようにしている
ので、リアルタイム性の良い内挿を行うことができる。
ＲＯＭ３からの実位相角データ（θ）と、アップ／ダウ
ンカウンタ５からの内部位相角データ（θ´）とを比較
しながら、θ´がθに追従するようにアップ／ダウンカ
ウンタ５を制御し、そのθ´の変化を利用してエンコー
ダの出力を内挿するようにしているので、エンコーダか
らのＡ相信号やＢ相信号の雑音成分により、ＲＯＭ３の
アドレス信号が急激に変化しても、その変化の方向を容
易に判別することができると共に、θ´をθに追従させ
ることで、高域成分をカットする一種のフィルタリング
効果を持たせることができる。したがって、雑音成分に
よる急激な位相角の変化に殆ど影響されずに、エンコー
ダの出力を高分解能で常に正確に内挿することができ、
被測定対象物の変位量や速度等を常に高精度で検出する
ことができる。また、記憶手段にθを格納するようにし
ているので、回路規模を何ら大きくすることなく、記憶
手段における記憶パターンを変更するだけで、内挿数を
増加することができると共に、ベクトル長の検出やその
異常を同時に検出することができ、調整、保守を容易に
できる。さらに、θ´をθに追従させるようにしている
ので、リアルタイム性の良い内挿を行うことができる。
【００１２】図２はこの考案の第２実施例を示すもので
ある。この実施例は、図１の一致回路４に代えて、ＲＯ
Ｍ３からの実位相角データ（θ）と、アップ／ダウンカ
ウンタ５からの内部位相角データ（θ´）とをアドレス
信号とする第２のＲＯＭ８を用いたものである。ＲＯＭ
８には、アドレス信号に対応してθおよびθ´の大小関
係を予め格納し、θ＜θ´のときはＡＮＤゲート６の一
方の入力端子にハイレベルの信号を供給して、クロック
信号によりアップ／ダウンカウンタ５をカウントダウン
し、θ＞θ´のときはＡＮＤゲート７の一方の入力端子
にハイレベルの信号を供給して、アップ／ダウンカウン
タ５をクロック信号によりカウントアップする。その他
の構成は、第１実施例と同様である。
ある。この実施例は、図１の一致回路４に代えて、ＲＯ
Ｍ３からの実位相角データ（θ）と、アップ／ダウンカ
ウンタ５からの内部位相角データ（θ´）とをアドレス
信号とする第２のＲＯＭ８を用いたものである。ＲＯＭ
８には、アドレス信号に対応してθおよびθ´の大小関
係を予め格納し、θ＜θ´のときはＡＮＤゲート６の一
方の入力端子にハイレベルの信号を供給して、クロック
信号によりアップ／ダウンカウンタ５をカウントダウン
し、θ＞θ´のときはＡＮＤゲート７の一方の入力端子
にハイレベルの信号を供給して、アップ／ダウンカウン
タ５をクロック信号によりカウントアップする。その他
の構成は、第１実施例と同様である。
【００１３】この実施例においても、アップ／ダウンカ
ウンタ５から出力される内部位相角データ（θ´）をＲ
ＯＭ３から出力される実位相角データ（θ）一致するよ
うにに追従させ、そのθ´の変化を利用してエンコーダ
の出力を内挿するようにしているので、本実施例は第１
実施例と同様の効果を得ることができる。さらに、本実
施例は、第１実施例における一致回路４の部分をＲＯＭ
８に置き換え、回路構成の複雑化を軽減する点について
配慮されている。
ウンタ５から出力される内部位相角データ（θ´）をＲ
ＯＭ３から出力される実位相角データ（θ）一致するよ
うにに追従させ、そのθ´の変化を利用してエンコーダ
の出力を内挿するようにしているので、本実施例は第１
実施例と同様の効果を得ることができる。さらに、本実
施例は、第１実施例における一致回路４の部分をＲＯＭ
８に置き換え、回路構成の複雑化を軽減する点について
配慮されている。
【００１４】
【考案の効果】この考案によれば、エンコーダの出力を
クロック信号に基づいて高分解能で内挿することができ
ると共に、内部位相角データ（θ′）を実位相角データ
（θ）に追従させることで、エンコーダからの位相信号
の雑音成分による急激な位相の変化にほとんど影響され
ることなく、常に正確に内挿することができる。
クロック信号に基づいて高分解能で内挿することができ
ると共に、内部位相角データ（θ′）を実位相角データ
（θ）に追従させることで、エンコーダからの位相信号
の雑音成分による急激な位相の変化にほとんど影響され
ることなく、常に正確に内挿することができる。
【図１】この考案の第１実施例を示すブロック図であ
る。
る。
【図２】この考案の第２実施例を示すブロック図であ
る。
る。
１，２ Ａ／Ｄ変換器 ３，８ ＲＯＭ ４ 一致回路 ５ アップ／ダウンカウンタ ６，７ ＡＮＤゲート
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01D 5/245 102 G01D 5/30 G01D 5/36
Claims (1)
- 【請求項１】 エンコーダからの９０°位相の異なる信
号に基づくアドレス信号により、予め格納された極座標
の位相角データから対応する位相角データを実位相角デ
ータとして出力する記憶手段と、カウント動作に応じて
順次の内挿用位相角データを出力するアップ／ダウンカ
ウンタと、このアップ／ダウンカウンタからの内挿用位
相角データと前記記憶手段からの実位相角データとを比
較し、その比較結果に応じた信号を出力する比較手段
と、この比較手段からの出力信号とクロック信号とから
エンコーダの出力を内挿した信号を出力すると共に、こ
のエンコーダの出力を内挿した信号を前記アップ／ダウ
ンカウンタに入力してカウント動作を制御する制御信号
生成手段とを備えたことを特徴とするエンコーダの内挿
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991092037U JP2575518Y2 (ja) | 1991-11-11 | 1991-11-11 | エンコーダの内挿装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991092037U JP2575518Y2 (ja) | 1991-11-11 | 1991-11-11 | エンコーダの内挿装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0543019U JPH0543019U (ja) | 1993-06-11 |
| JP2575518Y2 true JP2575518Y2 (ja) | 1998-07-02 |
Family
ID=14043336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991092037U Expired - Fee Related JP2575518Y2 (ja) | 1991-11-11 | 1991-11-11 | エンコーダの内挿装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2575518Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6449914A (en) * | 1987-08-20 | 1989-02-27 | Fanuc Ltd | Signal processor for pulse encoder |
| JPS6453937A (en) * | 1987-08-24 | 1989-03-01 | Ricoh Kk | Paper feeder for copying machine or the like |
-
1991
- 1991-11-11 JP JP1991092037U patent/JP2575518Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0543019U (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2641407C (en) | Encoder signal analysis system for high-resolution position measurement | |
| US5412317A (en) | Position detector utilizing absolute and incremental position sensors in combination | |
| US4922175A (en) | Position/speed detection method and apparatus | |
| JPH0465985B2 (ja) | ||
| US6501403B2 (en) | Calibrated encoder multiplier | |
| US7099790B2 (en) | Sensor signal processor | |
| JPH06147922A (ja) | 変位測定装置 | |
| JPH04279817A (ja) | アブソリュートエンコーダ | |
| JP2575518Y2 (ja) | エンコーダの内挿装置 | |
| CN109075727A (zh) | 马达模块、马达步进动作控制系统以及马达控制装置 | |
| KR20180114743A (ko) | 앱솔루트 엔코더, 앱솔루트 엔코더의 직교 정현파의 룩업테이블 생성 방법 및 이를 이용한 절대각도 검출방법 | |
| JPH10132605A (ja) | 位置検出装置 | |
| JP3008503B2 (ja) | 位置検出装置 | |
| JPH05133766A (ja) | エンコーダの内挿装置 | |
| JPH04297817A (ja) | アブソリュートエンコーダ装置 | |
| JPH10311742A (ja) | 位置検出センサ | |
| JP2019070644A (ja) | 変調波レゾルバ装置 | |
| JP3320454B2 (ja) | モータの位置制御装置およびモータの位置制御方法 | |
| JP3201238B2 (ja) | 速度検出装置 | |
| JP2742829B2 (ja) | 原点回路 | |
| US7154947B2 (en) | Coincidence detection apparatus and method | |
| JPH0529045B2 (ja) | ||
| JPS6057011B2 (ja) | 変位測定装置における内插装置 | |
| JP2006125853A (ja) | 位置検出方式 | |
| JP2742828B2 (ja) | 原点回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980310 |
|
| LAPS | Cancellation because of no payment of annual fees |