JP2574984B2

JP2574984B2 - データ処理システム及びその方法

Info

Publication number: JP2574984B2
Application number: JP5106242A
Authority: JP
Inventors: ブレント・カメロン・ビアードズリ; マイケル・トーマス・ベンハス; スーザン・マリー・ウエシントン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-05-18
Filing date: 1993-04-08
Publication date: 1997-01-22
Anticipated expiration: 2012-01-22
Also published as: EP0570827A1; JPH07262121A; US5893918A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ処理システム及び
その方法に関し、特にデータ処理システムのためのデー
タ記憶システムについて、デイスクドライブ装置のため
コントローラ及び複数のホストコンピユータシステムに
サービスするデイスクドライブユニツトにおける回転位
置感知ミスを回避するシステム及び方法に適用して好適
なものである。

【０００２】

【従来の技術】データ処理システムはしばしば直接アク
セス記憶装置（「ＤＡＳＤ」）のような大規模記憶装置
を含み、これらは一般にホストコンピユータの外部に設
置され、ときにはホストコンピユータからかなり離れた
位置に設置される。ホストコンピユータからＤＡＳＤへ
の通信はホストコンピユータ及び制御ユニツト間に延び
るチヤネルと呼ばれる信号ケーブルを介して行われる。

【０００３】ＤＡＳＤユニツトはしばしばカウント・キ
ー・データ・アーキテクチヤ（ＣＫＤ）を用い、この場
合、トラツク上に書き込まれたレコードにはカウントフ
イールド（ＩＤ）、キーフイールド及びデータフイール
ドが設けられている。カウントキーデータ型直接アクセ
ス記憶装置はミツドレンジコンピユータ及びメインフレ
ームコンピユータに通常使用されるデイスクドライブ型
データ記憶装置のクラスである。歴史的には、カウント
キーデータ型デイスクドライブユニツト及びホストコン
ピユータシステム間のデータ転送は同期動作であった。
データを転送するためにデイスクドライブ及びホストコ
ンピユータ間に通信チヤネルを提供する要素の接続はデ
イスクの回転とタイミングをとる。ホストコンピユータ
及びデイスクドライブ間の通信チヤネルの要素を２つ以
上の機能を行うために利用することにより利益が得られ
ることから同期の必要が生じた。

【０００４】デイスクドライブ及びホストコンピユータ
間におけるデータバースト中の静止期間中に通信チヤネ
ルの諸要素を他の機能に使用してもよい。例えば通常メ
インフレームシステムにおけるデイスクドライブコント
ローラは２つ以上のコンピユータ及び２つ以上のデイス
クドライブ間に挿入される。いずれのコンピユータもど
のデイスクドライブにでもアクセスすることができる。
コントローラの要素は選択されたデイスクドライブを選
択されたコンピユータに接続して、データ交換に適する
地点にデイスク回転位置が来たときにデータを交換す
る。

【０００５】デイスクが、要求されたデータ交換に適す
る位置にないとき、接続を確立するために用いられるコ
ントローラの要素を他の目的、例えば他のホストコンピ
ユータを他のデイスクドライブに接続させるために使用
することができる。ホストコンピユータ及びコントロー
ラ間を「切断」することにより、要素をこの経路から解
放して他の目的に使用する。選択されたデイスクがデー
タ交換に適する回転位置に到達する前に、デイスクドラ
イブ及びホストコンピユータ間のチヤネルの要素がホス
トコンピユータをデイスクドライブに再接続することに
より転送動作のためのデータ通路を設ける。再接続に
は、特にコントローラ及びホストコンピユータのため
に、ホストコンピユータへの接続ケーブルを通じて制御
信号を交換する時間が必要である。再接続に失敗したな
らば、データフイールドの読出しが可能となる前にデイ
スクをさらに回転させる必要がある。言い換えればいわ
ゆる回転位置感知機構（ＲＰＳ）のミスである。このよ
うなミスがあると、回復に時間がかかるので好ましくな
い。

【０００６】カウントキーデータアーキテクチヤにおい
ては、カウントフイールド及びオプションのキーフイー
ルドが常にデータフイールドに先行する。FORMAT書込み
操作時を除いてカウントフイールドは読出しモードにあ
るが、データフイールドは読出しモード又は書込みモー
ドのいずれにあってもよい。記録トラツクに沿ってこれ
らのフイールドに書込む場合、各フイールド間にギヤツ
プが設けられる。次にこれらのギヤツプを利用して直接
アクセス記憶装置制御ユニツト及びホストチヤネルが互
いに通信し得る時間期間を設ける。制御ユニツトが、そ
れが受け取ったというコマンドに応答して情報をチヤネ
ルに戻し、かつレコードの探索、検索又は書込みのため
の次の動作を開始するために次のコマンドを得るのは、
このギヤツプ時間の期間中である。このプロセスはギヤ
ツプ同期と呼ばれ、直接アクセス記憶装置が作業してい
る特定のレコードはチヤネルが作業を要求したレコード
と同一のレコードであるので、チヤネル及び直接アクセ
ス記憶装置がレコードを読み出す場合にもレコードを書
き込む場合にも同一レコード上で共に作業するという意
味で互いに同期している。

【０００７】システムは一段と高速になつて来ているの
で、ギヤツプによつて又はギヤツプ期間内で機能を実行
することによつて生ずる遅延を、もはや機能を適切に実
行することができなくなるほどまで縮小しなければなら
ない。このことは、データバースト速度が銅チヤネルの
場合の数倍にものぼる光フアイバチヤネルに関して特に
当てはまる。

【０００８】ホストコンピユータシステム及びデイスク
ドライブ記憶コントローラ間の接続ラインにおける信号
の伝播時間が長過ぎない限り、同期動作は良好な結果を
もたらす。伝播時間は接続ケーブルの長さの関数である
ので、ホストコンピユータ及びデイスクドライブ間の同
期動作には、ホストコンピユータ及びデイスクドライブ
コントローラ間の物理的距離に関する実際的な上限が課
される。

【０００９】ＤＡＳＤコントローラ及びホストコンピユ
ータを接続する光フアイバケーブルを導入することによ
つて、同期を実現することが一段と複雑な問題となつ
た。光フアイバケーブルを用いた場合のデータバースト
速度は以前のシステムよりもかなり速くなつた。速度変
更バツフアを用いることによりデイクスドライブ及びホ
ストコンピユータの接続間のデータバースト速度の差を
調整するが、光フアイバケーブルではなお伝播遅延が一
段と長い。従つて、光フアイバケーブルが最も良好に処
理されるのは非同期的な手法の場合である。

【００１０】再接続を確立するには通信経路のすべての
要素を利用し得ることが必要である。これらの要素の幾
つかは、切断後に他のタスクのために要求されることが
ある。例えば、ホストコンピユータ上の要求されたポー
トが他の記憶経路に使用中であるかもしれないし、又は
コントローラの上位ポートが他のホスト装置と結合して
いるかもしれない。再接続のギヤツプ期間が減少する
と、チヤネルの要素を確保するために利用できる時間が
減少する。

【００１１】ＩＢＭ社から入手し得るデータ処理システ
ムに使用される３７０拡張（３７０ＸＡ）アーキテクチ
ヤは所望の経路の通信混雑を克服する能力を提供する。
３７０ＸＡアーキテクチヤは２つから４つまでの分離し
ている物理的リンケージにおいてホストコンピユータが
ＤＡＳＤコントローラに接続することをサポートする。
コントローラは並列記憶クラスタを通じて16本までのケ
ーブルに接続することができる。要求を受け取ったとき
と同じチヤネルを通じてその要求に応答する必要はな
い。すなわち、デイスクが作動可能であるとの表示があ
ったならば、コントローラは４つまでの物理リンクのう
ちのいずれかをホストコンピユータのために確保してデ
ータ経路を設定することができる。

【００１２】非同期記憶サブシステムが開発されて、チ
ヤネル及び直接アクセス記憶装置が互いに独立にデータ
を転送し得るようになつた。こうするために、チヤネル
及び直接アクセス記憶装置のためのデータ経路を個別に
備えたチヤネル及び直接アクセス記憶装置間のデータ経
路にバツフアを挿入した。各データ経路は個別のプロセ
スの制御の下にある。この手法において、装置プロセス
はバツフアの１つの部分の中のレコードにアクセスする
ことができ、チヤネルプロセスによつてバツフアの他の
部分が使用される。１つのコマンドの実行を終了させて
次に進むのに必要なチヤネル制御アクテイビテイ及び記
憶制御アクテイビテイが、２つの隣接するフイールド間
のレコード間ギヤツプ中に生ずる必要がないようにチヤ
ネルプログラムを実行することができる。

【００１３】同期システムにおいては、直接アクセス記
憶装置及びチヤネルは同一レコード上で動作し、直接ア
クセス記憶装置によつてバツフアに転送されたデータは
チヤネルが必要とするデータと同じデータである。こう
したシステムのための制御ユニツトにおいては、共用変
数がチヤネルプロセス及び装置プロセス間のインタフエ
ースを具体化するために必要とされるもののすべてであ
る。チヤネルプロセス及び装置プロセスは常に同一フイ
ールド上で同じ動作を実行するので簡単な共用変数で十
分である。しかしながら非同期システムにおいては、読
出し動作の間に直接アクセス記憶装置はチヤネルよりも
かなり先行して動作する。装置プロセスはデータを直接
アクセス記憶装置からバツフア内に転送し、チヤネルプ
ロセスはこのデータにアクセスしてこれをチヤネルに送
る。従つて、装置プロセスは充填または先行アクテイビ
テイであり、チヤネルプロセスはトレーリングまたは後
続アクテイビテイである。書込み動作中は逆になり、チ
ヤネルプロセスがバツフアをチヤネルからのデータで充
填し、その後装置プロセスがそのデータにアクセスして
それを直接アクセス記憶装置に送ることによりそのレコ
ードを記憶デイスクに書き込む。この場合、チヤネルプ
ロセスは先行または充填アクテイビテイであり、装置プ
ロセスはトレーリングまたは空虚化アクテイビテイであ
る。非同期制御ユニツトにおいては、チヤネルプロセス
及び装置プロセスは異なるフイールド上で異なる動作を
実行し得るので、この両者の間に一段と手の込んだ通信
システムが必要となる。

【００１４】

【発明が解決しようとする課題】従つて本発明の目的は
コントローラに接続されている複数のコンピユータシス
テム及び当該コントローラに接続されている直接アクセ
ス記憶装置間でのデータ転送における直接アクセス記憶
装置の回転位置感知ミスを回避させる方法及びシステム
を提供することである。

【００１５】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、コントローラ１０に接続した複数
のコンピユータシステム１６、１８、２０、２２及びコ
ントローラ１０に接続した複数のカウントキーデータフ
イールド型直接アクセスデータ記憶装置２４、２６間の
データ転送のために、直接アクセス記憶装置２４、２６
の回転位置感知ミスを回避させる方法において、コント
ローラ１０はコンピユータシステム１６、１８、２０、
２２及び直接アクセス記憶装置２４、２６間のチヤネル
経路を完成させる複数の信号経路４４、４６を含み、当
該方法は、直接アクセス記憶装置２４、２６に対して要
求を生成するステツプと、直接アクセス記憶装置２４、
２６からの装置セクタレデイ割込みに応答して、直接ア
クセス記憶装置２４、２６に係属している動作がミス回
避候補であるか否かを判定するステツプと、係属してい
る動作がミス回避候補であるとの判定に応答して、直接
アクセス記憶装置２４、２６に対する信号経路について
のミス回避ロツクを認可するステツプと、装置セクタレ
デイ割込みがドロツプしかつ要求が予め定めたしきい値
を越えて古くなると、直接アクセス記憶装置２４、２６
からのデータをコントローラキヤツシユ３８にステージ
するステツプと、直接アクセスデータ記憶装置２４、２
６上のトラツクインデツクスに到達すると、直接アクセ
ス記憶装置２４、２６からのデータのステージングを中
止し、直接アクセス記憶装置２４、２６に対するミス回
避ロツクを解放してコンピユータシステム１６、１８、
２０、２２からの要求をキヤツシユヒツトとして処理す
るステツプとを含むようにする。

【００１６】また本発明においては、コントローラ１０
に接続した複数のコンピユータシステム１６、１８、２
０、２２及びコントローラ１０に接続した複数の直接ア
クセスデータ記憶装置２４、２６間のデータ転送を同期
的及び非同期的に実行するようにした、カウントキーデ
ータフイールド型直接アクセスデータ記憶装置用のコン
トローラ１０において、コントローラ１０は、コントロ
ーラキヤツシユ３８と、コントローラ不揮発性記憶装置
４０と、コンピユータシステム１６、１８、２０、２２
が生成した直接アクセス記憶装置２４、２６に対する要
求を受け取る手段と、直接アクセス記憶装置２４、２６
からの装置セクタレデイ割込みに応答して、直接アクセ
ス記憶装置２４、２６に係属している動作がミス回避候
補であるか否かを判定する手段と、係属している動作が
ミス回避候補であるとの判定に応答して、直接アクセス
記憶装置２４、２６に対する信号経路についてのミス回
避ロツクを認可する手段と、装置セクタレデイ割込みが
ドロツプしかつ要求が予め定めたしきい値を越えて古く
なつたこと応答して、直接アクセス記憶装置２４、２６
からのデータをコントローラキヤツシユ３８にステージ
する手段と、直接アクセスデータ記憶装置２４、２６上
のトラツクインデツクスに到達したことに応答して、直
接アクセス記憶装置２４、２６からのデータのステージ
ングを中止し、直接アクセス記憶装置２４、２６に対す
るミス回避ロツクを解放してコンピユータシステム１
６、１８、２０、２２からの要求をキヤツシユヒツトと
して処理する手段とを設けるようにする。

【００１７】また本発明においては、カウントキーデー
タフイールドの記憶をサポートする複数の直接アクセス
データ記憶システム２４、２６と、直接アクセスデータ
記憶システム２４、２６に対する要求を生成する複数の
コンピユータシステム１６、１８、２０、２２と、コン
ピユータシステム１６、１８、２０、２２及び直接アク
セスデータ記憶システム２４、２６間のデータ転送を同
期的及び非同期的に実行するコントローラ手段１０とを
設け、コントローラ手段１０は、コントローラキヤツシ
ユ３８と、コントローラ不揮発性記憶装置４０と、コン
ピユータシステム１６、１８、２０、２２が生成した直
接アクセス記憶装置２４、２６に対する要求を受け取る
手段と、直接アクセス記憶装置２４、２６からの装置セ
クタレデイ割込みに応答して、直接アクセス記憶装置２
４、２６に係属している動作がミス回避候補であるか否
かを判定する手段と、係属している動作がミス回避候補
であるとの判定に応答して、直接アクセス記憶装置２
４、２６に対する信号経路についてのミス回避ロツクを
認可する手段と、装置セクタレデイ割込みがドロツプし
かつ要求が予め定めたしきい値を越えて古くなつたこと
に応答して、直接アクセス記憶装置２４、２６からのデ
ータをコントローラキヤツシユ３８にステージする手段
と、直接アクセスデータ記憶装置２４、２６上のトラツ
クインデツクスが到達したことに応答して、直接アクセ
ス記憶装置２４、２６からのデータのステージングを中
止し、直接アクセス記憶装置２４、２６に対するミス回
避ロツクを解放してコンピユータシステム１６、１８、
２０、２２からの要求をキヤツシユヒツトとして処理す
る手段とを設けるようにする。

【００１８】

【作用】本発明は、コントローラに接続されている複数
のコンピユータシステム及び当該コントローラに接続さ
れている複数のカウントキーデータフイールド型直接ア
クセスデータ記憶装置間でのデータ転送のために、直接
アクセス記憶装置の回転位置感知ミスを回避させる方法
及びシステムを提供する。コントローラは複数の信号経
路を含み、これによりコンピユータシステム及び直接ア
クセス記憶装置間にチヤネル経路を完成させる。コント
ローラはコンピユータシステムからの直接アクセス記憶
装置に対する要求に応答する。要求された直接アクセス
記憶装置からの装置セクタレデイ割込みに応答して、直
接アクセス記憶装置に係属している動作がミス回避候補
であるか否かを判定する。直接アクセス記憶装置に係属
している動作がミス回避候補であるという判定に応答し
て、直接アクセス記憶装置に対するミス回避ロツクが１
つの信号経路に許される。装置セクタレデイ割込みがド
ロツプしかつ要求が予め定めたしきい値を越えて古くな
つたとき、この要求がロケート・レコード・コマンド及
び書込みコマンドを含んでいるか否かを判定する。肯定
結果が得られると、直接アクセスデータ記憶装置への要
求はドロツプされ、直接アクセスデータ記憶装置からの
データはキヤツシユにステージされ、信号経路に沿った
再接続を可能にしてコンピユータシステムから転送され
たデータがキヤツシユ及び不揮発性記憶装置に書き込ま
れる。否定結果が得られると、直接アクセス記憶装置か
らのデータはコントローラキヤツシユ及び速度変更バツ
フアにステージされ、直接アクセスデータ記憶装置のト
ラツクインデツクスに到達するとステージは中止され、
直接アクセス記憶装置に対するミス回避ロツクが解放さ
れてコンピユータシステムからの要求はキヤツシユヒツ
トとして処理される。そうではなくてチヤネルが再接続
すると、係属している動作は速度変更バツフアから満足
させられる。

【００１９】

【実施例】以下図面について、本発明の一実施例を詳述
する。

【００２０】図１は記憶コントローラ１０の高レベルの
ブロツク図を示す。記憶コントローラ１０は好適にはＩ
ＢＭ３９９０モデル３型のコントローラであり、ＩＢＭ
社から入手することができる。記憶コントローラ１０は
２つの記憶クラスタ１２及び１４を有し、各記憶クラス
タはホストコンピユータシステム１６、１８、２０及び
２２と直接アクセス記憶装置２４及び２６との間に選択
的に接続される。図には４つのホストコンピユータシス
テムと２つの直接アクセス記憶装置とを示したが、記憶
コントローラはこれ以上のコンピユータシステム及び直
接アクセス記憶装置を取り扱うことができる。

【００２１】所与のホストコンピユータシステム、例え
ばホストコンピユータシステム１６のデータを直接アク
セス記憶装置２４及び２６のどちらでも格納することが
でき、またいずれの直接アクセス記憶装置からもデータ
を回復することができる。ホストコンピユータシステム
１６は少なくも２本、最大４本までのケーブル２８
（Ａ）〜２８（Ｄ）によつて記憶コントローラ１０に接
続される。２本のケーブルを使用する場合には、１本を
記憶クラスタ１２に接続し２本目を記憶クラスタ１４に
接続する。ケーブル接続が４本の場合には、クラスタ１
２及び１４のそれぞれに２本ずつ接続する。同様に残り
のホストコンピユータもコントローラ１０と複数接続す
る。記憶コントローラ１０は３７０ＸＡアーキテクチヤ
に従つて、１本のケーブル例えば２８（Ｂ）を介してホ
ストコンピユータ１６から要求を受け取り、ケーブル２
８（Ａ）〜２８（Ｄ）のうちのどれか１本を介してその
要求に応答する。

【００２２】16個までのチヤネルで接続されているにも
かかわらず、記憶コントローラ１０は４つの経路３０、
３２、３４及び３６だけを設けて直接アクセス記憶装置
２４及び２６と接続する。さらに、一時に経路３０、３
２、３４及び３６のうちの１つだけが直接アクセス記憶
装置へのアクセスを有する。記憶コントローラ１０は直
接アクセス記憶装置及びホストコンピユータ間の切断と
再接続とを直接アクセス記憶装置内のデイスクの回転位
置に基づいて同期させようとするので、記憶コントロー
ラ１０は要するにデータ転送トラフイツクマネジヤとし
て動作するものと見ることができる。

【００２３】記憶コントローラ１０の内部は４つのセク
シヨンに分割され、各セクシヨンは独立の電源を有す
る。２つのセクシヨンはそれぞれ記憶クラスタ１２及び
１４に相当する。第３のセクシヨンはキヤツシユ３８を
含む。第４のセクシヨンは不揮発性記憶装置４０を含
む。記憶装置及びホストコンピユータ間の接続を同期さ
せることができないとき、キヤツシユ３８はホストコン
ピユータからの要求に応答して直接アクセス記憶装置か
ら回復されたデータを一時的に記憶するか又はホストコ
ンピユータから直接アクセス記憶装置に転送するデータ
を一時的に記憶する。同様に、記憶装置及びそこに書き
込むホストコンピユータ間の接続を同期させることがで
きないとき、不揮発性記憶装置４０を用いて、記憶装置
に書き込まれるデータを一時的に格納する。こうした状
況において不揮発性記憶装置にデータを格納するのは、
データがまだ実際に直接アクセス記憶装置に転送されて
いないにもかかわらず、この記憶動作が論理的に完了し
ているとホストコンピユータに指示し得るようにするた
めに必要とされる。

【００２４】記憶クラスタ１２及び１４は機能的特徴に
関して（動作に関してではないが）互いに類似している
ので、ここでは記憶クラスタ１２についてだけ説明す
る。記憶クラスタ１２は複数経路記憶デイレクタ４２を
含む。複数経路記憶デイレクタ４２はホストコンピユー
タシステムから記憶クラスタ１２へのケーブル（チヤネ
ル）と信号経路４４及び４６との間の４×２又は８×２
のスイツチとして動作する。信号経路４４及び４６はそ
れぞれ経路３０及び経路３２によつて直接アクセス記憶
装置に接続される。また記憶クラスタ１２は共用制御ア
レイ４８を含み、共用制御アレイ４８は記憶クラスタ１
４内の共用制御アレイ５０の内容を複写する。共用制御
アレイ４８及び５０は経路群情報を記憶すると共に、直
接アクセス記憶装置のブロツクを制御する。

【００２５】図２は信号プロセツサ４４のブロツク図を
概略的に示す。信号プロセツサ４４は上位ポートによつ
て複数経路記憶デイレクタに外部接続され、下位ポート
によつて複数の直接アクセス記憶装置に外部接続され
る。必要であれば、同期動作中に複数経路記憶デイレク
タ４２と直接アクセス記憶装置２４又は２６のうちの１
つとの間のデータ転送を、速度変更バツフア５４によつ
てサポートされる自動データ転送回路５２を経由して行
う。２つの直接アクセス記憶装置を示したが、64個もの
この種の装置をコントローラに取り付けてもよい。速度
変更バツフア５４はデイスクドライブ型直接アクセス記
憶装置２４及び２６によるデータ転送の速度と通常それ
よりも速いホストコンピユータへの物理リンクの動作速
度との速度差を補正する。

【００２６】ポートアダプタ５６を用いてキヤツシユ３
８及び不揮発性記憶装置４０へのデータの出し入れを制
御する。上述したようにキヤツシユ３８及び不揮発性記
憶装置４０が存在するので、ホストコンピユータ側から
見たデータ転送の論理的完了は物理的同期を待たずにな
される。信号経路４４のすべての動作はマイクロコンピ
ユータ５８の制御の下にある。

【００２７】データ転送が始まる前に、装置制御を適応
させなければならない。これはレコードゼロではなくイ
ンデツクスポイント又はカウント開始エリアのいずれか
を検出することによって行う。カウントエリアすなわち
インデツクスを検出すると、装置制御はトラツクに沿っ
てチヤネルによつて指令された動作を実行することがで
きる。

【００２８】ロケート・レコード・パラメータを検証し
た後、制御ユニツトは第１の指定トラツクを探すように
装置に指令し、指定したセクタに装置を位置付け、探索
動作を開始してトラツク上の特定のレコードエリアにそ
れ自身を位置付ける。

【００２９】図３は本発明の方法及びシステムを具体化
するプロセスの論理的フローチヤートであり、マイクロ
コンピユータ５８上でこれを実行することができる。こ
のＲＰＳ（回転位置感知）ミス回避プロセスはまず、要
求を受ける装置のうちのどの装置がミス回避のための候
補であるかを判定する。ブロツク１００はマイクロコン
ピユータ５８の動作期間中に生ずる周期的ポーリングを
表し、これを行つていずれかの装置に係属している動作
がＲＰＳミス回避のための候補になつたか否かの判定を
開始する。ブロツク１００をブロツクとして図示し、こ
れがＲＰＳミス回避プロセスへの入口点であることを示
す。処理ブロツク１０２は、こうしたポーリングの間に
直接アクセス記憶装置について装置セクタレデイ割込み
が検出されたことを示している。装置セクタレデイ割込
みは目的のセクタが読み取りヘツドに近づいた時に生じ
る割り込みである。当分野において周知のように、特定
の物理的装置に関する情報は装置のための制御ブロツク
に保持される。

【００３０】処理ブロツク１０４においては、共用制御
アレイからの経路群情報の回復後に適切なチヤネルに対
して立ち上げ要求がなされる。次に判定ブロツク１０６
を実行することにより、セクタレデイ割込みを立ち上げ
られた直接アクセス記憶装置が、ＲＰＳミス候補である
係属中の動作を有するか否かを判定する。そのチヤネル
プログラムが非同期的に走るならば、動作はＲＰＳミス
候補としての資格を有する。これらの状況は、（１）指
令が非同期チヤネル経路（例えば、記憶コントローラ１
０からホストコンピユータシステムへの光フアイバーケ
ーブル）によつて受信されたとき又は（２）指令が非同
期であると定義される（例えばロケート・レコード・コ
マンド）ときに生ずる。ポーリングの前にチヤネルが切
断されている間に装置コントローラは動作がＲＰＳミス
回避候補であるかどうか判定し適切な制御ビツトがセツ
トされている。この制御ビツトはセクタレデイ割込みが
生じたとき何をするかをポーリングに知らせる。チヤネ
ル切断中にチヤネル管理ルーチンがこのインデイケータ
すなわちＲＰＳミス回避インデイケータを装置マネージ
ヤに渡す。ＲＰＳミス回避インデイケータの値に応答し
て、装置マネージヤはＲＰＳミス回避候補となっている
装置のために割込み予期ビツトマツプをセツトする。こ
のビツトマツプを使用して装置に係属している動作の候
補資格を判定する。この動作がＲＰＳミス候補でないと
き、ミス回避アルゴリズムから出て当該プロセスはポー
リング（ブロツク１００）に戻る。

【００３１】動作がＲＰＳ候補として適格であったなら
ば信号経路用のマイクロコンピユータがブロツク１０８
を実行することにより、この動作が係属している装置に
対するＲＰＳミスロツクを入手しようと試みる。このロ
ツクはＲＰＳミス候補の動作が継続している装置だけを
チヤネルに接続し、他の接続を排除する。それぞれマイ
クロコンピユータの制御下にある４つまでの信号経路が
ミスロツクを確保しようと試みる。しかしながら、装置
当たり最大１つのこのようなロツクが許可される。かく
して、最大１つの信号経路により接続が確保されるの
で、装置２４又は２６はＲＰＳミスを回避する。ロツク
を否定した残りの信号経路は、NO経路によつて判定ブロ
ツク１１０から装置セクタレデイ割込みのポーリング
（ステツプ１００）に戻る。

【００３２】判定ブロツク１１０からの YES経路はロツ
ク認可を示している。次に処理ブロツク１１２及び判定
ブロツク１１４は３つの可能な事態のうちの１つが生じ
るのを待機することを表し、そのうちの１つはＲＰＳミ
ス回避プロセスの継続を必要とする。第１に、現在の信
号経路によつてチヤネルが再接続し、プロセスを継続す
る必要を回避する。プロセス実行は判定ブロツク１１４
においてチヤネルの再接続を検出し、ブロツク１１６は
チヤネル動作が直接アクセス記憶装置で直接処理される
ことを示している。次にブロツク１１７を実行すること
により、コマンド連鎖を終らせてポーリング（ブロツク
１００）に戻る。第２に、他の信号経路によつてチヤネ
ルを再接続し、その結果装置がロツクされてＲＰＳミス
回避プログラムを継続する必要を回避する。プロセスは
ポーリング（ブロツク１００）に戻る。最後に、セクタ
レデイ割込みがドロツプしかつ要求がしきい値を越えて
古くなつたならば、ＲＰＳミス回避再接続を続行する必
要が表示される。第１の結果及び第２の結果は、データ
転送のチヤネル再取得制御とＲＰＳミス回避再接続の中
止とを表す。最後の結果はＲＰＳミス回避再接続を継続
する。

【００３３】判定ブロツク１１８の実行はＲＰＳミス回
避再接続の継続を表す。コントローラ１０に設けられた
種々のデータ記憶エリア及びバツフア内へのデータの適
正な経路指定を決定するためには、処理する要求の性質
を判定することが必要である。判定ブロツク１１８にお
いて、応答されているコマンドが「ロケート・レコード
書込み」であるか否かを判定する。肯定結果が得られる
と、ブロツク１１８からの YES分岐路はブロツク１２０
への実行に進む。ブロツク１２０を実行することによ
り、（１）その装置によるチヤネルへの要求をドロツプ
し、（２）ロケート・レコード・ステージからのデータ
を記憶装置からキヤツシユ３８にステージする。次にブ
ロツク１２１を実行することにより、制御ブロツクをリ
セツトして再接続が信号経路のいずれにでもなされ得る
ようにすると共に、その書込みを高速書込みヒツトとし
て処理する。これは、再書込みされているトラツクのイ
メージをキヤツシユ３８及び不揮発性記憶装置４０に記
憶することを意味する。論理上、この書込みはホストコ
ンピユータには完了したものとして映り、デイスクドラ
イブ記憶装置への転送を待機している不揮発性記憶装置
にそのトラツクの完全なイメージが現存するので、書込
みが完了したものとして処理することができる。プロセ
スはブロツク１２１の後にポーリング処理に戻って終了
することができるが、また拡張制御キーデータフイール
ド（ＥＣＫＤ）アーキテクチヤを使用するならば継続し
てもよい。ＥＣＫＤアーキテクチヤは最初のデータ転送
コマンドを実行する前にチヤネルプログラムがデータ転
送の性質及び有効範囲を記述することを許す。ＥＣＫＤ
はロケート・レコード拡張コマンドを含み、ロケート・
レコード拡張コマンドは可変長パラメータリストを利用
してその後のチヤネルコマンドワード連鎖のための操作
ドメインを定義する。パラメータは実行すべき動作、処
理すべきレコード又はトラツクの位置及び数と転送長さ
係数とを指定する。判定ブロツク１２２の実行におい
て、プロセスはロケート・レコード・ドメインを満足さ
せるのに十分なだけのレコードが読みだされたか否かを
判定する。否定結果が得られると、次のトラツクからキ
ヤツシユ内へのデータ転送が開始され、トラツクインデ
ツクスが到達するまで継続する。十分なレコードが読み
出されたならば、プロセスは抜け出してポーリング処理
（ブロツク１００）に戻る。

【００３４】判定ブロツク１１８に戻り、NO分岐路はコ
マンドを「ロケート・レコード書込み」として識別でき
なかつたことを示している。ブロツク１２６を実行する
ことにより、下記の２つの事象のうちの１つが生ずるま
で直接アクセス記憶装置からのデータをキヤツシユ３８
及び速度変更バツフア５４にステージする。２つの事象
とは、（１）チヤネル再接続の発生又は（２）装置上の
トラツクインデツクスの到達である。トラツクインデツ
クスに最初に遭遇した場合、判定ブロツク１２７からの
「INDEX 」分岐路はブロツク１２８により表わされる動
作を実行する。この動作とは、（１）制御ブロツクに関
する装置内のパラメータを変更していかなる信号処理ユ
ニツトにも再接続を許すこと及び（２）接続がなされる
ときにキヤツシユからホストコンピユータシステムにサ
ービスすること、すなわちホスト要求をキヤツシユヒツ
トとして処理することである。ＥＣＫＤアーキテクチヤ
を利用する場合、ブロツク１２９を実行することによ
り、ロケート・レコード・ドメインを満足させるのに十
分なレコードが読み出されたか否かを判定する。こうし
たレコードをすべて読み出すまでプロセスは処理ブロツ
ク１３０を通るループを循環する。すなわち、各新しい
トラツクにおいてトラツクからキヤツシユ内へのデータ
転送を開始させてトラツクインデツクスが到達するまで
継続させ、これを繰り返し生じさせる。レコードを読み
出してロケート・レコード・ドメインを満足させたなら
ば、次にブロツク１３１を処理して直接アクセス記憶装
置に関する動作を中止させる。ブロツク１３２において
連鎖クリーンアツプを終了させ、処理をポーリング動作
に戻す。

【００３５】チヤネルの再接続が確立されるとき（ブロ
ツク１２７からの「RECONNECT 」分岐路）、ブロツク１
３４を実行することにより、どちらが最初に来るにして
もコマンド連鎖の終了まで又は書込動作に出会うま
で、速度変更バツフア５４からのホストコンピユータ要
求に直接サービスする。ブロツク１３４は米国特許出願
第07/575,735号（特公平7-48195号に対応する）に教示
されている非同期動作を表している。ブロツク１３６に
おいては、上述のうちのどちらが先に来たかを調べる。
コマンド連鎖が完了した場合（NO分岐路）、ルーチンク
リーンアツプ動作（ブロツク１３２）を除いてはＲＰＳ
ミス回避再接続の処理もまた完了し、ポーリング（ブロ
ツク１００）に戻る。

【００３６】コマンド連鎖内に書込動作が発生すると
（ブロツク１３６からの YES分岐路）、プロセスはブロ
ツク１４０に進む。ブロツク１４０の実行により、要求
の発生源であるホストコンピユータシステムからチヤネ
ルを切断し、トラツクインデツクスが到達するまで直接
アクセス記憶装置からのデータをキヤツシユ３８にステ
ージする。次に、上述のブロツク１２２を実行すること
によつて書込動作を高速書込みヒツトとして処理す
る。

【００３７】上述の通り本発明をその最適な実施例に基
づいて図示、説明したが、本発明の精神及び範囲から脱
することなく詳細構成について種々の変更を加えてもよ
い。

【００３８】

【発明の効果】上述のように本発明によれば、直接アク
セス記憶装置に対するコンピユータシステムからの要求
にコントローラが応答し、直接アクセス記憶装置からの
装置セクタレデイ割込みに応答して当該記憶装置に係属
している動作がミス回避候補であるか否かの判定をす
る。肯定結果が得られると、直接アクセス記憶装置への
ミス回避ロツクが１つの信号経路に許され、装置セクタ
レデイ割込みがドロツプしかつ要求が予め定めたしきい
値を越えて古くなつたときには当該要求が位置指定記録
コマンド及び書込みコマンドを含むか否かを判定する。
肯定結果が得られると当該要求をドロツプし、直接アク
セス記憶装置からのデータをキヤツシユにステージし、
信号経路に沿っての接続を許可し、コンピユータシステ
ムから転送されるデータをキヤツシユ及び不揮発性記憶
装置に書き込む。否定結果が得られると、直接アクセス
記憶装置からのデータをコントローラキヤツシユ及び速
度変更バツフアにステージし、トラツクインデツクスが
直接アクセス記憶装置に対するミス回避ロツクを解放し
てコンピユータシステムからの要求をキヤツシユヒツト
として処理する。かくして、回転位置感知ミスを簡易か
つ確実に回避することができる。

【図面の簡単な説明】

【図１】図１は本発明の方法及びシステムを実施するた
めに利用し得る複数の直接データ記憶装置のための記憶
コントローラの高レベルのブロツク図である。

【図２】図２は複数の直接アクセス記憶装置のための記
憶コントローラ内の信号経路プロセツサの高レベルのブ
ロツク図を概略的に示す。

【図３】図３は図２の複数の信号経路プロセツサを組み
込んでいるデータ処理システムにおいて本発明の方法及
びシステムをソフトウエア実現するための論理的フロー
チヤートである。

【図４】図４は図３の論理フローチヤートにつながる論
理的フローチヤートである。

【符号の説明】

１０……記憶コントローラ、１２、１４……記憶クラス
タ、１６、１８、２０、２２……ホストコンピユータシ
ステム、２４、２６……直接アクセス記憶装置、２８…
…ケーブル、３０、３２、３４、３６……経路、３８…
…キヤツシユ、４０……不揮発性記憶装置、４２……複
数経路記憶デイレクタ、４４、４６……信号経路プロセ
ツサ、４８、５０……共用制御アレイ、５２……自動デ
ータ転送回路、５４……レート変更バツフア、５６……
ポートアダプタ、５８……マイクロコンピユータ

フロントページの続き (72)発明者マイケル・トーマス・ベンハスアメリカ合衆国、アリゾナ州85749、ツーサン、ノース・プレイシタ・リリオ 4801番地 (72)発明者スーザン・マリー・ウエシントンアメリカ合衆国、アリゾナ州85745、ツーサン、エヌ・シヤナン・ロード 2551 番地

Claims

(57)【特許請求の範囲】

【請求項１】コントローラに接続した複数のコンピユー
タシステム及び上記コントローラに接続した複数のカウ
ントキーデータフイールド型直接アクセスデータ記憶装
置間のデータ転送のために、直接アクセス記憶装置の回
転位置感知ミスを回避させる方法において、上記コント
ローラはコンピユータシステム及び直接アクセス記憶装
置間のチヤネル経路を完成させる複数の信号経路を含
み、上記方法は、直接アクセス記憶装置に対してコンピュータシステムか
らデータ転送要求を生成するステツプと、上記直接アクセス記憶装置からの装置セクタレデイ割込
みに応答して、上記直接アクセス記憶装置に係属してい
る動作がミス回避候補であるか否かを判定するステツプ
と、上記係属しているデータ転送動作がミス回避候補である
との判定に応答して、上記直接アクセス記憶装置に対す
る信号経路についてのミス回避ロツクを認可するステツ
プと、上記装置セクタレデイ割込みがドロツプしかつ上記要求
が予め定めたしきい値を越えて古くなると、上記直接ア
クセス記憶装置からのデータをコントローラキヤツシユ
にステージするステツプと、上記直接アクセスデータ記憶装置上のトラツクインデツ
クスに到達するとき、上記直接アクセス記憶装置からの
データのステージングを中止し、上記直接アクセス記憶
装置に対するミス回避ロツクを解放して上記コンピユー
タシステムからの上記要求をキヤツシユヒツトとして処
理するステツプとを含むことを特徴とするデータ処理方
法。
【請求項２】データをコントローラキヤツシユにステー
ジする上記ステツプは、データをコントローラ速度変更
バツフアにステージするステツプを含むことを特徴とす
る請求項１に記載のデータ処理方法。
【請求項３】上記装置セクタレデイ割込みがドロツプし
かつ上記要求が予め定めたしきい値を越えて古くなる
と、上記直接アクセス記憶装置からのデータをコントロ
ーラキヤツシユにステージする前に上記要求がロケート
・レコード・コマンド及び書込みコマンドを含むか否か
を判定するステツプと、上記要求が上記ロケート・レコード・コマンド及び上記
書込みコマンドを含むと判定されると、上記直接アクセ
スデータ記憶装置に対する要求をドロツプし、上記直接
アクセスデータ記憶装置からのデータを上記コントロー
ラキヤツシユにステージし、どの信号経路からの再接続
をも許可し、上記コンピユータシステムからのデータを
上記コントローラキヤツシユ及び不揮発性記憶装置に書
き込んでトラツクのイメージを作成するステツプとを含
むことを特徴とする請求項１に記載のデータ処理方法。
【請求項４】コントローラに接続した複数のコンピユー
タシステム及び上記コントローラに接続した複数の直接
アクセスデータ記憶装置間のデータ転送を同期的及び非
同期的に実行するようにした、カウントキーデータフイ
ールド型直接アクセスデータ記憶装置用のコントローラ
において、上記コントローラは、コントローラキヤツシユと、直接アクセス記憶装置に対するデータ転送要求をコンピ
ユータシステムから受け取る手段と、上記直接アクセス記憶装置からの装置セクタレデイ割込
みに応答して、上記直接アクセス記憶装置に係属してい
る動作がミス回避候補であるか否かを判定する手段と、上記係属している動作がミス回避候補であるとの判定に
応答して、上記直接アクセス記憶装置に対する信号経路
についてのミス回避ロツクを認可する手段と、上記装置
セクタレデイ割込みがドロツプしかつ上記要求が予め定
めたしきい値を越えて古くなつたこと応答して、上記直
接アクセス記憶装置からのデータをコントローラキヤツ
シユにステージする手段と、上記直接アクセスデータ記憶装置上のトラツクインデツ
クスに到達したことに応答して、上記直接アクセス記憶
装置からのデータのステージングを中止し、上記直接ア
クセス記憶装置に対するミス回避ロツクを解放して上記
コンピユータシステムからの上記要求をキヤツシユヒツ
トとして処理する手段とを具えることを特徴とするデー
タ処理システム。
【請求項５】コントローラ速度変更バツフアを具え、デ
ータをコントローラキヤツシユにステージする上記手段
はデータを上記速度変更バツフアへもステージすること
を特徴とする請求項４に記載のデータ処理システム。
【請求項６】コンピュータシステムと直接アクセス記憶
装置との間の再接続が、データステージング期間中であ
って上記トラツクインデツクスに遭遇する前に生じたこ
とに応答して、上記コントローラ速度変更バツフアから
コンピユータシステムの上記要求にサービスする手段を
具えることを特徴とする請求項４に記載のデータ処理シ
ステム。
【請求項７】上記直接アクセス記憶装置からのデータを
コントローラキヤツシユにステージする前に上記装置セ
クタレデイ割込みがドロツプしかつ上記要求が予め定め
たしきい値を越えて古くなつたことに応答して、上記要
求がロケート・レコード・コマンド及び書込みコマンド
を含んでいるか否かを判定する手段と、上記要求が上記ロケート・レコード・コマンド及び上記
書込みコマンドを含むと判定されたことに応答して、上
記直接アクセスデータ記憶装置への要求をドロツプし、
上記直接アクセスデータ記憶装置からのデータを上記コ
ントローラキヤツシユにステージし、信号経路を通じて
上記直接アクセスデータ記憶装置及び上記コンピユータ
システムを再接続させ、上記コンピユータシステムから
のデータを上記コントローラキヤツシユ及び不揮発性記
憶装置に書き込んでトラツクのイメージを作成する手段
とを具えることを特徴とする請求項４に記載のデータ処
理システム。
【請求項８】カウントキーデータフイールドの記憶をサ
ポートする複数の直接アクセスデータ記憶システムと、複数の信号経路を介して上記複数の直接アクセスデータ
記憶システムに対するデータ転送要求を生成する複数の
コンピユータシステムと、上記複数のコンピユータシステム及び上記複数の直接ア
クセスデータ記憶システム間のデータ転送を同期的及び
非同期的に実行するコントローラ手段とを具え、上記コントローラ手段は、コントローラキヤツシユと、直接アクセス記憶装置に対するデータ転送要求を上記コ
ンピユータシステムから受け取る手段と、上記直接アクセス記憶装置からの装置セクタレデイ割込
みに応答して、上記直接アクセス記憶装置に係属してい
る動作がミス回避候補であるか否かを判定する手段と、上記係属している動作がミス回避候補であるとの判定に
応答して、上記直接アクセス記憶装置に対する信号経路
についてのミス回避ロツクを認可する手段と、上記装置
セクタレデイ割込みがドロツプしかつ上記要求が予め定
めたしきい値を越えて古くなつたことに応答して、上記
直接アクセス記憶装置からのデータを上記コントローラ
キヤツシユにステージする手段と、上記直接アクセスデータ記憶装置上のトラツクインデツ
クスに到達したことに応答して、上記直接アクセス記憶
装置からのデータのステージングを中止し、上記直接ア
クセス記憶装置に対するミス回避ロツクを解放して上記
コンピユータシステムからの上記要求をキヤツシユヒツ
トとして処理する手段とを具えることを特徴とするデー
タ処理システム。
【請求項９】上記コントローラ手段は、コントローラ速
度変更バツフアを含み、上記データをステージする手段
はデータを上記コントローラ速度変更バツフアにステー
ジする手段を含むことを特徴とする請求項８に記載のデ
ータ処理システム。
【請求項１０】上記コントローラ手段は、上記直接アクセス記憶装置からのデータをコントローラ
キヤツシユにステージする前に上記装置セクタレデイ割
込みがドロツプしかつ上記要求が予め定めたしきい値を
越えて古くなつたことに応答して、上記コンピュータシ
ステムからの要求がロケート・レコード・コマンド及び
書込みコマンドを含んでいるか否かを判定する手段と、上記要求が上記ロケート・レコード・コマンド及び上記
書込みコマンドを含むと判定したことに応答して、上記
直接アクセスデータ記憶装置への要求をドロツプし、上
記直接アクセスデータ記憶装置からのデータを上記キヤ
ツシユにステージし、任意の信号経路を通じて上記直接
アクセスデータ記憶装置及び上記コンピユータシステム
を再接続させ、上記コンピユータシステムからのデータ
を上記コントローラキヤツシユ及び不揮発性記憶装置に
書き込んでトラツクのイメージを作成する手段とを具え
ることを特徴とする請求項８に記載のデータ処理システ
ム。