JP2574867B2 - テスト装置 - Google Patents
テスト装置Info
- Publication number
- JP2574867B2 JP2574867B2 JP63103743A JP10374388A JP2574867B2 JP 2574867 B2 JP2574867 B2 JP 2574867B2 JP 63103743 A JP63103743 A JP 63103743A JP 10374388 A JP10374388 A JP 10374388A JP 2574867 B2 JP2574867 B2 JP 2574867B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- test
- nodes
- voltage
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2257—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using expert systems
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31912—Tester/user interface
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、テスト装置に係り、より詳細には、プリン
ト回路板をテストするための製造欠陥分析器の形態のテ
スト装置に係るが、これに限定されるものではない。
ト回路板をテストするための製造欠陥分析器の形態のテ
スト装置に係るが、これに限定されるものではない。
従来の技術 製造欠陥分析器は、短絡や開路や部品の欠落や向きを
間違えた部品のような製造欠陥を識別するようにプリン
ト回路板を予め選別するのに一般に使用される。又、こ
れらの分析器は、高い精度を必要としない環境において
高速のアナログインサーキットテスタとして使用するこ
ともできる。製造欠陥分析器を用いてプリント回路板を
テストする従来の方法には、製造欠陥分析器において実
施されるテストプログラムが含まれ、このプログラムで
は、周囲部品の影響を分離するために標準的な保護技術
を用いて回路板上の各々の部品が個々にテストされる。
これにより、非常に高度なテストプログラム基準が形成
されるが、テストされるべき各個々の回路板又は回路板
の形式ごとに別々のプログラムを書かねばならないの
で、熟練したプログラマが必要であると共に、多大な努
力と時間が費やされる。更に、製造欠陥分析器は、未熟
な操作者では使いこなすことが容易でない。
間違えた部品のような製造欠陥を識別するようにプリン
ト回路板を予め選別するのに一般に使用される。又、こ
れらの分析器は、高い精度を必要としない環境において
高速のアナログインサーキットテスタとして使用するこ
ともできる。製造欠陥分析器を用いてプリント回路板を
テストする従来の方法には、製造欠陥分析器において実
施されるテストプログラムが含まれ、このプログラムで
は、周囲部品の影響を分離するために標準的な保護技術
を用いて回路板上の各々の部品が個々にテストされる。
これにより、非常に高度なテストプログラム基準が形成
されるが、テストされるべき各個々の回路板又は回路板
の形式ごとに別々のプログラムを書かねばならないの
で、熟練したプログラマが必要であると共に、多大な努
力と時間が費やされる。更に、製造欠陥分析器は、未熟
な操作者では使いこなすことが容易でない。
発明が解決しようとする問題点 これらの制約を克服するために、自己学習機能を含む
多数の製造欠陥分析器が現在提供されている。この自己
学習機能は、製造欠陥分析器が既知の良品の回路板に対
するインピーダンスパターンを学習するものである。そ
の後の製造回路板のテストでは、回路板のインピーダン
スパターンが既知の良品の回路板のインピーダンスパタ
ーンと比較され、これらが相違する場合に欠陥信号が発
生される。インピーダンスを学習してテストし、色々な
程度の欠陥を指示する多数の種々の方法が利用されてい
る。電力レールのような１つ以上の基準ノードが既知の
良品の回路板において選択され、この基準ノードから回
路上の他の各々のノードへとインピーダンスが測定され
る。然し乍ら、これら全ての方法は、単に２つのノード
間のインピーダンスを測定するものであるから、多数の
部品の作用が実際上並列又は直列に組み合わされ、２点
間のインピーダンスの作用は最小であるから幾つかの部
品の欠陥が検出されないことになる。従って、或る部品
の欠陥をシステムで検出することができず、回路板がテ
ストで不合格となったときに、その欠陥を生じた特定の
部品を探索することが困難となる。
多数の製造欠陥分析器が現在提供されている。この自己
学習機能は、製造欠陥分析器が既知の良品の回路板に対
するインピーダンスパターンを学習するものである。そ
の後の製造回路板のテストでは、回路板のインピーダン
スパターンが既知の良品の回路板のインピーダンスパタ
ーンと比較され、これらが相違する場合に欠陥信号が発
生される。インピーダンスを学習してテストし、色々な
程度の欠陥を指示する多数の種々の方法が利用されてい
る。電力レールのような１つ以上の基準ノードが既知の
良品の回路板において選択され、この基準ノードから回
路上の他の各々のノードへとインピーダンスが測定され
る。然し乍ら、これら全ての方法は、単に２つのノード
間のインピーダンスを測定するものであるから、多数の
部品の作用が実際上並列又は直列に組み合わされ、２点
間のインピーダンスの作用は最小であるから幾つかの部
品の欠陥が検出されないことになる。従って、或る部品
の欠陥をシステムで検出することができず、回路板がテ
ストで不合格となったときに、その欠陥を生じた特定の
部品を探索することが困難となる。
問題点を解決するための手段 本発明の回路テスタの自己学習法においては、回路の
各ノードを共通電位に設定し、第１の選択された刺激ノ
ードから前記の共通電位を取り除き、そしてこの第１の
選択された刺激ノードへ刺激電圧を加え、第２の選択さ
れたテストノードから前記の共通電位を取り除き、この
第２の選択されたテストノードに発生した電圧を監視
し、この第２の選択されたテストノードに発生した電圧
の時間につれての変化によって前記の第１と第２の選択
されたテストノードの間の要素の存在を認識し、そして
前記の回路のノードの総ての対の少なくとも一部に対し
て前記のプロセスを反復している。ここで、『共通電位
を取り除』くということは、ノードを共通電位（通常０
ボルトもしくはアース電位）に保っている、そのノード
への接続線を切断してこれを『浮かす』ことである。
『第２の選択されたテストノードから前記の共通電位を
取り除』くということは、テストノードを共通電位に保
っている、そのテストノードの接続線を切断してこれを
「浮かし」、テスト中に印加する電位を印加できるよう
にすることである。この印加電圧がテスト中監視される
のである。
各ノードを共通電位に設定し、第１の選択された刺激ノ
ードから前記の共通電位を取り除き、そしてこの第１の
選択された刺激ノードへ刺激電圧を加え、第２の選択さ
れたテストノードから前記の共通電位を取り除き、この
第２の選択されたテストノードに発生した電圧を監視
し、この第２の選択されたテストノードに発生した電圧
の時間につれての変化によって前記の第１と第２の選択
されたテストノードの間の要素の存在を認識し、そして
前記の回路のノードの総ての対の少なくとも一部に対し
て前記のプロセスを反復している。ここで、『共通電位
を取り除』くということは、ノードを共通電位（通常０
ボルトもしくはアース電位）に保っている、そのノード
への接続線を切断してこれを『浮かす』ことである。
『第２の選択されたテストノードから前記の共通電位を
取り除』くということは、テストノードを共通電位に保
っている、そのテストノードの接続線を切断してこれを
「浮かし」、テスト中に印加する電位を印加できるよう
にすることである。この印加電圧がテスト中監視される
のである。
回路の各ノードを刺激ノード及びテストノードとして
使用して回路の各ノードを互いに他のノードに対してテ
ストするのが便利である。上記共通の電位は、一般に、
アース電位である。
使用して回路の各ノードを互いに他のノードに対してテ
ストするのが便利である。上記共通の電位は、一般に、
アース電位である。
第２のテストノードに発生する電圧を選択されたスレ
ッシュホールド値と比較するのが好ましい。特定の時間
内に電圧がスレッシュホールド値を横切る場合に、刺激
ノードとテストノードとの間の部品が識別される。部品
の厳密な性質は、電圧がスレッシュホールドに交差する
仕方を監視するか、或いは以下に述べるように、部品に
対して標準的なテストを行なうことによって決定するこ
とができ、従って、抵抗、キャパシタ、ダイオード及び
インダクタといった部品を識別することができる。
ッシュホールド値と比較するのが好ましい。特定の時間
内に電圧がスレッシュホールド値を横切る場合に、刺激
ノードとテストノードとの間の部品が識別される。部品
の厳密な性質は、電圧がスレッシュホールドに交差する
仕方を監視するか、或いは以下に述べるように、部品に
対して標準的なテストを行なうことによって決定するこ
とができ、従って、抵抗、キャパシタ、ダイオード及び
インダクタといった部品を識別することができる。
刺激電圧を印加する前に、刺激ノード及びテストノー
ドを放電し、その前のテストから存在する残留電荷を除
去するのが好ましい。
ドを放電し、その前のテストから存在する残留電荷を除
去するのが好ましい。
典型的に、刺激は１ボルトでありそしてスレッシュホ
ールド値は20ミリボルトである。
ールド値は20ミリボルトである。
監視時間は、例えば、100マイクロ秒に限定すること
ができ、測定電圧がスレッシュホールド値に交差した場
合にはこの時間が経過する前に測定を自動的に終らせる
ことができ、これにより、この技術を全回路板に適用す
るに要するに時間を短縮することができる。
ができ、測定電圧がスレッシュホールド値に交差した場
合にはこの時間が経過する前に測定を自動的に終らせる
ことができ、これにより、この技術を全回路板に適用す
るに要するに時間を短縮することができる。
このプロセスは、各ノードを刺激ノード及びテストノ
ードとして用いて各ノードを互いに他の各ノードに対し
てテストするまで繰り返される。各ノード対を２回用い
ることにより、即ち、各々を刺激ノード及びテストノー
ドとして用いることにより、印加電圧の方向に基づいて
異なった特性を有するダイオードのような部品を識別す
ることができる。
ードとして用いて各ノードを互いに他の各ノードに対し
てテストするまで繰り返される。各ノード対を２回用い
ることにより、即ち、各々を刺激ノード及びテストノー
ドとして用いることにより、印加電圧の方向に基づいて
異なった特性を有するダイオードのような部品を識別す
ることができる。
実施例 以下、添付図面を参照し、本発明の好ましい実施例を
一例として詳細に説明する。
一例として詳細に説明する。
本発明により自己学習方法を使用する際には、既知の
良品の回路板が取り上げられ、その接続性の情報、即
ち、短絡や開路（もしあれば）状態が便利な方法によっ
て学習される。回路板上の各ノードはアースされる。次
いで、システムは、回路板上の各ノードに対して一連の
テストを行ない、各当該ノードに刺激回路が接続され
る。刺激回路は、当該ノードに電圧を印加できる回路で
あればどのような回路でもよい。
良品の回路板が取り上げられ、その接続性の情報、即
ち、短絡や開路（もしあれば）状態が便利な方法によっ
て学習される。回路板上の各ノードはアースされる。次
いで、システムは、回路板上の各ノードに対して一連の
テストを行ない、各当該ノードに刺激回路が接続され
る。刺激回路は、当該ノードに電圧を印加できる回路で
あればどのような回路でもよい。
第１のテストノードが選択され、刺激ノードとテスト
ノードが放電されて、その前のテストから存在する残留
電荷が除去される。次いで、刺激電圧が刺激ノードに印
加され、テストノードからアース電位が取り去られる
（すなわち、テストノードからアースへの接続線が切断
される）。その後、テストノードから発生した電圧が典
型的に100マイクロ秒の測定ゲート時間中にアースに対
して監視され、プログラムされたスレッシュホールド
値、典型的に、20ミリボルトと比較される。テストノー
ドにおいて測定された電圧がその測定ゲート時間中にス
レッシュホールド値を横切る場合には、２つのノード間
の部品が識別され、テストが自動的に終了となる。この
測定ゲート時間中にスレッシュホールドを横切らない場
合には、２つのノード間に部品がないとみなされる。も
ちろん、「部品がない」というのは、それら２つのノー
ド間の直接的には部品がないが、これら２つのノード間
に他のノードがあって他の部品が当然間接的に存在する
こともあるということを意味する。このような他の部品
の影響は、中間のノードがアースされているので、実質
的に排除される。同じ刺激ノードを保ちながら、第２の
テストノードが選択され、上記のプロセスが繰り返され
る。その後、同じ刺激ノードを用いて各ノードごとにプ
ロセスが繰り返され、次いで、次の刺激ノードが選択さ
れ、最終的には全てのノードを刺激ノード及びテストノ
ードとして用いてプロセスが繰り返される。
ノードが放電されて、その前のテストから存在する残留
電荷が除去される。次いで、刺激電圧が刺激ノードに印
加され、テストノードからアース電位が取り去られる
（すなわち、テストノードからアースへの接続線が切断
される）。その後、テストノードから発生した電圧が典
型的に100マイクロ秒の測定ゲート時間中にアースに対
して監視され、プログラムされたスレッシュホールド
値、典型的に、20ミリボルトと比較される。テストノー
ドにおいて測定された電圧がその測定ゲート時間中にス
レッシュホールド値を横切る場合には、２つのノード間
の部品が識別され、テストが自動的に終了となる。この
測定ゲート時間中にスレッシュホールドを横切らない場
合には、２つのノード間に部品がないとみなされる。も
ちろん、「部品がない」というのは、それら２つのノー
ド間の直接的には部品がないが、これら２つのノード間
に他のノードがあって他の部品が当然間接的に存在する
こともあるということを意味する。このような他の部品
の影響は、中間のノードがアースされているので、実質
的に排除される。同じ刺激ノードを保ちながら、第２の
テストノードが選択され、上記のプロセスが繰り返され
る。その後、同じ刺激ノードを用いて各ノードごとにプ
ロセスが繰り返され、次いで、次の刺激ノードが選択さ
れ、最終的には全てのノードを刺激ノード及びテストノ
ードとして用いてプロセスが繰り返される。
第１図（ａ）を参照すれば、ノードＡは刺激ノードと
して用いられそしてノードＢはテストノードとして用い
られ、ノードＡとノードＢとの間には抵抗RXがある。回
路の他の全てのノード（ノードＣとＤとを含む）は、ア
ースされている。ノードＡに刺激電圧を印加しそしてノ
ードＢからアース電位を取り去ると、ノードＢに発生す
る電圧は第１図（ｂ）に示しようになる。ノードＢにお
いては電圧が急激に増加し、抵抗の値に基づいて定常値
に達する。スレッシュホールド値が充分に低くセットさ
れているとすれば、発生する電圧が素早くそれを越え
る。従って、ノードＡとノードＢとの間に抵抗部品が識
別される。
して用いられそしてノードＢはテストノードとして用い
られ、ノードＡとノードＢとの間には抵抗RXがある。回
路の他の全てのノード（ノードＣとＤとを含む）は、ア
ースされている。ノードＡに刺激電圧を印加しそしてノ
ードＢからアース電位を取り去ると、ノードＢに発生す
る電圧は第１図（ｂ）に示しようになる。ノードＢにお
いては電圧が急激に増加し、抵抗の値に基づいて定常値
に達する。スレッシュホールド値が充分に低くセットさ
れているとすれば、発生する電圧が素早くそれを越え
る。従って、ノードＡとノードＢとの間に抵抗部品が識
別される。
再び第１図を参照すれば、ノードＡが再び刺激ノード
として使用されそしてこのときにはノードＣがテストノ
ードとして使用され、ノードＢがアースされた場合に
は、ノードＡとＣとの間の経路にアースされたノードが
含まれているので、ノードＣには電圧が発生しないこと
が明らかである。従って、システムは、ノードＡとＣと
の間に中間ノードがあることを学習する。ノードＤ等に
ついても同じことがいえる。
として使用されそしてこのときにはノードＣがテストノ
ードとして使用され、ノードＢがアースされた場合に
は、ノードＡとＣとの間の経路にアースされたノードが
含まれているので、ノードＣには電圧が発生しないこと
が明らかである。従って、システムは、ノードＡとＣと
の間に中間ノードがあることを学習する。ノードＤ等に
ついても同じことがいえる。
第２図（ａ）を参照すれば、抵抗RXに代わってキャパ
シタCXが設けられている。同様のテストを行なうと、ノ
ードＢに発生する電圧は一般に第２図（ｂ）に示すよう
になり、電圧は最大値まで急激に増加しそしてゆっくり
と減少して定常値流値においてノードＢに電圧が現われ
なくなる。従って、発生した電圧は最初にスレッシュホ
ールド値を越え、次いで、最終的にそれより小さくな
る。このスレッシュホールドとの交差は、部品の存在を
表わすように働く。
シタCXが設けられている。同様のテストを行なうと、ノ
ードＢに発生する電圧は一般に第２図（ｂ）に示すよう
になり、電圧は最大値まで急激に増加しそしてゆっくり
と減少して定常値流値においてノードＢに電圧が現われ
なくなる。従って、発生した電圧は最初にスレッシュホ
ールド値を越え、次いで、最終的にそれより小さくな
る。このスレッシュホールドとの交差は、部品の存在を
表わすように働く。
第３図（ａ）においては、ノードＡとＢとの間にダイ
オードDXが配置されている。この場合、発生した電圧は
第３図（ｂ）に示した通りであるが、これは設けられた
ダイオードの形式によって異なる。電圧は、定位R1の値
及び得られる電流に基づいた値まで上昇し、抵抗R1が著
しく低い値でない限り、一般にスレッシュホールド電圧
に交差するに充分なものとなる。逆のテストを行なうと
きには、即ち、刺激電圧をノードＢに印加しそしてノー
ドＡをテストノードとして使用するときには、ダイオー
ドが逆にバイアスされ、従って、導通しないので、部品
は見つからない。
オードDXが配置されている。この場合、発生した電圧は
第３図（ｂ）に示した通りであるが、これは設けられた
ダイオードの形式によって異なる。電圧は、定位R1の値
及び得られる電流に基づいた値まで上昇し、抵抗R1が著
しく低い値でない限り、一般にスレッシュホールド電圧
に交差するに充分なものとなる。逆のテストを行なうと
きには、即ち、刺激電圧をノードＢに印加しそしてノー
ドＡをテストノードとして使用するときには、ダイオー
ドが逆にバイアスされ、従って、導通しないので、部品
は見つからない。
第４図（ａ）は、ノードＡとＢとの間にインダクタLX
を有する回路を示している。このような場合、刺激電圧
をノードＡに印加しそしてノードＢからアース電位を取
り去ると、第４図（ｂ）に示すような電圧特性が生じ
る。これは、抵抗の特性と同様であるが、インダクタLX
に電流が誘起されるために曲線が非常に浅いものとな
る。
を有する回路を示している。このような場合、刺激電圧
をノードＡに印加しそしてノードＢからアース電位を取
り去ると、第４図（ｂ）に示すような電圧特性が生じ
る。これは、抵抗の特性と同様であるが、インダクタLX
に電流が誘起されるために曲線が非常に浅いものとな
る。
集積回路（IC）も、一般に、この方法によって識別す
ることができる。というのは、大部分の集積回路は、或
る形式の特性インピーダンス、即ち、少なくとも幾つか
のそれらのピンの間の半導体接合を有しているからであ
る。このような特性が存在する場合、自己学習技術で
は、各ピンを個々のノードとして処理するのでこれらの
特性を見つけそしてその値を測定して、ICが存在し正し
い向きにされていることをチェックすることができる。
ることができる。というのは、大部分の集積回路は、或
る形式の特性インピーダンス、即ち、少なくとも幾つか
のそれらのピンの間の半導体接合を有しているからであ
る。このような特性が存在する場合、自己学習技術で
は、各ピンを個々のノードとして処理するのでこれらの
特性を見つけそしてその値を測定して、ICが存在し正し
い向きにされていることをチェックすることができる。
上記したように、２つのノード間に部品が存在するこ
とは、監視された電圧がスレッシュホールド値に交差す
ることによって明らかとなる。間に部品が見つかったノ
ードの対が識別されると、テストシステムは、各部品の
形式と値を学習するように処理を進める。これには、既
知の技術を用いることができる。例えば、キャパシタ抵
抗をテストするためには、システムは、この分野で良く
知られたように、保護技術を使用して周囲の部品の影響
を分離しようとする。システムは、各部品の位置を知っ
ているから、テストされているいずれかのノードに接続
された他の各々の部品についての情報を使用してこれら
各部品の反対端においてノードを保護しようとする。こ
のような各々の保護点については、測定値をチェックし
てその保護によって測定値が改善されたかどうかを調
べ、もしそうであれば、保護ノードとして保持する。正
しい値が識別されるまで種々の部品値を試みるという自
動レンジ切り換え技術を適用することができる。半導体
接合部が存在するかどうかをテストするためには、各方
向に単純なオン／オフテストを行なって、ダイオードが
存在するかどうかを指示し、もしそうであれば、その向
きを指示する。２つのダイオードが並列であるが逆向き
になっている特殊なものも検出できる。
とは、監視された電圧がスレッシュホールド値に交差す
ることによって明らかとなる。間に部品が見つかったノ
ードの対が識別されると、テストシステムは、各部品の
形式と値を学習するように処理を進める。これには、既
知の技術を用いることができる。例えば、キャパシタ抵
抗をテストするためには、システムは、この分野で良く
知られたように、保護技術を使用して周囲の部品の影響
を分離しようとする。システムは、各部品の位置を知っ
ているから、テストされているいずれかのノードに接続
された他の各々の部品についての情報を使用してこれら
各部品の反対端においてノードを保護しようとする。こ
のような各々の保護点については、測定値をチェックし
てその保護によって測定値が改善されたかどうかを調
べ、もしそうであれば、保護ノードとして保持する。正
しい値が識別されるまで種々の部品値を試みるという自
動レンジ切り換え技術を適用することができる。半導体
接合部が存在するかどうかをテストするためには、各方
向に単純なオン／オフテストを行なって、ダイオードが
存在するかどうかを指示し、もしそうであれば、その向
きを指示する。２つのダイオードが並列であるが逆向き
になっている特殊なものも検出できる。
１つの良品の回路板のテストが完了したときには、テ
ストシステムは、複数のこのような回路板について学習
プロセスを繰返し、得た値を平均化して、各部品につい
て測定され得る値の分布の指示を形成するのが好まし
い。これらを用いて、最終的なテストプログラムに含ま
せるべきテストの範囲を決定することができるが、通常
は、最小許容差も加味される。種々の製造業者間又はバ
ッチ間で特性が大巾に変化するICのインピーダンスのよ
うな幾つかのテストは、もしテスト結果のばらつきがあ
まりにひどい場合には、省略することができる。
ストシステムは、複数のこのような回路板について学習
プロセスを繰返し、得た値を平均化して、各部品につい
て測定され得る値の分布の指示を形成するのが好まし
い。これらを用いて、最終的なテストプログラムに含ま
せるべきテストの範囲を決定することができるが、通常
は、最小許容差も加味される。種々の製造業者間又はバ
ッチ間で特性が大巾に変化するICのインピーダンスのよ
うな幾つかのテストは、もしテスト結果のばらつきがあ
まりにひどい場合には、省略することができる。
完全な学習プロセスが第５図に概略的に示されてい
る。
る。
上記したようにテストプログラムが完全に開発された
後には、単にこれを未知の回路板についてのその後のテ
ストに適用するだけでよく、必要に応じて更に編集した
り開発したりすることができる。
後には、単にこれを未知の回路板についてのその後のテ
ストに適用するだけでよく、必要に応じて更に編集した
り開発したりすることができる。
部品の識別子をテストプログラムに追加してテストシ
ステムが欠陥部品をそれらの部品識別子で報告するよう
にすることができる。部品識別子は、各部品にとって独
特で且つその部品を識別できるようなラベルである。部
品の識別子を設けることにより有用な診断を行なうこと
ができる。テストシステムでこの機能を行なえるように
するために、ユーザは、各々特定の抵抗、キャパシタ、
等の各部品識別子に関するノード情報を入力しなければ
ならない。アナログ部品の場合には、この情報が一般に
２ノード又は３ノードとなり、ICの場合には、ノードの
数が大きなものとなる。このノード識別には、例えば、
ユーザが部品の各々の脚又はピン上に順次にプローブを
当てることによって行なうことができる。更に、部品識
別子が存在する場合には、自己学習プロセスを用いてユ
ーザが指定した特定の部品に対するテストを作り出すこ
とができる。というのは、その部品に隣接したノード情
報が分かっており、従って、部品の識別子を入力するこ
とにより、システムはその当該ノードをテストするだけ
でよくなるからである。
ステムが欠陥部品をそれらの部品識別子で報告するよう
にすることができる。部品識別子は、各部品にとって独
特で且つその部品を識別できるようなラベルである。部
品の識別子を設けることにより有用な診断を行なうこと
ができる。テストシステムでこの機能を行なえるように
するために、ユーザは、各々特定の抵抗、キャパシタ、
等の各部品識別子に関するノード情報を入力しなければ
ならない。アナログ部品の場合には、この情報が一般に
２ノード又は３ノードとなり、ICの場合には、ノードの
数が大きなものとなる。このノード識別には、例えば、
ユーザが部品の各々の脚又はピン上に順次にプローブを
当てることによって行なうことができる。更に、部品識
別子が存在する場合には、自己学習プロセスを用いてユ
ーザが指定した特定の部品に対するテストを作り出すこ
とができる。というのは、その部品に隣接したノード情
報が分かっており、従って、部品の識別子を入力するこ
とにより、システムはその当該ノードをテストするだけ
でよくなるからである。
第１図は、間に抵抗を有する２つのノード間に本発明に
よる技術を適用した結果を示す図、 第２図は、２つのノード間にキャパシタを有する場合の
結果を示す図、 第３図は、２つのノード間にダイオードを有する場合の
結果を示す図、 第４図は、２つのノード間にインダクタを有する場合の
結果を示す図、そして 第５図は、自己学習技術の概略を示す図である。 RX……抵抗 CX……キャパシタ DX……ダイオード LX……インダクタ
よる技術を適用した結果を示す図、 第２図は、２つのノード間にキャパシタを有する場合の
結果を示す図、 第３図は、２つのノード間にダイオードを有する場合の
結果を示す図、 第４図は、２つのノード間にインダクタを有する場合の
結果を示す図、そして 第５図は、自己学習技術の概略を示す図である。 RX……抵抗 CX……キャパシタ DX……ダイオード LX……インダクタ
Claims (8)
- 【請求項１】回路の各ノードを共通電位に設定し、 この共通電位を第１の選択された刺激ノードから取り除
き、そしてこの第１の選択された刺激ノードへ刺激電圧
を加え、第２の選択されたテストノードから前記の共通
電位を取り除き、 この第２の選択されたテストノードに発生した電圧を監
視し、 この第２の選択されたテストノードに発生した電圧の時
間につれての変化によって前記の第１と第２の選択され
たテストノードの間の要素の存在を認識し、そして 前記の回路のノードの総ての対の少なくとも一部に対し
て前記のプロセスを反復する ことを特徴とする回路テスタの自己学習法。 - 【請求項２】回路の各ノードを刺激ノードとテストノー
ドとして使用し各ノードを相互に他のノードに対しテス
トして、ノードの総ての対を２回テストするようにした
請求項１に記載の自己学習法。 - 【請求項３】共通電位はアース電位である請求項１もし
くは２に記載の自己学習法。 - 【請求項４】刺激電圧の印加前に第１と第２のノードを
放電させる請求項１、２もしくは３に記載の自己学習
法。 - 【請求項５】第２のノードに発生した電圧を選択された
時間にわたって監視する請求項１、２、３もしくは４に
記載の自己学習法。 - 【請求項６】テストノードに発生した電圧を選択された
スレッシュホールド値と比較する請求項１、２、３、４
もしくは５に記載の自己学習法。 - 【請求項７】監視されている電圧が選択された方向から
スレッシュホールド値を横切るときノードの一つの対の
テストを終了し、そしてノードの次の対のテストを開始
する請求項６に記載の自己学習法。 - 【請求項８】刺激電圧は１ボルトであり、そしてスレッ
シュホールド値は20ミリボルトである請求項６に記載の
自己学習法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8709915 | 1987-04-27 | ||
| GB08709915A GB2204140A (en) | 1987-04-27 | 1987-04-27 | Circuit test equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6426171A JPS6426171A (en) | 1989-01-27 |
| JP2574867B2 true JP2574867B2 (ja) | 1997-01-22 |
Family
ID=10616417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63103743A Expired - Lifetime JP2574867B2 (ja) | 1987-04-27 | 1988-04-26 | テスト装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0289145B1 (ja) |
| JP (1) | JP2574867B2 (ja) |
| DE (1) | DE3886988T2 (ja) |
| GB (1) | GB2204140A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4309842C1 (de) * | 1993-03-26 | 1994-06-16 | Arnold Edv Gmbh | Verfahren zum Testen von Platinen und Vorrichtung zur Durchführung des Verfahrens |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4114093A (en) * | 1976-12-17 | 1978-09-12 | Everett/Charles, Inc. | Network testing method and apparatus |
| AU8963582A (en) * | 1981-10-30 | 1983-05-05 | Honeywell Information Systems Incorp. | Design and testing electronic components |
| US4550406A (en) * | 1983-06-14 | 1985-10-29 | Everett/Charles Test Equipment, Inc. | Automatic test program list generation using programmed digital computer |
-
1987
- 1987-04-27 GB GB08709915A patent/GB2204140A/en active Pending
-
1988
- 1988-03-31 EP EP88302904A patent/EP0289145B1/en not_active Expired - Lifetime
- 1988-03-31 DE DE88302904T patent/DE3886988T2/de not_active Expired - Fee Related
- 1988-04-26 JP JP63103743A patent/JP2574867B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB8709915D0 (en) | 1987-06-03 |
| EP0289145A3 (en) | 1991-01-09 |
| JPS6426171A (en) | 1989-01-27 |
| EP0289145A2 (en) | 1988-11-02 |
| DE3886988D1 (de) | 1994-02-24 |
| GB2204140A (en) | 1988-11-02 |
| EP0289145B1 (en) | 1994-01-12 |
| DE3886988T2 (de) | 1994-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818251A (en) | Apparatus and method for testing the connections between an integrated circuit and a printed circuit board | |
| JP4531394B2 (ja) | 集積回路製造におけるテスト用ビアおよびコンタクト | |
| KR19990082339A (ko) | 집적된 회로 장치 시험용 어셈블리 및 방법 | |
| US5448166A (en) | Powered testing of mixed conventional/boundary-scan logic | |
| US5387862A (en) | Powered testing of mixed conventional/boundary-scan logic | |
| JPH10508108A (ja) | 集積回路と回路基板トレースとの接続における故障を検出するためのシステム | |
| JP2000206176A (ja) | バ―イン装置 | |
| US6031386A (en) | Apparatus and method for defect testing of integrated circuits | |
| JPH01250077A (ja) | 回路ボードと試験治具間の接続性を確認する方法およびその装置 | |
| US6128757A (en) | Low voltage screen for improving the fault coverage of integrated circuit production test programs | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| US4727317A (en) | Device orientation test method suitable for automatic test equipment | |
| US4864219A (en) | Method and apparatus for verifying proper placement of integrated circuits on circuit boards | |
| JP2574867B2 (ja) | テスト装置 | |
| AU686639B2 (en) | Process and device for testing an integrated circuit soldered on a board | |
| US5590136A (en) | Method for creating an in-circuit test for an electronic device | |
| Hess et al. | Modeling of test structures for efficient online defect monitoring using a digital tester | |
| KR100622071B1 (ko) | 집적회로의 핀간 결함 측정방법 | |
| Matheson | Second-generation pcb self-learn | |
| JPH0132953B2 (ja) | ||
| CN117607734A (zh) | 芯片引脚短路的检测方法及设备 | |
| Satoh | Improvement of degradation detection in ESD test for semiconductor products | |
| Bateson | Automatic Test Equipment for Production Test | |
| JPS62182677A (ja) | 集積回路のソケツト插入不良検知方法 | |
| JPS61117473A (ja) | プリント配線板の検査方法とその検査装置 |