JP2573665Y2 - Surge absorber with built-in resistor - Google Patents

Surge absorber with built-in resistor

Info

Publication number
JP2573665Y2
JP2573665Y2 JP1991064091U JP6409191U JP2573665Y2 JP 2573665 Y2 JP2573665 Y2 JP 2573665Y2 JP 1991064091 U JP1991064091 U JP 1991064091U JP 6409191 U JP6409191 U JP 6409191U JP 2573665 Y2 JP2573665 Y2 JP 2573665Y2
Authority
JP
Japan
Prior art keywords
electrode
external
surge absorber
laminate
varistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1991064091U
Other languages
Japanese (ja)
Other versions
JPH058906U (en
Inventor
清司 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1991064091U priority Critical patent/JP2573665Y2/en
Priority to US07/913,956 priority patent/US5386335A/en
Publication of JPH058906U publication Critical patent/JPH058906U/en
Application granted granted Critical
Publication of JP2573665Y2 publication Critical patent/JP2573665Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】この考案は、ラインに侵入する電
圧サージと電流サージを吸収除去する抵抗内蔵サージア
ブソーバ、更に詳しくは電圧サージを抑制するバリスタ
素子と電流サージを抑制する抵抗素子を一つのチップ部
品で構成したサージアブソーバに関するものである。
This invention relates to a surge absorber with a built-in resistor for absorbing and removing a voltage surge and a current surge that enter a line, and more specifically, a varistor element for suppressing a voltage surge and a resistor element for suppressing a current surge. The present invention relates to a surge absorber composed of chip components.

【0002】[0002]

【従来の技術】例えば、ICの入力端子等、外来サージ
により素子が破壊しやすい個所のサージ保護としては、
図13に示すように、電圧サージを抑制するバリスタ素
子Zと電流サージを抑制する抵抗素子Rを組合せた回路
が採用されている。
2. Description of the Related Art For example, as an input terminal of an IC or the like, surge protection at a place where an element is easily damaged by an external surge includes:
As shown in FIG. 13, a circuit is used in which a varistor element Z for suppressing a voltage surge and a resistance element R for suppressing a current surge are combined.

【0003】[0003]

【考案が解決しようとする課題】ところで、上記した従
来の外来サージ対策を行なう回路は、バリスタ素子Zと
抵抗素子Rにそれぞれ別個の部品を用いていたため、プ
リント基板への実装に手間と時間がかかり、作業コスト
が高くつくと共に、スペース的にも広い面積が必要にな
るという問題がある。
In the above-described conventional circuit for taking measures against external surges, since separate components are used for the varistor element Z and the resistance element R, it takes time and effort to mount it on a printed circuit board. However, there is a problem that the operation cost is high and a large area is required in terms of space.

【0004】そこで、この考案は、一つのチップ部品で
バリスタ素子と抵抗素子を構成することができ、取付け
が簡単で作業がコスト的に安くなり、スペース的にも有
利な抵抗内蔵サージアブソーバを提供することを目的と
している。
Accordingly, the present invention provides a surge absorber with a built-in resistor, in which a varistor element and a resistive element can be constituted by one chip component, which can be easily mounted, the operation is inexpensive and the space is advantageous. It is intended to be.

【0005】[0005]

【課題を解決するための手段】上記のような課題を解決
するため、この考案は、両側縁に達する内部電極を設け
たバリスタグリーンシートと、一方の端部に達する内部
電極を設けたバリスタグリーンシートを数と組合せを選
択して積層し、これを圧着焼成して積層体を形成し、こ
の積層体の外面において、一方端部には前記一方の端部
に達する内部電極と接続した外部電極を、他方端部には
内部電極と接続しない外部電極を、中間部には前記両側
縁に達する内部電極と接続した外部電極を夫々設け、前
記積層体の両端外部電極間に抵抗電極を設けた構成を採
用したものである。
In order to solve the above-mentioned problems, the present invention provides a varistor green sheet provided with internal electrodes reaching both side edges, and a varistor green sheet provided with internal electrodes reaching one end. The number and combination of the sheets are selected and laminated, and this is press-bonded and fired to form a laminate . On the outer surface of the laminate , one end is provided at one end.
External electrode connected to the internal electrode reaching
External electrodes that are not connected to the internal electrodes
An external electrode connected to the internal electrodes to reach the edges provided respectively, is obtained by employing the structure in which the resistive electrode across the external electrodes of the laminate.

【0006】[0006]

【作用】両側縁に達する内部電極を設けたバリスタグリ
ーンシートと、一方の端部に達する内部電極を設けたバ
リスタグリーンの数と組合せを選択して積層し、これを
圧着焼成して形成した積層体の外面において、一方端部
には、端部に達した内部電極と導通する外部電極を設
け、積層体の中間部には両側縁に達する内部転極と導通
する外部電極を設けると共に、上記積層体に両端の外部
電極と導通する抵抗電極を設けると、一つのチップ積層
体内に、積層体の両端部の外部電極間に抵抗を有し、両
端部の一方の外部電極と中間部の外部電極間でバリスタ
を有する抵抗内蔵サージアブソーバを得ることができ、
プリント基板に対する実装時の取付け作業が簡単に行な
えると共に、省スペース化を図ることができる。
[Function] A varistor green sheet provided with internal electrodes reaching both side edges and a varistor green provided with internal electrodes reaching one end are selected and laminated in a selected number, and then laminated by pressing and firing. Oite the outer surface of the body, one end portion
In the middle part of the laminate, an external electrode conducting to the internal poles reaching both side edges is provided, and in the middle part of the laminate, the external electrode at both ends is provided. Providing conductive resistive electrodes provides resistance between external electrodes at both ends of the laminate within one chip laminate.
Varistor between one external electrode at the end and the external electrode at the middle
It is possible to obtain a surge absorber with a built-in resistor having
The mounting work at the time of mounting on the printed circuit board can be easily performed, and the space can be saved.

【0007】[0007]

【実施例】以下、この考案の実施例を添付図面の図1乃
至図12に基づいて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS.

【0008】図1乃至図5に示す第1の実施例におい
て、チップ状の抵抗内蔵サージアブソーバを構成するた
め、両側縁に達する内部電極1を設けたバリスタグリー
ンシート2と、一方の端部に達する内部電極3を設けた
バリスタシート4と、内部電極の形成がない上下端用の
バリスタグリーンシート5,5とが用意され、これら各
シートの数と組合せが選択される。
In the first embodiment shown in FIGS. 1 to 5, a varistor green sheet 2 provided with internal electrodes 1 extending to both side edges is provided to form a chip-shaped surge absorber with a built-in resistor. A varistor sheet 4 provided with internal electrodes 3 to be reached and varistor green sheets 5 and 5 for upper and lower ends where no internal electrodes are formed are prepared, and the number and combination of these sheets are selected.

【0009】図示の場合、二枚のバリスタグリーンシー
ト2と一枚のバリスタグリーンシート4および上下端用
の二枚のバリスタグリーンシート5を用い、図1のよう
な組合せ状態で各シートを上下に積層し、これを圧着焼
成して図2と図3のようなチップ状の積層体6を形成す
る。
In the case shown in the figure, two varistor green sheets 2, one varistor green sheet 4 and two varistor green sheets 5 for upper and lower ends are used, and each sheet is turned up and down in a combined state as shown in FIG. The layers are laminated and fired under pressure to form a chip-shaped laminated body 6 as shown in FIGS.

【0010】なお、各バリスタグリーンシートとして
は、例えばZnO 系のバリスタ材料を用いると共に、内部
電極1,3はAg−Pd等の材料が用いられる。
The varistor green sheets are made of, for example, a ZnO-based varistor material, and the internal electrodes 1 and 3 are made of a material such as Ag-Pd.

【0011】図4のように、焼成後の積層体6に対して
一方の表面に抵抗電極7を両端部に達するように塗布し
て焼成する。この抵抗電極7には、カーボン抵抗やサー
メット抵抗等の材料が使用される。
As shown in FIG. 4, a resistance electrode 7 is applied to one surface of the fired laminate 6 so as to reach both ends and fired. The resistance electrode 7 is made of a material such as a carbon resistor and a cermet resistor.

【0012】次に、積層体6の両端部及び中間部の外面
にメッキまたは厚膜塗装によって外部電極8,9,10
を図5のように形成する。なお、抵抗電極7は、外部電
極8,9,10形成後に形成してもよい。
Next, the external electrodes 8, 9, 10 are plated or thick-film coated on the outer surfaces of both ends and an intermediate portion of the laminated body 6.
Is formed as shown in FIG. The resistance electrode 7 may be formed after the formation of the external electrodes 8, 9, 10.

【0013】両端の外部電極8,9は、抵抗電極7と導
通し、一方の外部電極8は更に内部電極3と導通すると
共に、中間の外部電極10は内部電極1と導通すること
になり、これによって内部電極1,3の積層部分でバリ
スタ素子Zが形成され、又、積層体6上に塗布焼付けた
抵抗電極7で抵抗素子Rが形成され、図6の等価回路で
示したように、一つのチップ状積層体6にバリスタ素子
Zと抵抗素子Rを備えた抵抗内蔵サージアブソーバ11
が得られることになる。
The external electrodes 8 and 9 at both ends are electrically connected to the resistance electrode 7, one external electrode 8 is further electrically connected to the internal electrode 3, and the intermediate external electrode 10 is electrically connected to the internal electrode 1. As a result, the varistor element Z is formed at the laminated portion of the internal electrodes 1 and 3, and the resistive element R is formed by the resistive electrode 7 applied and baked on the laminated body 6. As shown in the equivalent circuit of FIG. A resistor built-in surge absorber 11 having a varistor element Z and a resistance element R in one chip-shaped laminated body 6
Is obtained.

【0014】次に、図7で示す第2の実施例は、抵抗電
極の形状により部品に方向性を持たせたものであり、第
1の実施例と同一部分については同一符号を用いて説明
する。
Next, in the second embodiment shown in FIG. 7, parts are given directionality by the shape of the resistance electrode, and the same parts as those in the first embodiment will be described using the same reference numerals. I do.

【0015】第1の実施例と同様の手段により焼成した
積層体6に、カーボン抵抗やサーメット抵抗等の材料か
らなる抵抗電極7aを積層体6の両端部に達するように
塗布して焼成する。この抵抗電極7aは、一方端部側で
は幅が狭く、他方端部側では幅が広くなるようテーパ状
に形成されている。
A resistance electrode 7a made of a material such as carbon resistance or cermet resistance is applied to the laminated body 6 fired by the same means as in the first embodiment so as to reach both ends of the laminated body 6 and fired. The resistance electrode 7a is formed in a tapered shape so that the width is narrow at one end and wide at the other end.

【0016】もちろん、この抵抗電極7aを形成するの
は、外部電極8,9,10を形成する前でも後でもよ
い。このようにして、図6で示す等価回路のサージアブ
ソーバ11aが得られる。
Of course, the formation of the resistance electrode 7a may be performed before or after the formation of the external electrodes 8, 9, 10. Thus, the surge absorber 11a having the equivalent circuit shown in FIG. 6 is obtained.

【0017】このサージアブソーバ11aは、抵抗電極
7aの外部電極8と連なっている部分の幅が他方外部電
極9側の抵抗電極の幅に比べて広がるテーパー状となっ
ているので、部品に方向性を持たせることができ、一目
で、バリスタ素子Z及び抵抗素子Rの両方に接続してい
る外部電極8と抵抗素子Rのみに接続している外部電極
9とを区別することができ、プリント基板への装着に際
し、部品の装着方向を誤るといったミスをなくすことが
できる。
The surge absorber 11a has a tapered shape in which the width of the portion of the resistance electrode 7a connected to the external electrode 8 is wider than the width of the resistance electrode on the other external electrode 9 side. And the external electrode 8 connected to both the varistor element Z and the resistance element R and the external electrode 9 connected only to the resistance element R can be distinguished at a glance. It is possible to eliminate mistakes such as erroneous mounting directions of components when mounting the components.

【0018】なお、この第2の実施例における抵抗電極
7aの形状は、上記したテーパー状のものに限られず、
抵抗電極の一方の外部電極8側における形状と他方の外
部電極9側における形状とが非対称であればよく、要す
るにサージアブソーバ部品に方向性を与えることがきれ
ばよい。
The shape of the resistance electrode 7a in the second embodiment is not limited to the tapered one described above.
The shape on the one external electrode 8 side and the shape on the other external electrode 9 side of the resistance electrode need only be asymmetric, and in other words, it is only necessary to provide directionality to the surge absorber component.

【0019】次に、図8乃至図11に示す第3の実施例
は、抵抗素子をチップ状積層体の内部に組込んで一体焼
成することによって形成するようにしたものであり、先
に述べた第1の実施例と同一部分については同一符号を
用いて説明する。
Next, in a third embodiment shown in FIGS. 8 to 11, the resistance element is formed by assembling it inside the chip-shaped laminated body and integrally firing it. The same parts as those in the first embodiment will be described using the same reference numerals.

【0020】図8のように、表面にニクロム等の抵抗電
極7を両端部に達するように塗布形成したバリスタグリ
ーンシート12と中間用バリスタグリーンシート13が
第1の実施例に付加され、各シートを図7の配置と組合
せ状態で上下に重ね合わせて積層し、これを圧着焼成す
ることにより、図9と図10に示すチップ状の積層体6
bを形成する。
As shown in FIG. 8, a varistor green sheet 12 and an intermediate varistor green sheet 13 having a resistance electrode 7 made of nichrome or the like applied on both surfaces to reach both ends are added to the first embodiment. Are stacked in a state of being combined with the arrangement shown in FIG. 7 and laminated by pressing and firing, so that the chip-shaped laminate 6 shown in FIGS.
b is formed.

【0021】上記積層体6bに対して図11で示すよう
に、両端部及び中間部の外面に外部電極8,9,10を
形成すれば、両端の外部電極8,9が抵抗電極7と導通
し、一方の外部電極8が内部電極3と導通し、更に中間
の外部電極10が内部電極1と導通する。
As shown in FIG. 11, external electrodes 8, 9 and 10 are formed on the outer surfaces of both ends and an intermediate portion of the laminated body 6b. Then, one external electrode 8 is electrically connected to the internal electrode 3, and further, the intermediate external electrode 10 is electrically connected to the internal electrode 1.

【0022】これによって、チップ状積層体6bの内部
にバリスタ素子Zと抵抗素子Rを内蔵した図6で示す等
価回路のサージアブソーバ11bが得られることにな
る。
As a result, a surge absorber 11b having an equivalent circuit shown in FIG. 6 in which the varistor element Z and the resistance element R are built in the chip-shaped laminated body 6b is obtained.

【0023】図12は上記したサージアブソーバ11b
をプリント基板上に実装した状態の例を示し、一端側の
外部端子8を信号パターン14と、また他端側の外部端
子9をIC15のピン16と接続すると共に、中間の外
部電極10をアースパターン17と接続し、IC15に
対する電圧サージをバリスタ素子Zで抑制し、電流サー
ジを抵抗素子Rで抑制する。
FIG. 12 shows the above-described surge absorber 11b.
Is mounted on a printed circuit board. The external terminal 8 on one end is connected to the signal pattern 14, the external terminal 9 on the other end is connected to the pin 16 of the IC 15, and the intermediate external electrode 10 is grounded. Connected to the pattern 17, the voltage surge on the IC 15 is suppressed by the varistor element Z, and the current surge is suppressed by the resistance element R.

【0024】上記のように、サージアブソーバ11b
は、三端子構造であるので、図12のように、IC15
のピン16の付根に連続して実装が可能になり、スペー
ス的に有利となる。
As described above, the surge absorber 11b
Has a three-terminal structure, and as shown in FIG.
The mounting can be performed continuously at the root of the pin 16, which is advantageous in terms of space.

【0025】なお、第1乃至第3の実施例におけるサー
ジアブソーバ11,11a,11bは積層構造を用いた
ため、バリスタ素子Z及び抵抗素子Rの特性は、内部電
極のパターン面積、積層数、シート厚みおよび抵抗電極
のパターン面積をコントロールすることにより独立して
調整することができる。
Since the surge absorbers 11, 11a and 11b in the first to third embodiments use a laminated structure, the characteristics of the varistor element Z and the resistance element R are determined by the pattern area of the internal electrodes, the number of layers, and the sheet thickness. By controlling the pattern area of the resistive electrode, the adjustment can be made independently.

【0026】[0026]

【効果】以上のように、この考案によると、一つのチッ
プ状積層体内にバリスタ素子と抵抗素子を構成すること
ができ、プリント基板に対する実装時の省スペース化と
取付けコストの低減を図ることができる。
As described above, according to the present invention, a varistor element and a resistance element can be formed in one chip-shaped laminate, and space saving and mounting cost can be reduced when mounted on a printed circuit board. it can.

【0027】また、三端子の積層構造を用いたので、バ
リスタ素子と抵抗素子の特性を、内部電極と抵抗電極の
パターン面積、内部電極の積層数およびシート厚みによ
って個々にコントロールすることができる。
Since the three-terminal laminated structure is used, the characteristics of the varistor element and the resistive element can be individually controlled by the pattern area of the internal electrode and the resistive electrode, the number of laminated internal electrodes, and the sheet thickness.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この考案に係るサージアブソーバのバリスタ素
子を形成する部分の分解斜視図である。
FIG. 1 is an exploded perspective view of a portion forming a varistor element of a surge absorber according to the present invention.

【図2】この考案に係るサージアブソーバのバリスタ素
子を圧着焼成した積層体の斜視図である。
FIG. 2 is a perspective view of a laminate obtained by pressure-bonding and firing the varistor element of the surge absorber according to the present invention.

【図3】この考案に係るサージアブソーバのバリスタ素
子を圧着焼成した積層体の縦断面図である。
FIG. 3 is a longitudinal sectional view of a laminate obtained by pressure-bonding and firing a varistor element of a surge absorber according to the present invention.

【図4】積層体に抵抗電極を設けた斜視図である。FIG. 4 is a perspective view in which a resistive electrode is provided on a laminate.

【図5】積層体に外部電極を設けたサージアブソーバの
斜視図である。
FIG. 5 is a perspective view of a surge absorber in which external electrodes are provided on a laminate.

【図6】積層体に外部電極を設けたサージアブソーバの
等価回路図である。
FIG. 6 is an equivalent circuit diagram of a surge absorber in which external electrodes are provided on a laminate.

【図7】この考案に係るサージアブソーバの第2の実施
例を示す斜視図である。
FIG. 7 is a perspective view showing a second embodiment of the surge absorber according to the present invention.

【図8】この考案に係るサージアブソーバの第3の実施
例を示す分解斜視図である。
FIG. 8 is an exploded perspective view showing a third embodiment of the surge absorber according to the present invention.

【図9】この考案に係るサージアブソーバの第3の実施
例の圧着焼成状態を示す斜視図である。
FIG. 9 is a perspective view of a third embodiment of the surge absorber according to the present invention, showing a press-fired state of the surge absorber.

【図10】この考案に係るサージアブソーバの第3の実
施例の縦断面図である。
FIG. 10 is a longitudinal sectional view of a third embodiment of the surge absorber according to the present invention.

【図11】この考案に係るサージアブソーバの第3の実
施例における外部電極を設けた斜視図である。
FIG. 11 is a perspective view of a surge absorber according to a third embodiment of the present invention, in which external electrodes are provided.

【図12】サージアブソーバの実装状態を示す平面図で
ある。
FIG. 12 is a plan view showing a mounted state of a surge absorber.

【図13】従来のサージ保護を行なう回路図である。FIG. 13 is a circuit diagram for performing conventional surge protection.

【符号の説明】[Explanation of symbols]

1,3 内部電極 2,4,5 バリスタグリーンシート 6,6b 積層体 7,7a 抵抗電極 8,9,10 外部電極 11,11a,11b サージアブソーバ 12,13 バリスタグリーンシート 1,3 Internal electrode 2,4,5 Varistor green sheet 6,6b Laminated body 7,7a Resistive electrode 8,9,10 External electrode 11,11a, 11b Surge absorber 12,13 Varistor green sheet

Claims (2)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 両側縁に達する内部電極を設けたバリス
タグリーンシートと、一方の端部に達する内部電極を設
けたバリスタグリーンシートを数と組合せを選択して積
層し、これを圧着焼成して積層体を形成し、この積層体
の外面において、一方端部には前記一方の端部に達する
内部電極と接続した外部電極を、他方端部には内部電極
と接続しない外部電極を、中間部には前記両側縁に達
る内部電極と接続した外部電極を夫々設け、前記積層体
の両端外部電極間に抵抗電極を設けた抵抗内蔵サージア
ブソーバ。
1. A varistor green sheet provided with internal electrodes reaching both side edges and a varistor green sheet provided with internal electrodes reaching one end are selected and laminated in a selected number and in combination, and are baked under pressure. Forming a laminate , at one end of the outer surface of the laminate reaches said one end
An external electrode connected to the internal electrode and an internal electrode at the other end
The external electrode not connected, an intermediate portion provided people each external electrode connected to the internal electrode Ru reach to <br/> the opposite side edges, built-in resistors surge having a resistive electrode across the external electrodes of the laminate Absorber.
【請求項2】 抵抗電極の一方の外部電極側における形
状と他方の外部電極側における形状とが非対称である請
求項1記載の抵抗内蔵サージアブソーバ。
2. The surge absorber with a built-in resistor according to claim 1, wherein the shape of the resistance electrode on one external electrode side and the shape on the other external electrode side are asymmetric.
JP1991064091U 1991-07-18 1991-07-18 Surge absorber with built-in resistor Expired - Lifetime JP2573665Y2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1991064091U JP2573665Y2 (en) 1991-07-18 1991-07-18 Surge absorber with built-in resistor
US07/913,956 US5386335A (en) 1991-07-18 1992-07-17 Surge absorber

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991064091U JP2573665Y2 (en) 1991-07-18 1991-07-18 Surge absorber with built-in resistor

Publications (2)

Publication Number Publication Date
JPH058906U JPH058906U (en) 1993-02-05
JP2573665Y2 true JP2573665Y2 (en) 1998-06-04

Family

ID=13248062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991064091U Expired - Lifetime JP2573665Y2 (en) 1991-07-18 1991-07-18 Surge absorber with built-in resistor

Country Status (1)

Country Link
JP (1) JP2573665Y2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924031B1 (en) * 2007-08-27 2009-10-27 주식회사 아모텍 Surge absorber and method of manufacturing the surge absorber

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5232913Y2 (en) * 1972-12-28 1977-07-27
ATE145512T1 (en) * 1987-09-30 1996-12-15 Raychem Corp ELECTRICAL ARRANGEMENT CONTAINING CONDUCTIVE POLYMERS
JPH01152704A (en) * 1987-12-10 1989-06-15 Murata Mfg Co Ltd Composite electronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924031B1 (en) * 2007-08-27 2009-10-27 주식회사 아모텍 Surge absorber and method of manufacturing the surge absorber

Also Published As

Publication number Publication date
JPH058906U (en) 1993-02-05

Similar Documents

Publication Publication Date Title
US7495884B2 (en) Multilayer capacitor
US5889445A (en) Multilayer ceramic RC device
US5034709A (en) Composite electronic component
US7099131B2 (en) Surge absorber and surge absorber array
JP2573665Y2 (en) Surge absorber with built-in resistor
JPH10261547A (en) Structure of surface-mount-type compound element and its manufacturing method
JPH09205004A (en) Chip resistor and its manufacturing method
JP4993800B2 (en) Electronic components
JP2550846Y2 (en) surge absorber
KR100206621B1 (en) Chip type thick film capacitor and method of making the same
JPH087622Y2 (en) Feedthrough multilayer capacitor
JPS6233281Y2 (en)
JPH0720942Y2 (en) Composite ceramic multilayer substrate including resistive element
JPH05152111A (en) Chip-shaped composite component
JPH0523504U (en) Surge absorber with built-in resistor
JPH06333781A (en) Cr composite component
JP4761792B2 (en) Low resistance chip resistor and manufacturing method thereof
JPH0134321Y2 (en)
JPS6345811Y2 (en)
JPS6223224Y2 (en)
JPH0723924Y2 (en) Multiple chip resistors
JPH0729611Y2 (en) Laminated transformer
JPS6345812Y2 (en)
JPH0547598A (en) Cr array
JPH0142333Y2 (en)