JP2573092B2 - 高周波半導体装置 - Google Patents

高周波半導体装置

Info

Publication number
JP2573092B2
JP2573092B2 JP2262494A JP26249490A JP2573092B2 JP 2573092 B2 JP2573092 B2 JP 2573092B2 JP 2262494 A JP2262494 A JP 2262494A JP 26249490 A JP26249490 A JP 26249490A JP 2573092 B2 JP2573092 B2 JP 2573092B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
frequency semiconductor
semiconductor chip
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2262494A
Other languages
English (en)
Other versions
JPH04137753A (ja
Inventor
守 安藤
敏明 安曇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP2262494A priority Critical patent/JP2573092B2/ja
Publication of JPH04137753A publication Critical patent/JPH04137753A/ja
Application granted granted Critical
Publication of JP2573092B2 publication Critical patent/JP2573092B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は樹脂モールド型の高周波半導体装置に関す
る。
（ロ）従来の技術 GaAsショットキーバリアダイオード、GaAs・MESFET・
HEMT等のマイクロ波高周波半導体装置では、扱う信号が
高周波であるために誘電率が小さいセラミックパッケー
ジを用いている（例えば、特開昭62−249460号公報）。
第３図に従来のセラミックパッケージ型の半導体装置
を示す。第３図において、（１）は絶縁基板であるセラ
ミック基板、（２）はマイクロ波素子を形成したGaAs半
導体チップ、（３）は外部接続リード、（４）は金線、
（５）は蓋体である。
セラミック基板（１）の表面および裏面には図示せぬ
メタライズが形成され、これらは同じくメタライズによ
って電気的に接続される。外部リード（３）は裏面のメ
タライズに銀ローで接続されている。そしてセラミック
基板（１）表面のメタライズ上にはGaAs半導体チップ
（２）が半田（６）で固定され、金線（４）により各メ
タライズとGaAs半導体チップ（２）間を接続し、蓋体
（５）を半田付けすることにより全体を気密封止する。
（ハ）発明が解決しようとする課題 しかしながら、上記セラミックパッケージはコスト高
であり量産化に向かないという大きな問題点を有する。
そのため量産化に適した樹脂モールドタイプのものを検
討するに致ったが、一般的なエポキシ系樹脂は誘電率が
高く（εｒ＝4.1）、素子の高周波特性を損う欠点があ
った。尚、上記セラミックパッケージは気密封止である
ので、空気中の誘電率（εr 1.0）で済む。
残念ながら今だ低誘電率と樹脂封止に必要な特性の両
方を兼備えた樹脂は存在せず、誘電率が比較的小さいと
称されるシリンコンレジンですらεｒ＝3.5とまだ高
い。
（ニ）課題を解決するための手段 本発明は上記従来の欠点に鑑み成されたもので、先ず
GaAs半導体チップ（11）の周囲を低誘電率のポリイミド
系樹脂から成る第１の樹脂（17）でポッティングし、次
いで誘電率が高くてもモールド成形可能な第２の樹脂
（18）で主要部をモールドすることにより高周波特性に
優れた高周波半導体装置を提供するものである。
（ホ）作 用 本発明によれば、GaAs半導体チップ（11）の周囲を低
誘電率の第１の樹脂（17）で覆うので、各電極間、特に
ゲートとドレイン間の浮遊容量を低減できる。従ってモ
ールドタイプのものでも、高周波特性を大幅に損うこと
なく製造できる。
（ヘ）実施例 以下に本発明の一実施例を図面を参照しながら詳細に
説明する。
第１図と第２図は本発明による樹脂モールド型の半導
体装置を示す平面図と断面図である。同図において、
（11）は表面にGaAsショットキーバリアダイオードやGa
AsMESFET等のマイクロ波素子を形成したGaAs半導体チッ
プ、（12）はGaAs半導体チップ（11）を固着するリード
フレームのアイランド、（13）はアイランド（12）に連
続して延在するソース用の外部接続リード、（14）と
（15）はアイランド（12）に先端を近接する如く延在す
るゲート用の外部接続リードとドレイン用の外部接続リ
ード、（16）は金線、（17）はGaAs半導体チップ（11）
の周囲を覆う第１の樹脂、そして（18）は主要部を封止
し装置の外形を形成する第２の樹脂である。
前記リードフレームは板厚0.1mmの銅系素材から成る
板状材料を打ち抜き加工したもので、表面にはAgメッキ
を施してある。GaAs半導体チップ（11）はこのようなリ
ードフレームのアイランド（12）上に導電製接着剤（1
9）にて固定する。GaAs半導体チップ（11）の表面には
ホトリソグラフィー技術によってゲート・ソースおよび
ドレインに対応する電極パッド（図示せず）を形成し該
電極パッドと外部接続リード（13）（14）（15）とを金
線（16）でワイヤボンドすることにより電気接続する。
そして、金線（16）をも包み込むようにしてアイラン
ド（12）上のGaAs半導体チップ（11）を第１の樹脂（1
7）でポッティングし、これを硬化させた後トランスフ
ァーモールにより第２の樹脂（18）でモールドする。第
２の樹脂（18）から導出した外部接続リード（13）（1
4）（15）は表面実装用にリードフォーミングする。
上記第１の樹脂（17）としては、CRC−6066又はSIM−
2010（住友ベークライト（株）：商品名）等の半導体コ
ード用ポリイミド樹脂から成り、その誘電率は前者でε
ｒ＝2.5、後者でεｒ＝2.8を示す。高粘性（1000〜5000
cp）の液状素材であり、ポッティング後80〜350℃数十
分の熱処理で硬化する。在来型のポッティング用ポリイ
ミド樹脂、例えばCRC−6060（住友ベークライト
（株）：商品名）ではεｒ＝3.5以上を有する。
上記第２の樹脂（18）としては、トランスファーモー
ルドが可能な熱硬化性エポキシ樹脂（εｒ＝4.1）を用
いるか、又は誘電率がやや小さいKMC−８、KMC−13（信
越シリコーン（株）：商品名、εｒ＝3.5）等のシリコ
ーンレジンモールディングコンパウンドを利用する。
以上の説明した本発明の半導体装置によれば、低誘電
率の第１の樹脂（17）がGaAs半導体チップ（11）を完全
に覆うので、各電極間の浮遊容量が第１の樹脂（17）の
誘電率に依存することになる。この値が在来のモールド
樹脂より小さいので、特にゲート・ドレイン間容量Cgd
を低減しGaAsMESFETの高周波特性（Ga:付随利得）の損
失を最小限に抑えることができる。
また、ポッティングではゲート用外部接続リード（1
4）とドレイン用外部接続リード（15）に接続される金
線（16）が夫々第１の樹脂（17）よりはみ出すので、第
２の樹脂（18）として少しでも誘電率の小さいシリコン
レジンを用いることにより、前記高周波特性の損失を最
小にできる。
（ト）発明の効果 以上説明した通り、本発明は低誘電率の第１の樹脂
（17）を利用した２重封止構造とすることにより、GaAs
半導体チップ（11）の性能の損失を最小限に抑えられる
という利点を有する。また、樹脂モールドタイプとして
十分実用に耐え得るので、コストを低減し、安価な高周
波半導体装置を提供できる利点をも有する。
【図面の簡単な説明】
第１図と第２図は各々本発明を説明するための平面図と
断面図、第３図は従来例を説明するための断面図であ
る。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】高周波半導体チップを固定するアイランド
    と、該アイランドに先端を近接する如く延在する外部接
    続リードと、少なくとも前記半導体チップの周囲を覆う
    ポリイミド系樹脂からなる第１の樹脂と、前記第１の樹
    脂と前記外部接続リードの主要部を封止しトランスファ
    モールドにより装置の外形を形成する第２の樹脂とを具
    備し、前記第１の樹脂の誘電率が前記第２の樹脂を誘電
    率より小さいことを特徴とする高周波半導体装置。
  2. 【請求項２】前記高周波半導体チップはGaAs素子である
    ことを特徴とする請求項第１項記載の高周波半導体装
    置。
  3. 【請求項３】前記第２の樹脂はシリコンレジンであるこ
    とを特徴とする請求項第１項記載の高周波半導体装置。
JP2262494A 1990-09-28 1990-09-28 高周波半導体装置 Expired - Fee Related JP2573092B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2262494A JP2573092B2 (ja) 1990-09-28 1990-09-28 高周波半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2262494A JP2573092B2 (ja) 1990-09-28 1990-09-28 高周波半導体装置

Publications (2)

Publication Number Publication Date
JPH04137753A JPH04137753A (ja) 1992-05-12
JP2573092B2 true JP2573092B2 (ja) 1997-01-16

Family

ID=17376578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2262494A Expired - Fee Related JP2573092B2 (ja) 1990-09-28 1990-09-28 高周波半導体装置

Country Status (1)

Country Link
JP (1) JP2573092B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015423A1 (fr) * 2000-08-17 2002-02-21 Hitachi, Ltd. Module d'emetteur et de recepteur
US10068825B2 (en) 2014-04-28 2018-09-04 Mitsubishi Electric Corporation Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61237455A (ja) * 1985-04-15 1986-10-22 Sony Corp モ−ルド電気部品
JPS6411354A (en) * 1987-07-03 1989-01-13 Fuji Xerox Co Ltd Sealing structure of electronic circuit

Also Published As

Publication number Publication date
JPH04137753A (ja) 1992-05-12

Similar Documents

Publication Publication Date Title
US6002165A (en) Multilayered lead frame for semiconductor packages
US7605451B2 (en) RF power transistor having an encapsulated chip package
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
JP3061954B2 (ja) 半導体装置
US6744124B1 (en) Semiconductor die package including cup-shaped leadframe
US6756658B1 (en) Making two lead surface mounting high power microleadframe semiconductor packages
US5109270A (en) High frequency semiconductor device
US20180122729A1 (en) High power and high frequency plastic pre-molded cavity package
JP2573092B2 (ja) 高周波半導体装置
JP4822038B2 (ja) ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム
JP3500015B2 (ja) 半導体装置及びその製造方法
JP2991168B2 (ja) 半導体装置およびその製造方法
US20100140627A1 (en) Package for Semiconductor Devices
JPH04249353A (ja) 樹脂封止型半導体装置
JP3203228B2 (ja) 半導体装置とその製造方法
KR970007178B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
JP2001144229A (ja) 樹脂封止型半導体装置
JP3141020B2 (ja) 半導体装置の製造方法及び半導体装置
JPS639664B2 (ja)
KR102228938B1 (ko) 커플드 반도체 패키지
US11502011B2 (en) Semiconductor module and semiconductor device container
JPH0574831A (ja) 半導体装置
US9040356B2 (en) Semiconductor including cup-shaped leadframe packaging techniques
JPS6158248A (ja) 薄型半導体装置
JPH05259336A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees