JP2569633Y2 - コンパレータの誤動作防止回路 - Google Patents

Description

【考案の詳細な説明】 〔概要〕 本考案は、第１の入力端子に容量性素子が接続され、
第２の入力端子に抵抗を介して基準電圧が与えられるコ
ンパレータにおける、出力端子から入力端子へ回込むリ
ップルによる誤動作を防止できるものであり、前記第１
の端子と容量性素子との間に抵抗を介在させることで、
前記第１の入力端子に回込んだリップルが容量性素子に
吸収されることを阻止してリップルによる誤動作を防止
する。

〔産業上の利用分野〕

本考案はコンパレータの誤動作防止回路に関する。

〔従来の技術〕

入力された信号レベルと基準電圧とを比較して、その
比較結果に基づいて“H"または“L"レベルの信号を出力
するコンパレータがある。

第６図はコンパレータの使用形態を示す回路図であ
る。コンパレータ１の非反転入力端子T2には抵抗R1とコ
ンデンサC1とからなるRC型ローパスフィルタ２が接続さ
れる。また、コンパレータ１の反転入力端子T3には抵抗
Ra,Rbによって電圧Vccを分圧した分圧電圧が基準電圧と
して与えられる。

端子T1に与えられる入力信号はRC型ローパスフィルタ
２によって高調波ノイズが除去された後、コンパレータ
１の端子T2に与えられ、端子T3に与えられている基準電
圧と比較される。そして、端子T2の信号の方が基準電圧
に対して大きければ出力端子T4に“H"レベルの信号が出
力され、また端子T2の信号の方が基準電圧に対して小さ
ければ出力端子T4に“L"レベルの信号が出力される。

〔考案が解決しようとする課題〕

コンパレータ１は一般にICが用いられることが多い
が、ICにおいては各端子T2,T3,T4は近接しており、その
IC内部のパターンは擬似的に容量成分で結合されてい
る。

コンパレータ１の出力端子T4の出力信号は電圧Vcc〜0
V間で急激に変化するため、出力端子T4の信号の変化が
擬似的な容量成分を介して入力端子T2,T3にリップルと
して印加され、誤動作を起こす事がある。

この現象を第７図、第８図を用いて説明する。第７図
は第６図の等価回路を示し、第８図はその各部タイムチ
ャートを示す。

第７図において である。

入力端子T1に印加される入力電圧が第８図（１）の実
線のように変化すると、入力端子T2の電圧はRC型ローパ
スフィルタ２によって遅延されて第８図（１）の破線の
ように変化する。時刻t30において入力端子T2の電圧が
基準電圧Vxを下回るとコンパレータ１の出力T4は第８図
（３）のように立ち下がる。これは、コンパレータ１内
の図示せぬ出力トランジスタ（通常はオープンコレクタ
型）がオンするためであるが、このオンにより抵抗Rcを
介して出力トランジスタに電流が流れ、その結果入力端
子T2、T3にリップルが重畳される。

入力端子T2に印加されるリップルは第８図（１）に示
すようにRC型ローパスフィルタ２のコンデンサC1によっ
てアースに導かれて消滅するが、端子T3に印加されたリ
ップルは抵抗Rinが介在しているため、第８図（２）に
示すようにそのリップルは端子T3に残留することにな
る。そのリップルの大きさは非常に小さい電圧値（例え
ば、７μＶ）であるが、コンパレータ１における反転動
作が行われるのに充分な電圧（例えば、２μＶ）以上で
あるため、T2、T3の作動増幅の結果、第８図（３）に示
すように入力端子T2と入力端子T3との信号レベルの大小
が反転し、出力端子T4にチャタリングが生じることにな
る。

以上はローパスフィルタが一方の端子に接続される場
合について説明したが、ローパスフィルタの代りにハイ
パスフィルタとしても同じ問題が生じる。要するに、両
方の入力端子に接続される抵抗値が等しくなければ、コ
ンパレータの出力変化により擬似的に容量成分で結合さ
れた入力端子に印加されるリップルのレベルが各入力端
子で異なることになるためこのような問題が生じる。

本考案はこのような問題を解決するものである。

〔課題を解決するための手段〕

上記課題を解決するために本考案は、２つの入力端子
を備えており、第１の入力端子には入力ラインを介して
入力信号が与えられると共に該入力ラインと直列または
並列に容量性素子が接続され、第２の入力端子には基準
電圧が与えられるコンパレータの誤動作防止回路であっ
て、 前記第２の入力端子と前記基準電圧との間に第１の抵
抗を介在し、 前記第１の入力端子と前記容量素子との間に前記第１
の抵抗の抵抗値と抵抗値がほぼ等しい第２の抵抗を介在
してなることを特徴とするものである。

〔作用〕

第１図は本考案の原理を示す回路図であり、第２図は
その各部タイムチャートである。尚、第１図において第
７図と同等の部分には同一符号を付す。

第１図の回路において第７図と異なるのは容量性素子
であるコンデンサC1を含んだRC型ローパスフィルタ２と
コンパレータ１の端子T2との間に抵抗Rdが介在する点で
ある。

入力端子T1に印加される入力電圧が第２図（１）の実
線のように減少していくと、それに伴って入力端子T2の
電圧はRC型ローパスフィルタ２によって遅延されつつ減
少していく。時刻t1において入力端子T2の電圧は基準電
圧Vx以下になるため、出力端子T4の電圧は第２図（３）
に示すように立ち下がる。このとき出力端子T4の電圧変
動が入力端子T2,T3に回り込むが、コンパレータ１の出
力端子T4から２つの入力端子T2,T3に回込んだリップル
は第２図（１），（２）に示す如く第１の抵抗である抵
抗Rin及び第２の抵抗Rdにより残留される。該リップル
のレベルはほぼ同等であるため、２つの入力端子T2,T3
の電圧差はほとんどなくなり、前述の反転動作が可能な
電圧以下となるのでコンパレータ１の反転動作は行われ
なく、従って出力信号を発生するチャタリングは防止さ
れる。

尚、抵抗Rd及び、Rinの値は等しいことが望ましい。

〔考案の実施例〕

以下、図面を用いて本考案の実施例を説明する。

第３図は本考案の実施例を示す回路図であり、音響機
器等における信号の平滑化およびピークホールドを行う
回路である。本実施例ではコンパレータを積分回路に使
用している。

第３図において、積分回路30はコンパレータ10,抵抗R
12〜R17及びコンデンサC11,C12によって構成されてお
り、またピークホールド回路40はコンパレータ20,抵抗R
21〜R24及び、コンデンサC20によって構成されている。

積分回路30の出力信号は入力信号の平均レベルを示
し、例えば再生信号のレベル表示等に用いられ、またピ
ークホールド回路40の出力信号は入力信号のピーク値を
示し、録音レベルの自動調整等に用いられる。

尚、信号入力端子T10はコンデンサC10を介して端子T1
1と交流的に接続されると共に、抵抗R10によってプルア
ップされている。従って、信号入力端子T10に与えられ
る信号は、端子T11において電源Vccを中心にして変化す
る。尚、コンパレータ10,20の出力端子T14,T23はオープ
ンコレクタ型に構成されている。

積分回路30において、入力端子T11は過大入力保護用
の抵抗R13を介してコンパレータ10の非反転入力端子T12
に接続されている。またコンパレータ10の反転入力端子
T13は抵抗R14,接続点11,R12を介して電源Vccに接続され
ている。一方、コンパレータ10の出力端子T14は抵抗R1
6,接続点12,コンデンサC12を介して電源Vccに接続され
ている。

更に、接続点11と接続点12との間には抵抗R15,コンデ
ンサC11がそれぞれ並列に接続されている。そして、接
続点12は抵抗R17を介して出力端子T15に接続される。

一方、ピークホールド回路40において、端子T11から
抵抗R13を介して入力される信号はコンパレータ20の非
反転入力端子T21に入力される。また、コンパレータ20
の出力端子T23は抵抗R21,接続点24,コンデンサC20を介
して電源Vccに接続されている。尚、コンデンサC20に対
して並列に放電用の抵抗R23が接続される。更に、接続
点24は抵抗R22を介して出力端子T25へ接続されると共
に、コンパレータ20の反転入力端子T22へ接続されてい
る。尚、抵抗R24は過電流保護抵抗である。

次に各回路の動作について説明する。まず積分回路30
について説明すると、端子T11から抵抗R13を介してコン
パレータ10の非反転入力端子T12へ与えられる電圧が増
加すると、それに伴って出力端子T14及び接続点12の電
圧が増加する。接続点12の電圧は抵抗R15及びコンデン
サC11によって平滑化された後、反転入力端子T13に帰還
され、非反転入力端子T12と反転入力端子T13の電圧が同
じになると出力端子T14の電圧の増加が停止する。従っ
て、接続点12には抵抗R15とコンデンサC11とによって端
子T12に与えられる信号を平滑化した信号が現れ、その
信号が抵抗R17を介して端子T15に出力される。

一方、ピークホールド回路40は端子T11から抵抗R13を
介して非反転入力端子T21に与えられる信号が減少する
と、コンパレータ20の出力端子T23及び接続点24の電圧
が低下していく。接続点24の電圧はコンパレータ20の反
転入力端子T22に帰還されているため、接続点24の電圧
が非反転入力端子T21に与えられた信号と同じ電位にな
る。その間、コンデンサC20が接続された接続点24の電
圧は出力端子T23がオン状態になることにより、抵抗R21
を介して電荷が流れて充電され徐々に低下していく。そ
して非反転入力端子T21に与えられる信号が増加して非
反転入力端子T21が反転入力端子T22の電圧を上回ったと
き、コンパレータ20の出力端子T23はフローティング状
態になり、コンデンサC20に充電された電圧は抵抗R23を
介して徐々に放電していき、それに伴って接続点24の電
圧は徐々に増加していき、抵抗R23とコンデンサC20の時
定数を大きくすると接続点24の電位は略保持される。そ
の後、非反転入力端子T21の電圧がその保持された電圧
以下になると再びコンパレータ20の出力端子T23及び接
続点24の電圧が低下する。このようにして非反転入力端
子T21に与えられる電圧の最低値が接続点24に現れ、抵
抗R22を介して出力端子T25へ与えられる。

次に抵抗R14の働きについて第４図，第５図を用いて
説明する。第４図は抵抗R14がない場合の各部のタイム
チャートであり、第５図は抵抗R14がある場合の各部の
タイムチャートである。尚、第５図において、非反転入
力端子T12と反転入力端子T13の電圧を示す図は説明の便
宜上信号の変化を強調している。

まず、抵抗R14がない場合を想定して第４図を用いて
各部の動作を説明をおこなう。

時刻t10において第４図（３）に示すように積分回路3
0におけるコンパレータ10の出力端子T14の電圧が低下す
ると、第４図（１），（２）に示すように前述の如く非
反転入力端子T12と反転入力端子T13とにリップルが生じ
て電圧が低下する。反転入力端子T13に発生したリップ
ルはコンデンサC11によって吸収されるため第４図
（２）に示すようにほぼ消滅するが、非反転入力端子T1
2に発生したリップルは第４図（１）に示すように吸収
されることなく残留する。従って、コンパレータ10の非
反転入力端子T12に残留したリップルにより、第４図
（３）に示す如く出力端子T14の電圧がさらに低下する
ため、非反転入力端子T12の電圧もさらに低下してい
く。そして、出力端子T14の電圧はさらに大きく低下し
て時刻t11には0Vになる。出力端子T14の電圧は0V以下に
低下することはないので時刻t11には第４図（３）に示
すように出力信号が変化しなくなって入力端子T12,T13
に回り込むリップルも第４図（１），（２）に示すよう
に徐々に消滅し、その後、時刻t12において出力端子T14
の電圧は徐々に増加していく。このように抵抗R14がな
いとコンパレータ10の誤動作により入力端子12の電圧が
異常に大きく低下してしまう。

すると、ピークホールド回路40におけるコンパレータ
20の非反転入力端子T21には第４図（１）に示すように
端子T11の低下よりもさらに下回る電圧が印加されるこ
とになり、その異常に低下した電圧が出力端子T25に保
持されることになる。このように入力端子T10に入力さ
れる入力信号が変化していないにもかかわらず、コンパ
レータ10の誤動作によりピークホールド回路40も誤動作
してしまう。

一方、抵抗R14がある場合を第５図を用いて説明する
と、時刻t20において第５図（３）に示すように積分回
路30におけるコンパレータ10の出力端子T14の電圧が低
下すると、第５図（１），（２）に示すように非反転入
力端子T12と反転入力端子T13とにリップルが生じて電圧
が低下する。この場合、反転入力端子T13に生じたリッ
プルは抵抗R14が介在するためコンデンサC11に吸収され
ずに残留し、また非反転入力端子T12に生じたリップル
もまた残留する。従って第５図（３）に示すようにコン
パレータ10の出力端子T14の電圧が更に低下することは
なく、時刻t21には出力端子T14の電圧の低下もなくな
る。また、出力端子T14の電圧の変動が小さいため非反
転入力端子T12,反転入力端子T13に回り込むリップル
は、抵抗R14がない場合よりも小さくなる。従って、コ
ンパレータ10の誤動作により生じる入力端子T12の異常
な電圧低下が発生することはなく、よってピークホール
ド回路40に対して前述のように異常に低下した電圧が保
持されることもなく、第５図（４）に示すように端子T1
1から与えられた信号と略等しい電圧がピークホールド
回路40に保持される。

このように本実施例によれば、反転入力端子T13に生
じたリップルを抵抗R14によりコンデンサC11に吸収させ
ないようにして残留させることで、非反転入力端子T12
に発生するリップルが異常に大きくなるという問題が発
生することがなく、従ってピークホールド回路40に異常
に低下した電圧が保持されることもない。

〔考案の効果〕

以上、詳細に説明したように本考案では、第２の抵抗
によってコンパレータの入力端子に生じるリップルを容
量性素子に吸収されないように構成したため、コンパレ
ータの２つの入力端子の両方にリップルが残留して互い
に打消し合い、コンパレータの出力信号や入力信号に異
常な電圧が発生することを抑制することができる。

【図面の簡単な説明】

第１図は本考案の原理を示す回路図、第２図はその各部
タイムチャート、第３図は本考案の実施例を示す回路
図、第４図は抵抗R14がない場合の各部のタイムチャー
ト、第５図は抵抗R14がある場合の各部のタイムチャー
ト、第６図はコンパレータの使用形態を示す回路図、第
７図は第６図の等価回路、第８図はその各部タイムチャ
ートである。 図中、1,10,20:コンパレータ、2:RC型ローパスフィル
タ、Rd:抵抗。

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】２つの入力端子を備えており、第１の入力
   端子には入力ラインを介して入力信号が与えられると共
   に該入力ラインと直列または並列に容量性素子が接続さ
   れ、第２の入力端子には基準電圧が与えられるコンパレ
   ータの誤動作防止回路であって、 前記第２の入力端子と前記基準電圧との間に第１の抵抗
   を介在し、 前記第１の入力端子と前記容量性素子との間に前記第１
   の抵抗の抵抗値と抵抗値がほぼ等しい第２の抵抗を介在
   してなることを特徴とするコンパレータの誤動作防止回
   路。