JP2569170B2 - Switch circuit - Google Patents
Switch circuitInfo
- Publication number
- JP2569170B2 JP2569170B2 JP1078247A JP7824789A JP2569170B2 JP 2569170 B2 JP2569170 B2 JP 2569170B2 JP 1078247 A JP1078247 A JP 1078247A JP 7824789 A JP7824789 A JP 7824789A JP 2569170 B2 JP2569170 B2 JP 2569170B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- mos transistor
- channel mos
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、Ｐチヤンネル導電型MOSを用いた半導体ス
イツチ回路に係り、特にＰチヤンネルMOSが高圧，大電
流出力を目的とするような半導体集積回路に好適な出力
回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor switch circuit using a P-channel conductivity type MOS, and more particularly to a semiconductor integrated circuit in which a P-channel MOS is intended for high voltage and large current output. The present invention relates to an output circuit suitable for a circuit.
自動車においては、近年そのワイヤリングハーネスの
重量を軽減させる目的から、および、スイツチの電子化
を進める一環として、リレーの半導体化が進められてい
る。負荷とスイツチの接続位置関係から、第３図（ａ）
に示すように、スイツチが電流供給（電流ソース）動作
を行うものと、電流引抜き（電流シンク）動作を行うも
のに大別できる。第３図の様に、電源供給端子を紙面の
上側に置き、接地端子を紙面の下側に置いた時、第３図
（ａ）は、スイッチ１が負荷３の上側に設置されている
ので、ハイサイドスイツチと呼ばれ、第３図（ｂ）は、
スイツチ１′が負荷３の下側に設置されているので、ロ
ーサイドスイツチと一般的に呼ばれている。第３図
（ａ）のハイサイドスイツチでは、負荷３の一端が、接
地電位に接続されるのに対し、第３図（ｂ）のローサイ
ドスイツチでは、直流電源２に一端が接続されている。
このため、第３図（ａ）のハイサイドスイツチが一般的
に使用される。2. Description of the Related Art In recent years, in automobiles, the use of relays as semiconductors has been promoted in order to reduce the weight of the wiring harness and as part of the progress of computerization of switches. Fig. 3 (a) shows the connection position of the load and the switch.
As shown in (1), the switch performs a current supply (current source) operation and a switch performs a current extraction (current sink) operation. As shown in FIG. 3, when the power supply terminal is placed on the upper side of the drawing and the ground terminal is placed on the lower side of the drawing, FIG. 3 (a) shows that the switch 1 is installed above the load 3, , Called a high side switch, FIG. 3 (b)
Since the switch 1 'is installed below the load 3, it is generally called a low-side switch. In the high-side switch of FIG. 3A, one end of the load 3 is connected to the ground potential, whereas in the low-side switch of FIG. 3B, one end is connected to the DC power supply 2.
For this reason, the high-side switch shown in FIG. 3A is generally used.
電子化スイツチの場合、このスイツチに流れる電流が
ある設定値以上となつた時、自動的にこのスイツチをオ
フさせるような過電流保護回路を内蔵させることが一般
的である。このような保護機能を持たせ得ることが、機
械的リレーを電子化する目的の一つともなっている。こ
の機能のためには、比較器によつて設定値とスイツチに
流れる電流を比較動作することが必要である。従来、比
較器は、接地電位を基準としたロジック用電源で動作し
ており、一方ハイサイドスイツチの電流検出出力は、ス
イツチの一端が、電源電圧VDDに接続されているので、
電源電圧VDDによつて変化するフローテイング出力であ
る。このため、ハイサイドスイツチの電流検出出力を接
地電位を基準とする電流検出出力に変換する必要があ
る。この変換が容易でないことから、従来、電位固定の
必要のない電流のみの比較で行うことが使用されてい
た。すなわち、スイツチに流れる電流をカレントミラー
回路によつて（１）式のミラー比の微小検出出力電流に
変換し、この電流と基準電流とを比較する方法である。In the case of an electronic switch, it is common to incorporate an overcurrent protection circuit that automatically turns off the switch when the current flowing through the switch exceeds a certain set value. Being able to have such a protection function is one of the objects of digitizing a mechanical relay. For this function, it is necessary to compare the set value with the current flowing through the switch by a comparator. Conventionally, the comparator operates with a logic power supply with respect to the ground potential, while the current detection output of the high-side switch has one end connected to the power supply voltage V DD ,
This is a floating output that changes according to the power supply voltage V DD . For this reason, it is necessary to convert the current detection output of the high side switch into a current detection output based on the ground potential. Since this conversion is not easy, it has been conventionally used to compare only currents that do not need to be fixed. That is, the current flowing through the switch is converted by a current mirror circuit into a minute detection output current having a mirror ratio of the formula (1), and this current is compared with a reference current.
SO；出力MOSのゲート面積 SD；電流検出用小型MOSトランジスタのゲート面積 この例として、PCIM′88国際会議（1988年12月東京に
て開催）予稿集インテリジエント編35ページ、第６図が
代表的である。これは、ソースまたはドレーンのどちら
か一方、およびゲートを共通接続した出力MOSトランジ
スタと同一構造の小型MOSトランジスタをカレントミラ
ー回路として使用するものである。 S O ; Gate area of output MOS S D ; Gate area of small MOS transistor for current detection As an example of this, PCIM'88 International Conference (held in Tokyo in December 1988) Is typical. In this method, a small-sized MOS transistor having the same structure as an output MOS transistor having one of a source and a drain and a gate commonly connected is used as a current mirror circuit.
第３図（ｂ）に示すローサイドスイツチの場合、モト
ローラ社技術資料AR160S“Lossless Current Sensing w
ith SenseFETs Enhances Motor Drive",1986年（PCIM'8
6 ４月のリプリント版）第１図に示されているように
カレントミラー用小型MOSトランジスタのソース端子
に、抵抗を接続することが行なわれている。これによつ
て検出出力電流を接地電位を基準とする電圧に変換する
ことができる。In the case of the low-side switch shown in FIG. 3 (b), the technical document AR160S “Lossless Current Sensing w
ith SenseFETs Enhances Motor Drive ", 1986 (PCIM'8
6 April Reprint Version) As shown in FIG. 1, a resistor is connected to the source terminal of a small-sized MOS transistor for a current mirror. Thus, the detected output current can be converted to a voltage with reference to the ground potential.
第３図（ａ）に示すハイサイドスイツチの電流検出を
カレントミラー回路を用いて行なう場合には、主たる適
用対象が自動車用であることから直流電源VDDが鉛蓄電
池であり、その出力電圧の変動が大きく普通乗用車を例
に採れば12±４（Ｖ）まで変動する。このような電圧変
動に拘わらず、式（１）のカレントミラー比及び基準電
流を一定に保つことは極めて困難であつた。When the current detection of the high-side switch shown in FIG. 3 (a) is performed by using a current mirror circuit, the DC power supply V DD is a lead-acid battery since the main application is for an automobile, and the output voltage of It fluctuates greatly and fluctuates up to 12 ± 4 (V) when taking a normal passenger car as an example. Despite such voltage fluctuations, it has been extremely difficult to keep the current mirror ratio and the reference current in equation (1) constant.
また、第３図（ｂ）に示すローサイドスイツチに採用
されている電流検出法即ちカレントミラー用MOSトラン
ジスタのソース端子に抵抗を接続する方法をハイサイド
スイツチに適用することが考えられるが、その場合には
検出電圧が電源電圧VDDに依つて変化するという不都合
があり、この検出電圧を使つて過電流保護を正確に行う
ことができないという問題点があつた。In addition, it is conceivable to apply the current detection method adopted for the low-side switch shown in FIG. 3B, that is, the method of connecting a resistor to the source terminal of the current mirror MOS transistor, to the high-side switch. Has the disadvantage that the detection voltage varies depending on the power supply voltage V DD, and there is a problem that overcurrent protection cannot be accurately performed using this detection voltage.
本発明の目的は、上述の問題点を解消した新規なスイ
ツチ回路を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a novel switch circuit which has solved the above-mentioned problems.
本発明の目的を具体的に言えば、電源電圧の変動に拘
わらずハイサイドに配置されたMOSトランジスタの電流
検出を正確に行ない得るようにしたスイツチ回路を提供
することにある。More specifically, an object of the present invention is to provide a switch circuit capable of accurately detecting the current of a MOS transistor arranged on the high side irrespective of a fluctuation in a power supply voltage.
かかる目的を達成する本発明スイッチ回路では、主Ｐ
チャンネルMOSトランジスタのソースが直流電源の陽極
に、ドレインが負荷を介して直流電源の陰極にそれぞれ
接続され、この主ＰチャンネルMOSトランジスタにより
負荷電流が制御される。そして、主ＰチャンネルMOSト
ランジスタよりも小容量である負荷電流バイパス用Ｐチ
ャンネルMOSトランジスタのドレインが主ＰチャンネルM
OSトランジスタのドレインに接続され、このバイパス用
ＰチャンネルMOSトランジスタのソースと直流電源の陽
極との間には抵抗が接続される。この抵抗により、主Ｐ
チャンネルMOSトランジスタに流れる電流を電圧として
検出する。このような抵抗からの検出電圧と、比較のた
めの一定電圧を、直流電源によって直流電源の電圧を基
準として動作する比較器に入力し、両者の比較に基づい
てロジック電圧を出力させる。ここで、比較のための一
定電圧は直流電源の電圧を基準とするものであり、基準
電圧生成手段により直流電源から生成される。このよう
にして比較器から出力されるロジック電圧に基づいて、
主ＰチャンネルMOSトランジスタ及びバイパス用Ｐチャ
ンネルMOSトランジスタのゲートをオン・オフ制御す
る。In the switch circuit of the present invention that achieves this object, the main P
The source of the channel MOS transistor is connected to the anode of the DC power supply, and the drain is connected to the cathode of the DC power supply via a load. The load current is controlled by the main P-channel MOS transistor. The drain of the load current bypass P-channel MOS transistor having a smaller capacity than the main P-channel MOS transistor is connected to the main P-channel M transistor.
A resistor is connected between the drain of the OS transistor and the source of the bypass P-channel MOS transistor and the anode of the DC power supply. With this resistance, the main P
The current flowing through the channel MOS transistor is detected as a voltage. The detection voltage from such a resistor and a constant voltage for comparison are input by a DC power supply to a comparator that operates based on the voltage of the DC power supply, and a logic voltage is output based on the comparison between the two. Here, the constant voltage for comparison is based on the voltage of the DC power supply, and is generated from the DC power supply by reference voltage generating means. Thus, based on the logic voltage output from the comparator,
The gates of the main P-channel MOS transistor and the bypass P-channel MOS transistor are turned on / off.
本発明スイツチ回路は、電流検出のために用いる抵
抗，基準電圧生成手段及び比較器のいずれもが電源電圧
を基準にして動作する構成となつているため、電源電圧
の変動に無関係にロジツク電圧が得られる。このロジツ
ク電圧を接地電位を基準とした検出電圧に変換して主Ｐ
チヤンネルMOSトランジスタの過電流保護のための信号
とするが、この信号が電源電圧の変動の影響を受けない
ため常に正確な過電流保護を行なうことができる。The switch circuit of the present invention has a configuration in which all of the resistor used for current detection, the reference voltage generating means, and the comparator operate based on the power supply voltage, so that the logic voltage is independent of the fluctuation of the power supply voltage. can get. This logic voltage is converted into a detection voltage with reference to the ground potential, and
The signal is used to protect the channel MOS transistor from overcurrent. However, since this signal is not affected by fluctuations in the power supply voltage, accurate overcurrent protection can always be performed.
以下、本発明を実施例として示した図面により詳細に
説明する。Hereinafter, the present invention will be described in detail with reference to the drawings showing examples.
第１図は本発明スイツチ回路の一実施例を示す回路図
である。図において、１はソースが直流電源２の陽極
に、ドレインが負荷３を介して直流電源２の陰極にそれ
ぞれ接続されたハイサイドスイツチとしての主Ｐチヤン
ネルMOSトランジスタ、４はソースが電流を電圧に変え
て検出する手段５としての抵抗51を介して主Ｐチヤンネ
ルMOSトランジスタ１のソースに、ドレインが主Ｐチヤ
ンネルMOSトランジスタ１のドレインにそれぞれ接続さ
れ、主チヤンネルMOSトランジスタ１より小電流容量を
有するバイパス用ＰチヤンネルMOSトランジスタで、両M
OSトランジスタ1,4によりカレントミラー回路を構成し
ている。６は直流電源２の両端に抵抗65を介して接続し
た基準電圧発生手段で、整流方向を逆にして直列接続さ
れたゼナーダイオード61とダイオード62に直列接続した
抵抗63,64を並列接続した構成となつている。７は入力
端の一方がバイパス用ＰチヤンネルMOSトランジスタ４
と抵抗51との接続点に接続され、他方が抵抗63と抵抗64
の接続点に接続され、直流電源２の電圧VDD（電源電
圧）を基準にして電源電圧で動作する比較器、８は直流
電源の両端に接続されたＰチヤンネルMOSトランジスタ8
1と抵抗82の直列接続構成からなる変換手段で、Ｐチヤ
ンネルMOSトランジスタ81のゲートは比較器７の出力端
子に、ソースは直流電源１の陽極に、ドレインは抵抗82
にそれぞれ接続されている。９は直列接続されて直流電
源２の両端に接続された抵抗91,92及びＮチヤンネルMOS
トランジスタ93と、ＰチヤンネルMOSトランジスタ81と
抵抗82との接続点に入力端子が接続されたインバータ94
と、入力端子の一方がインバータ94の出力端子に接続さ
れ、他方が制御信号入力端子Ｃに接続され、出力端子が
ＮチヤンネルMOSトランジスタ93のゲートに接続されたA
ND回路95とからなり、抵抗91と抵抗92との接続点が主Ｐ
チヤンネルMOSトランジスタ１及びバイパス用Ｐチヤン
ネルMOSトランジスタ４のゲートに接続された制御入力
端子Ｃに付与される両MOSトランジスタ1,4のゲート信号
をオン・オフ制御する回路である。FIG. 1 is a circuit diagram showing an embodiment of the switch circuit of the present invention. In the figure, reference numeral 1 denotes a main P-channel MOS transistor as a high-side switch having a source connected to the anode of the DC power supply 2 and a drain connected to the cathode of the DC power supply 2 via the load 3; The source and the drain of the main P-channel MOS transistor 1 are connected to the source and the drain of the main P-channel MOS transistor 1 via the resistor 51 as the means 5 for changing and detecting, respectively. P-channel MOS transistor for both M
The OS transistors 1 and 4 constitute a current mirror circuit. Reference numeral 6 denotes a reference voltage generating means connected to both ends of the DC power supply 2 via a resistor 65, wherein a zener diode 61 connected in series with the rectification direction reversed and resistors 63 and 64 connected in series to a diode 62 connected in parallel. It has a configuration. 7 is a bypass P-channel MOS transistor 4
Is connected to the connection point of the resistor 51 and the resistor 51, and the other is connected to the resistor 63 and the resistor 64.
And a comparator 8 which operates at the power supply voltage based on the voltage V DD (power supply voltage) of the DC power supply 2. Reference numeral 8 denotes a P-channel MOS transistor 8 connected to both ends of the DC power supply.
1 and a resistor 82 connected in series. The gate of the P-channel MOS transistor 81 is connected to the output terminal of the comparator 7, the source is connected to the anode of the DC power supply 1, and the drain is connected to the resistor 82.
Connected to each other. Reference numeral 9 denotes resistors 91 and 92 connected in series to both ends of the DC power supply 2 and an N-channel MOS.
An inverter 94 having an input terminal connected to a connection point between a transistor 93 and a P-channel MOS transistor 81 and a resistor 82;
One of the input terminals is connected to the output terminal of the inverter 94, the other is connected to the control signal input terminal C, and the output terminal is connected to the gate of the N-channel MOS transistor 93.
ND circuit 95, and the connection point between resistors 91 and 92 is the main P
This circuit controls on / off of the gate signals of the MOS transistors 1 and 4 which are applied to the control input terminal C connected to the gates of the channel MOS transistor 1 and the bypass P channel MOS transistor 4.
ＰチヤンネルMOSトランジスタ１と同一構造で小型の
バイパス用ＰチヤンネルMOSトランジスタ４とで構成す
る回路のカレントミラー比は、次式となる。The current mirror ratio of a circuit having the same structure as the P-channel MOS transistor 1 and the small-sized P-channel MOS transistor 4 for bypass is represented by the following equation.
ここで、SD,SOは（１）式の値である。抵抗51によつて
検出される電圧VDは抵抗51の値をROとするとID・ROとな
る。ゼナーダイオード61とそれに直列接続されたダイオ
ード62とで、約６〜7Vの電圧を発生する。この電圧は直
流電源２の電圧が変動しても一定値で、電源電圧を基準
にしている。ダイオード62は、ゼナーダイオード61の動
作電圧の温度補償のために設けられている。比較器７
は、その電源供給端子が基準電圧発生手段６と並列に接
続されている。このため、比較器７は、その構成素子が
C-MOSトランジスタのように電流消費が小さいものを使
用する必要がある。ハイサイドスイツチ１の短絡保護の
ためには、このスイツチ１の出力電流IOがある規定値を
越えた時、スイツチ１をオフするように制御する必要が
ある。このためには、第１図の回路において、ゼナーダ
イオード61とダイオード62の両端の電圧VZを抵抗63,64
で分圧した電圧VPを、（３）式のように選定しておくだ
けでよい。 Here, S D and S O are the values of equation (1). Voltage V D which is by connexion detected resistor 51 comes to the value of the resistor 51 and R O and I D · R O. The Zener diode 61 and the diode 62 connected in series generate a voltage of about 6 to 7V. This voltage is a constant value even if the voltage of the DC power supply 2 fluctuates, and is based on the power supply voltage. The diode 62 is provided for temperature compensation of the operating voltage of the zener diode 61. Comparator 7
Has its power supply terminal connected in parallel with the reference voltage generating means 6. For this reason, the comparator 7 has its constituent elements
It is necessary to use a transistor with low current consumption such as a C-MOS transistor. In order to protect the short circuit of the high side switch 1, it is necessary to control the switch 1 to be turned off when the output current IO of the switch 1 exceeds a predetermined value. For this purpose, in the circuit of FIG. 1, the resistance to voltage V Z across the Zener diode 61 and a diode 62 63 and 64
In dividing the voltage V P, it is only keep selected as (3).
VP=ROID1 ……（３） ID1：負荷電流が、短絡保護設定値となつた時の電流検
出出力電流 IOの増加とともに比較器７の出力は、電源電圧VDDに
ほぼ等しい値から、（VDD-VZ）に変化し、これによつて
ＰチヤンネルMOSトランジスタ81が、オフからオンに変
化する。この場合、インバータ94およびAND回路95の動
作によつて、制御入力端子Ｃはハイレベルであつても、
ＮチヤンネルMOSトランジスタ93はオフとなり、ハイサ
イドスイツチ１はオフとなる。以上、説明してきたよう
に、電源電圧VDDを基準として発生した電流検出出力電
圧VDと、電源電圧VDDを基準として設定された電圧VPと
の比較を、電源電圧VDDを基準として直流電源で動作す
る比較器７で比較するというのが、本発明である。しか
も比較器７によつて電流検出出力電圧はロジツク電圧に
変換されている。そこで、ＰチヤンネルMOSトランジス
タ81は、電源電圧VDDを基準とした比較器７の出力電圧
を接地電位を基準とした電位に変換する働きを行つてい
るが、この変換は、従来のように電源電圧VDDの電圧変
動に依存しない。論理素子94および95は、接地電位を基
準とした5V電源で動作させる。以上説明してきたよう
に、電流検出出力から比較器出力までの各出力電圧およ
び、これら動作素子の電源をすべて直流電源２とするこ
とによつて、ハイサイドスイツチ１の短絡保護設定を電
源電圧VDDの変動に影響されることなく安定に行うこと
ができる。V P = R O I D1 ... (3) I D1 : When the load current reaches the short-circuit protection set value, the output of the comparator 7 increases with the increase of the current detection output current I O almost to the power supply voltage V DD . The value changes from the equal value to (V DD -V Z ), whereby the P-channel MOS transistor 81 changes from off to on. In this case, due to the operation of the inverter 94 and the AND circuit 95, even if the control input terminal C is at a high level,
The N-channel MOS transistor 93 is turned off, and the high-side switch 1 is turned off. Thus, as it has been described, and the current detection output voltage V D generated based on the power supply voltage V DD, a comparison between the voltage V P which is set based on the power supply voltage V DD, based on the power supply voltage V DD It is the present invention that the comparison is performed by the comparator 7 operated by a DC power supply. In addition, the comparator 7 converts the current detection output voltage into a logic voltage. Thus, the P-channel MOS transistor 81 functions to convert the output voltage of the comparator 7 based on the power supply voltage V DD to a potential based on the ground potential. It does not depend on the voltage fluctuation of the voltage V DD . The logic elements 94 and 95 are operated by a 5V power supply with respect to the ground potential. As described above, by setting each output voltage from the current detection output to the comparator output and the power supply of these operating elements to the DC power supply 2, the short-circuit protection setting of the high-side switch 1 is set to the power supply voltage V It can be performed stably without being affected by fluctuation of DD .
第２図は、第１図に示す実施例において基準電圧生成
手段６を改良した他の実施例で、ゼナーダイオード61と
ダイオード62の直列接続回路に代りにゼナーダイオード
66と抵抗67の直列接続回路を使用すると共に、この直列
接続回路にバイポーラトランジスタ68を並列接続し、そ
のベースをゼナーダイオード66と抵抗67の接続点に接続
した構成としている。この構成によれば、ゼナーダイオ
ード66に多くのバイアス電流を流すことなく、多く電流
を比較器７に供給することができる。FIG. 2 shows another embodiment in which the reference voltage generating means 6 is improved in the embodiment shown in FIG. 1, and a zener diode 61 and a diode 62 are connected in series instead of a zener diode 61.
A series connection circuit of a resistor 66 and a resistor 67 is used, and a bipolar transistor 68 is connected in parallel to the series connection circuit, and its base is connected to a connection point of the zener diode 66 and the resistor 67. According to this configuration, a large amount of current can be supplied to the comparator 7 without flowing a large amount of bias current through the zener diode 66.
以上は本発明を代表的な実施例により説明したが、本
発明はこれら実施例に限定されることなく種々の変形が
可能である。Although the present invention has been described with reference to the typical embodiments, the present invention is not limited to these embodiments and can be variously modified.
本発明によれば、電源電圧の変動に拘わらずハイサイ
ドに配置されたMOSトランジスタの電流検出を正確に行
なうことができる。また、このため検出した電流を使つ
た過電流保護も正確に行なうことができる。According to the present invention, it is possible to accurately detect the current of the MOS transistor arranged on the high side regardless of the fluctuation of the power supply voltage. In addition, overcurrent protection using the detected current can be performed accurately.
第１図は、本発明による短絡電流保護機能を持つたハイ
サイドに配置されるスイツチ回路を示す概略図、第２図
は本発明の他の実施例を示す概略図、第３図は従来のス
イツチ回路を示す概略図である。 １……ハイサイドスイツチ、２……直流電源、３……負
荷、４……バイパス用ＰチヤンネルMOSトランジスタ、
５……検出手段、６……基準電圧生成手段、７……比較
器、８……変換手段、９……制御する手段。FIG. 1 is a schematic diagram showing a switch circuit arranged on the high side having a short-circuit current protection function according to the present invention, FIG. 2 is a schematic diagram showing another embodiment of the present invention, and FIG. FIG. 3 is a schematic diagram showing a switch circuit. 1 high-side switch 2 DC power supply 3 load 4 P-channel MOS transistor for bypass
5 detection means, 6 reference voltage generation means, 7 comparator, 8 conversion means, 9 control means.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松崎 均 茨城県日立市幸町３丁目１番１号 株式 会社日立製作所日立工場内 (72)発明者 大関 正一 茨城県日立市弁天町３丁目10番２号 日 立原町電子工業株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hitoshi Matsuzaki 3-1-1 Sachimachi, Hitachi City, Ibaraki Prefecture Inside the Hitachi Works, Hitachi, Ltd. (72) Inventor Shoichi Ozeki 3-10 Bentencho, Hitachi City, Ibaraki Prefecture No. 2 Sun Tachihara Town Electronics Co., Ltd.
Claims (3)
もに、ドレインが負荷を介して直流電源の陰極に接続さ
れ、負荷電流を制御する主ＰチャンネルMOSトランジス
タと、 ドレインが主ＰチャンネルMOSトランジスタのドレイン
に接続される、主ＰチャンネルMOSトランジスタよりも
小容量のバイパス用ＰチャンネルMOSトランジスタと、 該バイパス用ＰチャンネルMOSトランジスタのソースと
前記直流電源の陽極との間に接続される抵抗と、 前記直流電源より、該直流電源の電圧を基準とする一定
電圧を生成する基準電圧生成手段と、 前記抵抗からの検出電圧、及び前記基準電圧生成手段に
より生成される前記一定電圧を入力して両者の比較に基
づいてロジック電圧を出力する、前記直流電源によって
該直流電源の電圧を基準として動作する比較器と、 前記比較器が出力するするロジック電圧に基づいて、主
ＰチャンネルMOSトランジスタ及びバイパス用Ｐチャン
ネルMOSトランジスタのゲートをオン・オフ制御する手
段と、 を備えることを特徴とするスイッチ回路。1. A main P-channel MOS transistor having a source connected to an anode of a DC power supply, a drain connected to a cathode of the DC power supply via a load, and controlling a load current, and a drain connected to a main P-channel MOS transistor. A bypass P-channel MOS transistor having a smaller capacity than the main P-channel MOS transistor connected to the drain of the transistor; a resistor connected between the source of the bypass P-channel MOS transistor and the anode of the DC power supply; A reference voltage generating means for generating a constant voltage based on the voltage of the DC power supply from the DC power supply; a detection voltage from the resistor; and the constant voltage generated by the reference voltage generating means. Outputting a logic voltage based on the comparison of the comparison, wherein the comparison operates based on the voltage of the DC power supply by the DC power supply. And a means for controlling on / off of gates of a main P-channel MOS transistor and a bypass P-channel MOS transistor based on a logic voltage output from the comparator.
が上記直流電源の両端に接続したダイオード，ゼナーダ
イオード及び抵抗の直列接続回路と、上記ダイオード及
び上記ゼナーダイオードの直列回路に並列接続した２個
の抵抗の直列接続回路から構成され、直列接続した２個
の抵抗の接続点から出力端子を取り出したことを特徴と
するスイツチ回路。2. A circuit according to claim 1, wherein said reference voltage generating means is connected in series to a series circuit of a diode, a zener diode and a resistor connected to both ends of said DC power supply, and to a series circuit of said diode and said zener diode. A switch circuit comprising a series connection circuit of two resistors, wherein an output terminal is taken out from a connection point of the two resistors connected in series.
が上記直流電源の両端に接続されたバイポーラトランジ
スタと抵抗との直列接続回路と、バイポーラトランジス
タのベース・コレクタ間に接続したゼナーダイオード
と、バイポーラトランジスタのベース・エミッタ間に接
続した抵抗と、バイポーラトランジスタのエミッタ・コ
レクタ間に接続した２個の抵抗の直列接続回路とから構
成し、直列接続した２個の抵抗の接続点から出力端子を
取り出したことを特徴とするスイッチ回路。3. The bipolar transistor according to claim 1, wherein said reference voltage generating means includes a series connection circuit of a bipolar transistor and a resistor connected to both ends of said DC power supply, and a zener diode connected between a base and a collector of said bipolar transistor. A resistor connected between the base and the emitter of the bipolar transistor, and a series connection circuit of two resistors connected between the emitter and the collector of the bipolar transistor, and an output terminal from a connection point of the two resistors connected in series. The switch circuit characterized by taking out.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1078247A JP2569170B2 (en) | 1989-03-31 | 1989-03-31 | Switch circuit |
| US07/500,881 US5184272A (en) | 1989-03-31 | 1990-03-29 | High-side switch with overcurrent protecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1078247A JP2569170B2 (en) | 1989-03-31 | 1989-03-31 | Switch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02260712A JPH02260712A (en) | 1990-10-23 |
| JP2569170B2 true JP2569170B2 (en) | 1997-01-08 |
Family
ID=13656676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1078247A Expired - Fee Related JP2569170B2 (en) | 1989-03-31 | 1989-03-31 | Switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2569170B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2658386B2 (en) * | 1989-04-28 | 1997-09-30 | 富士電機株式会社 | Overcurrent detection circuit |
| JPH04167813A (en) * | 1990-10-31 | 1992-06-15 | Fujitsu Ltd | Semiconductor integrated circuit device |
| JPH05291918A (en) * | 1992-04-07 | 1993-11-05 | Mitsubishi Electric Corp | Hybrid integrated circuit |
| JP4632415B2 (en) * | 2004-09-28 | 2011-02-16 | ルネサスエレクトロニクス株式会社 | Load drive circuit |
| JP5667946B2 (en) * | 2011-08-24 | 2015-02-12 | 株式会社東芝 | High side switch circuit |
| JP6863571B2 (en) * | 2016-12-20 | 2021-04-21 | Ｎｅｃプラットフォームズ株式会社 | Output driver circuit |
| JP7032951B2 (en) * | 2018-02-20 | 2022-03-09 | 日清紡マイクロデバイス株式会社 | Op amp |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01227520A (en) * | 1988-03-07 | 1989-09-11 | Nippon Denso Co Ltd | Power semiconductor device |
-
1989
- 1989-03-31 JP JP1078247A patent/JP2569170B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01227520A (en) * | 1988-03-07 | 1989-09-11 | Nippon Denso Co Ltd | Power semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02260712A (en) | 1990-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109075782B (en) | Junction temperature and current sensing | |
| US6215634B1 (en) | Drive circuit for power device | |
| US7466169B2 (en) | Signal detecting device and method for inductive load | |
| US4992683A (en) | Load driver with reduced dissipation under reverse-battery conditions | |
| US6788088B2 (en) | Semiconductor device equipped with current detection function | |
| JP3220427B2 (en) | Power supply circuit | |
| US4954917A (en) | Power transistor drive circuit with improved short circuit protection | |
| JPH08334534A (en) | Circuit device for detection of load current of power semiconductor entity | |
| US6281724B1 (en) | Circuit for partial power-down on dual voltage supply integrated circuits | |
| US6392392B1 (en) | Over-current detecting circuit | |
| US7092226B2 (en) | Constant-voltage power supply circuit | |
| US20090085542A1 (en) | Drive system for power semiconductor device | |
| JP3831894B2 (en) | Semiconductor integrated circuit | |
| JP2569170B2 (en) | Switch circuit | |
| EP0357366A1 (en) | Improved current mirror circuit | |
| US5184272A (en) | High-side switch with overcurrent protecting circuit | |
| JP3225887B2 (en) | Semiconductor integrated circuit device | |
| USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
| JPH10104305A (en) | Circuit for diagnosing electrical load state | |
| GB2237462A (en) | Overload protection drive circuit for a power transistor | |
| US6643207B2 (en) | High-voltage detection circuit for a semiconductor memory | |
| JPH0794969A (en) | High-speed electric current sensing amplifier | |
| JP2003124811A (en) | Clamp circuit | |
| JP4110701B2 (en) | Overvoltage protection circuit | |
| JP2000299630A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |