JPH05291918A - Hybrid integrated circuit - Google Patents
Hybrid integrated circuitInfo
- Publication number
- JPH05291918A JPH05291918A JP4085701A JP8570192A JPH05291918A JP H05291918 A JPH05291918 A JP H05291918A JP 4085701 A JP4085701 A JP 4085701A JP 8570192 A JP8570192 A JP 8570192A JP H05291918 A JPH05291918 A JP H05291918A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- reference voltage
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、薄膜や厚膜を主体と
した受動素子と各種能動素子とを組み合わせて成る超小
形構造の混成集積回路に関し、特に負荷電流を検出する
機能を有する混成集積回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid integrated circuit having a very small structure, which is formed by combining a passive element mainly composed of a thin film or a thick film and various active elements, and more particularly to a hybrid integrated circuit having a function of detecting a load current. Regarding the circuit.
【０００２】[0002]
【従来の技術】図７は、従来の混成集積回路（以下、Ｈ
ＩＣという）を示す回路図である。同図において、１は
例えばＮチャネルＭＯＳＦＥＴ（電界効果トランジス
タ）またはＮＰＮトランジスタなどのトランジスタ１ａ
と１ｂとの直列接続体及び同じくトランジスタ１ｃと１
ｄとの直列接続体が並列接続され、トランジスタ１ａ及
び１ｂとに電源電圧ＶCCが供給されると共にトランジス
タ１ｂ及びｄが負荷電流検出用の抵抗器２を介して接地
され、トランジスタ１ａと１ｂとの接続点及びトランジ
スタ１ｃと１ｄとの接続点がそれぞれ外部出力端子Ｏ１
及びＯ２を介して負荷３に接続されて、トランジスタ１
ａと１ｄまたはトランジスタ１ｂと１ｃをオンすること
により負荷３を駆動するＨブリッヂ回路である。2. Description of the Related Art FIG. 7 shows a conventional hybrid integrated circuit (hereinafter referred to as H
It is a circuit diagram showing (IC). In the figure, 1 is a transistor 1a such as an N-channel MOSFET (field effect transistor) or an NPN transistor.
And 1b connected in series and also transistors 1c and 1b
The series connection with d is connected in parallel, the power supply voltage V CC is supplied to the transistors 1a and 1b, the transistors 1b and d are grounded via the resistor 2 for detecting the load current, and the transistors 1a and 1b are connected to each other. Of the external output terminal O1 and the connection point of the transistors 1c and 1d, respectively.
And a load 3 via O2 to connect the transistor 1
It is an H bridge circuit for driving the load 3 by turning on a and 1d or transistors 1b and 1c.
【０００３】また、４はカソードが抵抗器５を介して電
源電圧ＶCCと比較器６の正の入力端子に接続されると共
にアノードが接地されたツェナダイオードであり、ツェ
ナ電圧を基準電圧ＶREFとして比較器６に出力する。比
較器６の負の入力端子には上記抵抗器２が接続されると
共に出力端子がアンド回路７ａ〜７ｄの一方の入力端子
に接続され、比較器６は基準電圧ＶREFと抵抗器２の電
圧降下分との大小の比較結果に基づいてハイ（Ｈ）信号
またはロー（Ｌ）信号をアンド回路７ａ〜７ｄに出力す
る。Reference numeral 4 is a Zener diode whose cathode is connected to the power source voltage V CC through a resistor 5 and the positive input terminal of the comparator 6 and whose anode is grounded. The Zener voltage is a reference voltage V REF. Is output to the comparator 6. The resistor 2 is connected to the negative input terminal of the comparator 6 and the output terminal is connected to one of the input terminals of the AND circuits 7a to 7d. The comparator 6 has a reference voltage V REF and a voltage of the resistor 2. A high (H) signal or a low (L) signal is output to the AND circuits 7a to 7d based on the result of comparison with the amount of drop.
【０００４】さらに、アンド回路７ａ〜７ｄの他方の入
力端子にはそれぞれ外部入力端子Ｉ１〜Ｉ４が接続され
ると共に、出力端子がそれぞれトランジスタ１ａ〜１ｄ
のゲートに接続され、アンド回路７ａ〜７ｄは入力信号
に基づいてトランジスタ１ａ〜１ｄの駆動制御信号を送
出するようになされ、上記比較器６とともに制御回路を
構成する。Further, external input terminals I1 to I4 are connected to the other input terminals of the AND circuits 7a to 7d, respectively, and output terminals thereof are respectively transistors 1a to 1d.
The AND circuits 7a to 7d are connected to the gates of the comparators 6a to 7d to send out drive control signals for the transistors 1a to 1d based on the input signals, and constitute a control circuit together with the comparator 6.
【０００５】次に、上述した構成に係る実施例１の動作
を説明する。外部出力端子Ｏ１及びＯ２に負荷３が接続
されて、外部入力端子Ｉ１及びＩ４にハイ信号が入力さ
れると共に外部入力端子Ｉ２及びＩ３にロー信号が入力
されると、比較器６の出力がハイ信号であれば、トラン
ジスタ１ａ及び１ｄのみがオンして、外部出力端子Ｏ１
から外部出力端子Ｏ２の向きで負荷電流が流れる。Next, the operation of the first embodiment having the above configuration will be described. When the load 3 is connected to the external output terminals O1 and O2, a high signal is input to the external input terminals I1 and I4, and a low signal is input to the external input terminals I2 and I3, the output of the comparator 6 becomes high. If it is a signal, only the transistors 1a and 1d are turned on, and the external output terminal O1
A load current flows in the direction from the external output terminal O2.
【０００６】また、外部入力端子Ｉ１及びＩ４にロー信
号が入力されるとともに外部入力端子Ｉ２及びＩ３にハ
イ信号が入力されると、外部出力端子Ｏ２から外部出力
端子Ｏ１の向きに負荷電流が流れる。When a low signal is input to the external input terminals I1 and I4 and a high signal is input to the external input terminals I2 and I3, a load current flows from the external output terminal O2 to the external output terminal O1. ..
【０００７】即ち、負荷３がモータとすると、トランジ
スタ１ａと１ｄ、トランジスタ１ｂと１ｃの組み合わせ
で交互にオン、オフすることにより、モータの正転・反
転動作が制御される。このようなトランジスタ１ａ〜１
ｄの構成は、Ｈ字形に似ていることからＨブリッヂ（エ
イチブリッヂ）と呼ばれている。That is, when the load 3 is a motor, the forward / reverse operation of the motor is controlled by alternately turning on / off the combination of the transistors 1a and 1d and the transistors 1b and 1c. Such transistors 1a-1
The configuration of d is called an H-bridge because it resembles an H-shape.
【０００８】負荷３が正常な場合、負荷電流が流れても
抵抗器２に発生する電圧降下分がツェナダイオード４の
ツェナ電圧で決まる比較器６の基準電圧ＶREFを越えな
いように設定されていれば、比較器６はハイ信号を出力
するので、トランジスタ１ａ〜１ｄは外部入力端子Ｉ１
〜Ｉ４を介して入力される入力信号だけに依存してオ
ン、オフする。When the load 3 is normal, the voltage drop generated in the resistor 2 is set so as not to exceed the reference voltage V REF of the comparator 6 determined by the Zener voltage of the Zener diode 4 even if the load current flows. Then, since the comparator 6 outputs a high signal, the transistors 1a to 1d are connected to the external input terminal I1.
ON / OFF depending only on the input signal input via I4.
【０００９】また、負荷が異常な場合例えばショートし
た場合は、トランジスタ１ａ及び１ｄまたはトランジス
タ１ｂ及び１ｃがオンしたとき、負荷３に大電流が流れ
ようとするが、抵抗器２の電圧降下分が比較器６の基準
電圧ＶREFを越えた時点で比較器６の出力がハイ信号か
らロー信号になってアンド回路７ａ〜８ｄの出力がロー
信号になるので、トランジスタ１ａ〜１ｄの全てがオフ
して負荷３の駆動が停止される。When the load is abnormal, for example, when the load is short-circuited, when the transistors 1a and 1d or the transistors 1b and 1c are turned on, a large current tends to flow through the load 3, but the voltage drop across the resistor 2 When the reference voltage V REF of the comparator 6 is exceeded, the output of the comparator 6 changes from a high signal to a low signal and the outputs of the AND circuits 7a to 8d become a low signal, so that all the transistors 1a to 1d are turned off. As a result, the driving of the load 3 is stopped.
【００１０】[0010]
【発明が解決しようとする課題】従来の混成集積回路は
上述したように構成されているので、負荷３（通常動作
時、抵抗分ＲＬ）が不完全なショート（以下、レアショ
ートという）状態になり、ある程度の抵抗分ＲMR（０＜
ＲMR＜ＲＬ）をもった場合には、ＩＬ≒ＶCC／ＲMR（ト
ランジスタ１ａ〜１ｄのオン抵抗ＲON≪ＲMR）となり、
図８に一点鎖線で示すように、電源電圧ＶCCに依存す
る。また、ツェナ電圧ＶＺは電源電圧ＶCCに依存しない
ので、ツェナダイオード８を流れる検出基準電流Ｉ
Ｓは、図８に実線で示すように、電源電圧ＶCCに依存し
ない。従って、図８に示すように、電源電圧ＶCCがツェ
ナ電圧ＶＺ以上であればＩＬ≧ＩＳだが、電源電圧ＶCC
がツェナ電圧ＶＺよりも小さくなるとＩＬ＜ＩＳとな
り、この場合には正しい負荷電流ＩＬの検出動作が行わ
れないという問題点があった。Since the conventional hybrid integrated circuit is constructed as described above, the load 3 (during normal operation, the resistance component R L ) is in an incomplete short circuit (hereinafter referred to as a rare short) state. And a certain amount of resistance R MR (0 <
R MR <when having R L) is, I L ≒ V CC / R MR ( transistor 1a~1d on-resistance R ON «R MR), and the
As indicated by the alternate long and short dash line in FIG. 8, it depends on the power supply voltage V CC . Further, since the Zener voltage V Z does not depend on the power supply voltage V CC , the detection reference current I flowing through the Zener diode 8
S does not depend on the power supply voltage V CC , as shown by the solid line in FIG. Therefore, as shown in FIG. 8, if the power supply voltage V CC is equal to or higher than the Zener voltage V Z , I L ≧ I S, but the power supply voltage V CC
Becomes smaller than the Zener voltage V Z , I L <I S , and in this case, there is a problem that the correct load current I L detection operation is not performed.
【００１１】この発明は、このような問題点を解決する
ためになされたもので、広い電源電圧範囲に渡って負荷
の不完全なショート時でも電流検出動作を電源電圧の影
響を受けずに行うことができる混成集積回路を得ること
を目的とする。The present invention has been made to solve such a problem, and performs a current detection operation without being affected by the power supply voltage even when the load is incompletely short-circuited over a wide power supply voltage range. It is an object to obtain a hybrid integrated circuit that can be manufactured.
【００１２】[0012]
【課題を解決するための手段】この発明に係る混成集積
回路は、能動素子をビリッヂ接続して負荷を駆動するブ
リッヂ回路と、負荷電流に応じた検出電圧と基準電圧回
路の定電圧ダイオードによる基準電圧との比較に基づい
て上記ブリッヂ回路の駆動を制御する制御回路とを備え
た混成集積回路において、上記基準電圧回路に、電源電
圧を分圧する分圧抵抗器を備え、電源電圧が上記定電圧
ダイオードの上記クランプ電圧に達するまで上記分圧電
圧を基準電圧として上記制御回路に出力し、電源電圧が
上記クランプ電圧に達したら上記クランプ電圧を基準電
圧として上記制御回路に出力するものである。SUMMARY OF THE INVENTION A hybrid integrated circuit according to the present invention comprises a bridge circuit for driving a load by connecting active elements in a bridge, and a reference voltage by a constant voltage diode of a detection voltage and a reference voltage circuit according to a load current. In a hybrid integrated circuit having a control circuit for controlling driving of the bridge circuit based on comparison with a voltage, the reference voltage circuit is provided with a voltage dividing resistor for dividing the power supply voltage, and the power supply voltage is the constant voltage. The divided voltage is output as a reference voltage to the control circuit until the clamp voltage of the diode is reached, and when the power supply voltage reaches the clamp voltage, the clamp voltage is output as a reference voltage to the control circuit.
【００１３】[0013]
【作用】この発明において、基準電圧回路は、電源電圧
が定電圧ダイオードのクランプ電圧に達するまでは分圧
抵抗器による分圧電圧を基準電圧として上記制御回路に
出力し、電源電圧が上記クランプ電圧に達したら上記ク
ランプ電圧を基準電圧として上記制御回路に出力する。In the present invention, the reference voltage circuit outputs the divided voltage by the voltage dividing resistor as the reference voltage to the control circuit until the power supply voltage reaches the clamp voltage of the constant voltage diode, and the power supply voltage is the clamp voltage. Then, the clamp voltage is output to the control circuit as a reference voltage.
【００１４】[0014]
【実施例】以下、この発明の諸実施例を図について説明
する。 実施例１．図１は、この発明の実施例１を示す回路図で
ある。同図において、１〜６、７ａ〜７ｄ、Ｉ１〜Ｉ４
及びＯ１とＯ２は図７と同じであり、８はツェナダイオ
ード４のカソードと抵抗器５との接続点に接続されかつ
他端が接地された抵抗器で、抵抗器５との分圧比で決ま
る分圧電圧を基準電圧ＶREFとして比較器６に出力す
る。Embodiments of the present invention will be described below with reference to the drawings. Example 1. 1 is a circuit diagram showing a first embodiment of the present invention. In the figure, 1-6, 7a-7d, I1-I4
7, O1 and O2 are the same as in FIG. 7, and 8 is a resistor connected to the connection point between the cathode of the Zener diode 4 and the resistor 5 and the other end of which is grounded, and is determined by the voltage division ratio with the resistor 5. The divided voltage is output to the comparator 6 as the reference voltage V REF .
【００１５】なお、ダイオード７ａ〜７ｄでブリッヂ回
路としてのＨブリッヂ１が構成され、比較器６とアンド
回路７ａ〜７ｄとで上記Ｈブリッヂ１を制御する制御回
路が構成されると共に、ツェナダイオード４と抵抗器５
及び８とで、電源電圧が上記定電圧ダイオードの上記ク
ランプ電圧に達するまで上記分圧電圧を基準電圧として
上記制御回路に出力し、電源電圧が上記クランプ電圧に
達したら上記クランプ電圧を基準電圧として上記制御回
路に出力する基準電圧回路１２Ａが構成される。The diodes 7a to 7d constitute an H-bridge 1 as a bridge circuit, the comparator 6 and the AND circuits 7a to 7d constitute a control circuit for controlling the H-bridge 1, and the Zener diode 4 And resistor 5
And 8, the divided voltage is output as the reference voltage to the control circuit until the power supply voltage reaches the clamp voltage of the constant voltage diode, and when the power supply voltage reaches the clamp voltage, the clamp voltage is used as the reference voltage. A reference voltage circuit 12A for outputting to the control circuit is configured.
【００１６】次に、上述した実施例１の動作を説明す
る。負荷３（通常動作時、抵抗分ＲＬ）が不完全なショ
ート（レアショート）状態になり、負荷３の抵抗分がＲ
MRになったとすると、負荷電流ＩＬは、従来例と同様図
２に一点鎖線で示すように、ＩＬ＝ＶCC／ＲMRになり、
電源電圧ＶCCの１次に比例する。Next, the operation of the above-described first embodiment will be described. The load 3 (during normal operation, the resistance component R L ) is in an incomplete short (rare short) state, and the resistance component of the load 3 is R
When became MR, the load current I L, as in the conventional example similar to Figure 2 indicated by the dashed line, it becomes I L = V CC / R MR ,
It is proportional to the primary of the power supply voltage V CC .
【００１７】他方、比較器６の基準電圧ＶREFは、抵抗
器５及び８の抵抗値をそれぞれＲ５及びＲ８とすると、
電源電圧ＶCCがツェナ電圧ＶＺに至るまではＶREF＝Ｖ
CC・Ｒ８／（Ｒ５＋Ｒ８）であり、電源電圧ＶCCの一次
に比例する。これにより、図２に実線で示すように、ツ
ェナダイオード４に流れる検出基準電流ＩＳは、電源電
圧ＶCCがツェナ電圧ＶＺに至るまでは負荷電流ＩＬと同
様電源電圧ＶCCの一次に比例し、ＶCCがツェナ電圧ＶＺ
に達してからはＶCCが変化しても一定の値となる。On the other hand, the reference voltage V REF of the comparator 6 is given by assuming that the resistance values of the resistors 5 and 8 are R5 and R8, respectively.
Until the power supply voltage V CC reaches the Zener voltage V Z , V REF = V
CC · R8 / (R5 + R8), which is proportional to the primary of the power supply voltage V CC . As a result, as indicated by the solid line in FIG. 2, the detection reference current I S flowing through the Zener diode 4 is the same as the load current I L in the primary of the power supply voltage V CC until the power supply voltage V CC reaches the Zener voltage V Z. Proportionally, V CC is Zener voltage V Z
After reaching, the value remains constant even if V CC changes.
【００１８】従って、抵抗器５の抵抗値Ｒ５及び抵抗器
９の抵抗値Ｒ９を適当な値にすれば、負荷３の抵抗分が
所定値より小さくなっても、電源電圧ＶCCの変化による
影響を受けることなく負荷電流ＩＬを検出することがで
きる。Therefore, if the resistance value R5 of the resistor 5 and the resistance value R9 of the resistor 9 are set to appropriate values, even if the resistance component of the load 3 becomes smaller than a predetermined value, the influence of the change of the power supply voltage V CC is exerted. The load current I L can be detected without receiving the load current.
【００１９】実施例２．図３は、この発明の実施例２を
示す回路図である。同図において、１〜６、７ａ〜７
ｄ、８、Ｉ１〜Ｉ４及びＯ１とＯ２は図１と同じであ
り、９はアノードが抵抗器５と抵抗器８との接続点に接
続されかつカソードがツェナダイオード４のカソードに
接続されたダイオードである。なお、ツェナダイオード
４は正の温度係数をもち、ダイオード９は一般に負の温
度補償係数をもつ。Example 2. FIG. 3 is a circuit diagram showing a second embodiment of the present invention. In the figure, 1 to 6 and 7a to 7
d, 8, I1 to I4 and O1 and O2 are the same as those in FIG. 1, and 9 is a diode in which the anode is connected to the connection point between the resistor 5 and the resistor 8 and the cathode is connected to the cathode of the Zener diode 4. Is. The Zener diode 4 has a positive temperature coefficient, and the diode 9 generally has a negative temperature compensation coefficient.
【００２０】また、ツェナダイオード４、抵抗器５及び
８、ダイオード９で、この発明の基準電圧回路１２Ｂを
構成する。The Zener diode 4, resistors 5 and 8 and diode 9 constitute the reference voltage circuit 12B of the present invention.
【００２１】このように、正の温度係数をもつツェナダ
イオード４に負の温度係数をもつダイオード９を接続し
たことにより、周囲温度が変化しても検出基準電流ＩＳ
の特性が大きく変わることがない。As described above, by connecting the Zener diode 4 having a positive temperature coefficient to the diode 9 having a negative temperature coefficient, the detected reference current I S is changed even if the ambient temperature changes.
The characteristics of do not change significantly.
【００２２】実施例３．図４は、この発明の実施例３を
示す回路図である。同図において、１〜６、７ａ〜７
ｄ、８、Ｉ１〜Ｉ４及びＯ１とＯ２は図１と同じであ
り、１０はコレクタが電源電圧ＶCCに接続されかつゲー
トが抵抗器５の他端に接続されると共にエミッタが比較
器６の正の入力端子に接続された例えばエミッタフォロ
ワ形のＮＰＮトランジスタで、比較器６の入力バイアス
電流が大きくても基準電圧ＶREFが変化しないように基
準電圧回路１２Ｃの出力インピーダンスを小さくする。Embodiment 3. FIG. 4 is a circuit diagram showing Embodiment 3 of the present invention. In the figure, 1 to 6 and 7a to 7
d, 8, I1 to I4 and O1 and O2 are the same as those in FIG. 1, and 10 indicates that the collector is connected to the power supply voltage V CC , the gate is connected to the other end of the resistor 5, and the emitter is the comparator 6. For example, an emitter follower type NPN transistor connected to the positive input terminal reduces the output impedance of the reference voltage circuit 12C so that the reference voltage V REF does not change even if the input bias current of the comparator 6 is large.
【００２３】１１はアノードが抵抗器５の他端に接続さ
れかつカソードがツェナダイオード４のカソードと抵抗
器８との接続点に接続されたダイオードであり、トラン
ジスタ１０のベースとエミッタ間の温度補償を行う。Reference numeral 11 denotes a diode whose anode is connected to the other end of the resistor 5 and whose cathode is connected to the connection point between the cathode of the zener diode 4 and the resistor 8 and which compensates the temperature between the base and the emitter of the transistor 10. I do.
【００２４】なお、ツェナダイオード４、抵抗器５及び
８、トランジスタ１０、ダイオード１で、この発明の基
準電圧回路１２Ｃを構成する。The Zener diode 4, the resistors 5 and 8, the transistor 10, and the diode 1 constitute the reference voltage circuit 12C of the present invention.
【００２５】このように、基準電圧回路１２Ｃの出力イ
ンピーダンスを小さくしたことにより、比較器６の入力
バイアス電流が大きくても、基準電圧ＶREFが変化しな
い。By thus reducing the output impedance of the reference voltage circuit 12C, the reference voltage V REF does not change even if the input bias current of the comparator 6 is large.
【００２６】実施例４．図５は、この発明の実施例４を
示す回路図である。この実施例４は、上記実施例２と上
記実施例３とを組み合わせたもので、図５において、１
〜６、７ａ〜７ｄ、８、９、Ｉ１〜Ｉ４及びＯ１とＯ２
は図３と同じであり、１０及び１１は図４と同じであ
る。Example 4. FIG. 5 is a circuit diagram showing a fourth embodiment of the present invention. The fourth embodiment is a combination of the second embodiment and the third embodiment, and in FIG.
~ 6, 7a to 7d, 8, 9, I1 to I4 and O1 and O2
Is the same as FIG. 3, and 10 and 11 are the same as FIG.
【００２７】なお、ツェナダイオード４、抵抗器５及び
８、ダイオード９及び１１、トランジスタ１０で、この
発明の基準電圧回路１２Ｄを構成する。The zener diode 4, the resistors 5 and 8, the diodes 9 and 11, and the transistor 10 constitute the reference voltage circuit 12D of the present invention.
【００２８】このように上記実施例２と上記実施例３と
を組み合わせたことにより、周囲温度が変化しても検出
基準電流ＩＳの特性が大きく変わることがないと共に、
基準電圧回路の出力インピーダンスを小さくしたことに
よって比較器６の入力バイアス電流が大きくても基準電
圧ＶREFが変化しない。By combining the second embodiment and the third embodiment in this way, the characteristics of the detection reference current I S do not change significantly even if the ambient temperature changes, and
By reducing the output impedance of the reference voltage circuit, the reference voltage V REF does not change even if the input bias current of the comparator 6 is large.
【００２９】実施例５．図６はこの発明の実施例５を示
す回路図である。同図は、図１からトランジスタ７ａ及
び７ｂを除いたもので、基準電圧回路１２として図１の
基準電圧回路１２Ａから図５の基準電圧回路１２Ｄまで
のいずれが接続されても良い。Example 5. FIG. 6 is a circuit diagram showing a fifth embodiment of the present invention. In the figure, the transistors 7a and 7b are removed from FIG. 1, and any of the reference voltage circuit 12A of FIG. 1 to the reference voltage circuit 12D of FIG. 5 may be connected as the reference voltage circuit 12.
【００３０】負荷３は、トランジスタ１ａと１ｄまたは
トランジスタ１ｂと１ｃがオンすることにより駆動され
る。従って、負荷３がショートした場合、各組み合わせ
の一方のトランジスタ１ａと１ｃがオンしていても、他
方のトランジスタ１ｂ及び１ｄをオフすれば、負荷電流
は流れないので、アンド回路７ａ及び７ｂを除いても問
題はない。The load 3 is driven by turning on the transistors 1a and 1d or the transistors 1b and 1c. Therefore, when the load 3 is short-circuited, even if one of the transistors 1a and 1c of each combination is turned on, if the other transistor 1b and 1d is turned off, the load current does not flow. Therefore, the AND circuits 7a and 7b are excluded. But there is no problem.
【００３１】このように、アンド回路７ａ及び７ｂを除
いたことにより、回路が簡単になる。By eliminating the AND circuits 7a and 7b, the circuit becomes simple.
【００３２】[0032]
【発明の効果】この発明は、以上説明したとおり、基準
電圧回路に、電源電圧を分圧する分圧抵抗器とを備え、
電源電圧が定電圧ダイオードのクランプ電圧に達するま
で上記分圧電圧を基準電圧として制御回路に出力し、電
源電圧が上記クランプ電圧に達したら上記クランプ電圧
を基準電圧として上記制御回路に出力することによっ
て、広い電源電圧範囲に渡って負荷の不完全なショート
時でも電源電圧の影響を受けずに電流検出動作を行うこ
とができる混成集積回路を得ることができるという効果
を奏する。As described above, according to the present invention, the reference voltage circuit is provided with the voltage dividing resistor for dividing the power supply voltage,
By outputting the divided voltage as a reference voltage to the control circuit until the power supply voltage reaches the clamp voltage of the constant voltage diode, and when the power supply voltage reaches the clamp voltage, outputting the clamp voltage as the reference voltage to the control circuit. Thus, it is possible to obtain a hybrid integrated circuit capable of performing a current detection operation without being affected by the power supply voltage even when the load is incompletely short-circuited over a wide power supply voltage range.
【図１】この発明の実施例１を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
【図２】この発明の実施例１の動作を説明するための特
性図である。FIG. 2 is a characteristic diagram for explaining the operation of the first embodiment of the present invention.
【図３】この発明の実施例２を示す回路図である。FIG. 3 is a circuit diagram showing a second embodiment of the present invention.
【図４】この発明の実施例３を示す回路図である。FIG. 4 is a circuit diagram showing a third embodiment of the present invention.
【図５】この発明の実施例４を示す回路図である。FIG. 5 is a circuit diagram showing a fourth embodiment of the present invention.
【図６】この発明の実施例５を示す回路図である。FIG. 6 is a circuit diagram showing a fifth embodiment of the present invention.
【図７】従来の混成集積回路を示す回路図である。FIG. 7 is a circuit diagram showing a conventional hybrid integrated circuit.
【図８】従来の混成集積回路の動作を説明するための特
性図である。FIG. 8 is a characteristic diagram for explaining the operation of a conventional hybrid integrated circuit.
１ Ｈブリッヂ ３ 負荷 ４ ツェナダイオード ５、８ 抵抗器 ６ 比較器 ７ａ〜７ｄ アンド回路 ９、１１ ダイオード １０ トランジスタ １２ 基準電圧回路 １２Ａ〜１２Ｄ 基準電圧回路 1 H Bridge 3 Load 4 Zener diode 5, 8 Resistor 6 Comparator 7a-7d AND circuit 9, 11 Diode 10 Transistor 12 Reference voltage circuit 12A-12D Reference voltage circuit
【手続補正書】[Procedure amendment]
【提出日】平成４年１１月１３日[Submission date] November 13, 1992
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００１[Correction target item name] 0001
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００１】[0001]
【産業上の利用分野】この発明は、薄膜や厚膜を主体と
した受動素子と各種能動素子とを組み合わせて成る構造
の混成集積回路に関し、特に負荷電流を検出する機能を
有する混成集積回路に関する。BACKGROUND OF THE INVENTION This invention relates to a hybrid integrated circuit formed Ru structure by combining a passive element and various active elements consisting mainly of thin or thick film hybrid integrated with particularly function of detecting a load current Regarding the circuit.
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１２[Correction target item name] 0012
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１２】[0012]
【課題を解決するための手段】この発明に係る混成集積
回路は、能動素子をブリッジ接続して負荷を駆動するブ
リッヂ回路と、負荷電流に応じた検出電圧と基準電圧回
路の定電圧ダイオードによる基準電圧との比較に基づい
て上記ブリッヂ回路の駆動を制御する制御回路とを備え
た混成集積回路において、上記基準電圧回路に、電源電
圧を分圧する分圧抵抗器を備え、電源電圧が上記定電圧
ダイオードの上記クランプ電圧に達するまで上記分圧電
圧を基準電圧として上記制御回路に出力し、電源電圧が
上記クランプ電圧に達したら上記クランプ電圧を基準電
圧として上記制御回路に出力するものである。SUMMARY OF THE INVENTION A hybrid integrated circuit according to the present invention comprises a bridge circuit for driving a load by bridge- connecting active elements, a detection voltage corresponding to a load current, and a reference by a constant voltage diode of a reference voltage circuit. In a hybrid integrated circuit having a control circuit for controlling driving of the bridge circuit based on comparison with a voltage, the reference voltage circuit is provided with a voltage dividing resistor for dividing the power supply voltage, and the power supply voltage is the constant voltage. The divided voltage is output as a reference voltage to the control circuit until the clamp voltage of the diode is reached, and when the power supply voltage reaches the clamp voltage, the clamp voltage is output as a reference voltage to the control circuit.
Claims (1)
するブリッヂ回路と、負荷電流に応じた検出電圧と基準
電圧回路の定電圧ダイオードによる基準電圧との比較に
基づいて上記ブリッヂ回路の駆動を制御する制御回路と
を備えた混成集積回路において、上記基準電圧回路に、
電源電圧を分圧する分圧抵抗器を備え、電源電圧が上記
定電圧ダイオードの上記クランプ電圧に達するまで上記
分圧電圧を基準電圧として上記制御回路に出力し、電源
電圧が上記クランプ電圧に達したら上記クランプ電圧を
基準電圧として上記制御回路に出力することを特徴とす
る混成集積回路。1. A bridge circuit for driving a load by bridge-connecting active elements, and driving the bridge circuit based on a comparison between a detection voltage according to a load current and a reference voltage by a constant voltage diode of a reference voltage circuit. In a hybrid integrated circuit having a control circuit for controlling, in the reference voltage circuit,
A voltage divider resistor for dividing the power supply voltage is provided, and the divided voltage is output to the control circuit as a reference voltage until the power supply voltage reaches the clamp voltage of the constant voltage diode, and when the power supply voltage reaches the clamp voltage. A hybrid integrated circuit, wherein the clamp voltage is output to the control circuit as a reference voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4085701A JPH05291918A (en) | 1992-04-07 | 1992-04-07 | Hybrid integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4085701A JPH05291918A (en) | 1992-04-07 | 1992-04-07 | Hybrid integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291918A true JPH05291918A (en) | 1993-11-05 |
Family
ID=13866130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4085701A Pending JPH05291918A (en) | 1992-04-07 | 1992-04-07 | Hybrid integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291918A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000079682A1 (en) * | 1999-06-18 | 2000-12-28 | Matsushita Electric Industrial Co., Ltd. | Output controller |
| CN104459293A (en) * | 2013-09-13 | 2015-03-25 | 阿尔卑斯电气株式会社 | Voltage detection device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5826572A (en) * | 1981-08-10 | 1983-02-17 | Mitsubishi Electric Corp | Controlling device |
| JPS63256015A (en) * | 1987-04-14 | 1988-10-24 | Takaoka Ind Ltd | Reset circuit for microcomputer |
| JPH02260712A (en) * | 1989-03-31 | 1990-10-23 | Hitachi Ltd | Switching circuit |
| JPH0385815A (en) * | 1989-08-30 | 1991-04-11 | Hitachi Ltd | Reset circuit |
-
1992
- 1992-04-07 JP JP4085701A patent/JPH05291918A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5826572A (en) * | 1981-08-10 | 1983-02-17 | Mitsubishi Electric Corp | Controlling device |
| JPS63256015A (en) * | 1987-04-14 | 1988-10-24 | Takaoka Ind Ltd | Reset circuit for microcomputer |
| JPH02260712A (en) * | 1989-03-31 | 1990-10-23 | Hitachi Ltd | Switching circuit |
| JPH0385815A (en) * | 1989-08-30 | 1991-04-11 | Hitachi Ltd | Reset circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000079682A1 (en) * | 1999-06-18 | 2000-12-28 | Matsushita Electric Industrial Co., Ltd. | Output controller |
| US6424131B1 (en) | 1999-06-18 | 2002-07-23 | Matsushita Electric Industrial Co., Ltd. | Output controller |
| CN104459293A (en) * | 2013-09-13 | 2015-03-25 | 阿尔卑斯电气株式会社 | Voltage detection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5589759A (en) | Circuit for detecting voltage variations in relation to a set value, for devices comprising error amplifiers | |
| US5081379A (en) | Current-sensing circuit for an ic power semiconductor device | |
| US4893211A (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
| US5004970A (en) | Device and a process for detecting current flow in a MOS transistor | |
| CN112882525A (en) | Semiconductor integrated circuit for voltage regulator and in-vehicle electronic apparatus | |
| JPH075225A (en) | Circuit structure for monitoring of drain current of metal-oxide semiconductor field-effect transistor | |
| EP0357366B1 (en) | Improved current mirror circuit | |
| US20040113630A1 (en) | Voltage detecting circuit | |
| JPH09257840A (en) | Overcurrent detecting circuit | |
| JPH05291918A (en) | Hybrid integrated circuit | |
| US3979663A (en) | Constant current source | |
| JPH0136591B2 (en) | ||
| JP3959924B2 (en) | Load drive circuit | |
| US4567388A (en) | Clamp circuit | |
| US20240113703A1 (en) | Oring fet control circuit and method | |
| JP3063345B2 (en) | Saturation prevention circuit | |
| JP2000299940A (en) | Charging apparatus | |
| JPH11312021A (en) | Regulator circuit and method for adjusting output voltage of the same circuit | |
| JPH09305245A (en) | Remote sense type power unit | |
| JPH0612926B2 (en) | Control device protection circuit | |
| JPH11312020A (en) | Regulator circuit and method for adjusting output voltage of the same circuit | |
| JP2003324338A (en) | Current clamp circuit | |
| JP2000056841A (en) | Voltage limiter circuit | |
| JPH06113441A (en) | Current detection circuit | |
| JPH04271182A (en) | Light emitting device drive circuit |