JP2567786B2 - 半導体素子リードフレーム用はんだ鍍金装置 - Google Patents

半導体素子リードフレーム用はんだ鍍金装置

Info

Publication number
JP2567786B2
JP2567786B2 JP14660392A JP14660392A JP2567786B2 JP 2567786 B2 JP2567786 B2 JP 2567786B2 JP 14660392 A JP14660392 A JP 14660392A JP 14660392 A JP14660392 A JP 14660392A JP 2567786 B2 JP2567786 B2 JP 2567786B2
Authority
JP
Japan
Prior art keywords
lead frame
solder plating
semiconductor element
pair
shield plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14660392A
Other languages
English (en)
Other versions
JPH05315505A (ja
Inventor
明久 本郷
誠二 石川
雅博 星野
淳 菅原
義博 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Toshiba Corp
Japan Semiconductor Corp
Original Assignee
Ebara Corp
Toshiba Corp
Iwate Toshiba Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp, Toshiba Corp, Iwate Toshiba Electronics Co Ltd filed Critical Ebara Corp
Priority to JP14660392A priority Critical patent/JP2567786B2/ja
Publication of JPH05315505A publication Critical patent/JPH05315505A/ja
Application granted granted Critical
Publication of JP2567786B2 publication Critical patent/JP2567786B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子が実装させた
リードフレームにはんだ鍍金を行う半導体素子リードフ
レーム用はんだ鍍金装置に関するものである。
【0002】
【従来技術】図3及び図4は従来のこの種の半導体素子
リードフレーム用はんだ鍍金装置の概略構成を示す図
で、図3は斜視図、図4は断面図である。図示するよう
にはんだ鍍金槽1内には図示しない鍍金液が収容されて
おり、この鍍金液に浸漬して所定の間隔で遮蔽板2,2
が対向するように配置されている。該遮蔽板2,2の間
に治具5により挾持されたリードフレーム4が吊り下げ
られている。なお、リードフレーム4には半導体素子3
が実装されている。遮蔽板2,2の外側には陽電極6が
配置されている。この陽電極6には、例えばチタン材で
形成された網、所謂チタンケース6aにはんだ粒6bが
収容された構造のものを用いる。
【0003】上記構成の半導体素子リードフレーム用は
んだ鍍金装置において、治具5に挟持されたリードフレ
ーム4を陰極とし、直流電源7からリードフレーム4と
陽電極6の間に電流を流すと、リードフレーム4の表面
にはんだ鍍金ができる。なお、遮蔽板2,2は陽電極6
とリードフレーム4の間に均一に電流が流れるようにす
るために、開口部2a,2aが設けられている。
【0004】
【発明が解決しようとする課題】上記のような従来の半
導体素子リードフレーム用はんだ鍍金装置においては、
リードフレーム4の上端を治具5で挟持して遮蔽板2,
2の間の鍍金液中に浸漬しているので、この浸漬中にリ
ードフレーム4が薄いため曲がってしまったり、また下
からの鍍金液の循環流によりリードフレーム4が動いて
しまう。リードフレーム4が曲がったり動いてしもうと
はんだ鍍金が均一に形成されないという問題が生じる。
【0005】本発明は上述の点に鑑みてなされたもの
で、リードフレームが鍍金液中に浸漬する際曲がった
り、鍍金液の循環流によりリードフレーム4が動いてし
まうことがなく、均一なはんだ鍍金ができる半導体素子
リードフレーム用はんだ鍍金装置を提供することを目的
とする。
【0006】
【課題を解決するための手段】上記課題を解決するため
本発明は、図1に示すような鍍金液が収容された鍍金槽
1内に所定の間隔を設けて一対の陽電極6,6を対向し
て配置すると共に、該陽電極6,6の間に所定の間隔を
設けて一対の遮蔽板2,2を配置し、該遮蔽板2,2の
間に半導体素子3が実装されたリードフレーム4の単品
を治具5により挾持して浸漬し、該リードフレーム4を
陰電極とし該リードフレーム4と陽電極6,6の間に所
定の電流を通電し、リードフレーム4にはんだ鍍金を施
す半導体素子リードフレーム用はんだ鍍金装置におい
て、一対の遮蔽板2,2の間にリードフレーム4を該遮
蔽板間2,2の略中央位置に導く一対のガイド板8,8
を上部間隔が広く下部間隔が狭く対向して配置した。
【0007】
【作用】本発明によれば半導体素子リードフレーム用は
んだ鍍金装置を上記のように構成するので、上端を治具
5で挟持されたリードフレーム4の下端はガイド板8,
8に案内され、遮蔽板2,2の略中央に案内されるか
ら、薄いリードフレーム4が曲がることなく、更に鍍金
液の循環により動かされることもない。従って、均一な
はんだ鍍金が可能となる。
【0008】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1及び図2は本発明の半導体素子リードフレー
ム用はんだ鍍金装置の構成を示す図で、図1は断面図、
図2は斜視図である。図示する通り、鍍金槽1内に所定
の間隔を設けて一対の陽電極6,6を対向して配置し、
該陽電極6,6の間に所定の間隔を設けて一対の遮蔽板
2,2を配置し、該遮蔽板2,2の間に半導体素子3が
実装されたリードフレーム4の単品を治具5により挾持
して浸漬し、該リードフレーム4を陰電極とし該リード
フレーム4と陽電極6,6の間に所定の電流を通電し、
リードフレーム4にはんだ鍍金を施すように構成した点
は、図2及び図3に示す従来のはんだ鍍金装置と同一で
ある。
【0009】本発明のはんだ鍍金槽は、図示するように
遮蔽板2,2の間に、対向して配置された一対のガイド
板8,8が設けられている。対向するガイド板8,8の
間隔が上端が広く下端が狭く構成されており、最狭部t
の間隔がリードフレーム4の厚さより若干大きく、その
位置が遮蔽板の略中央に位置するようになっている。
【0010】上記構成のはんだ鍍金装置において、上端
が治具5により挟持されたリードフレーム4を遮蔽板
2,2の間に降下すると、リードフレーム4の下端はガ
イド板8,8に案内されて降下し、最狭部tを通過した
ところで遮蔽板2,2の略中央部に固定される。このと
き最狭部tの間隔がリードフレーム4の厚さより若干大
きく形成されているから、リードフレーム4は治具5と
ガイド板8,8の最狭部tでその上下端が固定されたこ
とになる。これにより、薄いリードフレーム4が鍍金液
に浸漬中に曲がることなく、且つ鍍金液の下方からの循
環により動くこともない。その結果、リードフレーム4
に均一に鍍金が施される。
【0011】なお、上記実施例においては、リードフレ
ーム8,8の対向間隔を上方が広く下方が狭く所謂テー
パー状に構成したが、リードフレーム8,8の対向間隔
はこれに限定されるものではなく、例えば上端から下端
に至るまでリードフレームの厚さより若干大きい同じ寸
法であってもよいことは当然である。
【0012】
【発明の効果】以上説明したように本発明によれば、遮
蔽板の間に前記リードフレームを該遮蔽板間の所定位置
に導く一対のガイド板を対向して配置したので、薄いリ
ードフレームが鍍金液中に浸漬中に曲がることなく、且
つ鍍金液の循環流により動かされることがないから、均
一な鍍金が可能になるという優れた効果が得られる。
【図面の簡単な説明】
【図1】本発明の半導体素子リードフレーム用はんだ鍍
金装置の概略構成を示す断面図である。
【図2】本発明の半導体素子リードフレーム用はんだ鍍
金装置の概略構成を示す斜視図である。
【図3】従来の半導体素子リードフレーム用はんだ鍍金
装置の概略構成を示す斜視図である。
【図4】従来の半導体素子リードフレーム用はんだ鍍金
装置の概略構成を示す断面図である。
【符号の説明】
1 鍍金槽 2 遮蔽板 3 半導体素子 4 リードフレーム 5 治具 6 陽電極 7 直流電源 8 ガイド板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石川 誠二 東京都大田区羽田旭町11番1号 株式会 社荏原製作所内 (72)発明者 星野 雅博 東京都大田区羽田旭町11番1号 株式会 社荏原製作所内 (72)発明者 菅原 淳 岩手県北上市北工業団地6番6号 岩手 東芝エレクトロニクス株式会社内 (72)発明者 松田 義博 岩手県北上市北工業団地6番6号 岩手 東芝エレクトロニクス株式会社内 (56)参考文献 特開 平2−125898(JP,A) 特開 平5−295509(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 鍍金液が収容された鍍金槽内に所定の間
    隔を設けて一対の陽電極を対向して配置すると共に、該
    陽電極の間に所定の間隔を設けて一対の遮蔽板を配置
    し、該遮蔽板の間に半導体素子が実装されたリードフレ
    ームの単品を治具により挾持して浸漬し、該リードフレ
    ームを陰電極とし該リードフレームと前記陽電極の間に
    所定の電流を通電し、前記リードフレームにはんだ鍍金
    を施す半導体素子リードフレーム用はんだ鍍金装置にお
    いて、 前記一対の遮蔽板の間に前記リードフレームを該遮蔽板
    間の所定位置に導く一対のガイド板を対向して配置した
    ことを特徴とする半導体素子リードフレーム用はんだ鍍
    金装置。
JP14660392A 1992-05-12 1992-05-12 半導体素子リードフレーム用はんだ鍍金装置 Expired - Fee Related JP2567786B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14660392A JP2567786B2 (ja) 1992-05-12 1992-05-12 半導体素子リードフレーム用はんだ鍍金装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14660392A JP2567786B2 (ja) 1992-05-12 1992-05-12 半導体素子リードフレーム用はんだ鍍金装置

Publications (2)

Publication Number Publication Date
JPH05315505A JPH05315505A (ja) 1993-11-26
JP2567786B2 true JP2567786B2 (ja) 1996-12-25

Family

ID=15411467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14660392A Expired - Fee Related JP2567786B2 (ja) 1992-05-12 1992-05-12 半導体素子リードフレーム用はんだ鍍金装置

Country Status (1)

Country Link
JP (1) JP2567786B2 (ja)

Also Published As

Publication number Publication date
JPH05315505A (ja) 1993-11-26

Similar Documents

Publication Publication Date Title
US6179983B1 (en) Method and apparatus for treating surface including virtual anode
US5788829A (en) Method and apparatus for controlling plating thickness of a workpiece
US6887113B1 (en) Contact element for use in electroplating
JPS5871388A (ja) 消耗アム−ド選択メツキ装置
US5744013A (en) Anode basket for controlling plating thickness distribution
KR960002124B1 (ko) 도금 장치
JP5649591B2 (ja) 電気めっき用保持具およびこの保持具を用いた電気めっき装置
JP2567786B2 (ja) 半導体素子リードフレーム用はんだ鍍金装置
JP2000355797A (ja) プリント基板保持用治具及びめっき装置
KR830002066A (ko) 구리이온이 함유되어 있는 욕(浴)에서 구리이온을 제거하는 방법
US11887882B2 (en) Holding jig
JP3329056B2 (ja) メッキ方法およびその装置
JPH0570986A (ja) 電解銅めつき法および電解銅めつき装置
TWI846975B (zh) 陽極組合體
JP2004519558A (ja) 内部熱スプレッダめっき方法および装置
JP3229261B2 (ja) 小物部品メッキ装置及び方法
GB2103248A (en) Selective plating apparatus
JP2798517B2 (ja) ウエーハ用メッキ装置
JPS59173292A (ja) 電着方法
JP3229259B2 (ja) 小物部品メッキ装置及び方法
KR970005333Y1 (ko) 웨이퍼 시편에 도금장치
JPS58113773U (ja) 電解処理装置
SU1242543A1 (ru) Устройство дл нанесени гальванических покрытий на металлические ленты
JPS63100197A (ja) 電解メツキ装置
JP2022019235A (ja) めっき治具

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees