JP2561868B2

JP2561868B2 - 干渉波検出回路

Info

Publication number: JP2561868B2
Application number: JP2026179A
Authority: JP
Inventors: 軍吉佐藤; 隆井上
Original assignee: Kokusai Denshin Denwa KK
Current assignee: KDDI Corp
Priority date: 1990-02-07
Filing date: 1990-02-07
Publication date: 1996-12-11
Anticipated expiration: 2011-12-11
Also published as: JPH03231542A

Description

【発明の詳細な説明】（発明の技術分野）本発明は、ディジタル衛星通信システムにおいて、通
信帯域内に干渉波として混入してくる無変調波、狭帯域
FM波あるいはこれらの掃引波を検出する干渉波検出装置
に関するものである。

（従来技術とその問題点）衛星通信システムの発展にともない、同一の衛星にア
クセスする地球局数も増加してきており、地球局装置の
不具合や誤操作等によって無変調波や狭帯域FM波、ある
いはその掃引波が不要波として発射される事態が生じる
ことがある。ディジタル衛星通信で導入されている時分
割多元接続方式（TDMAシステム）の場合には、自局に割
り当てられたある一定時間帯内に同一の搬送波周波数を
用いてバースト状のTDMA信号を送信するため、各局の送
信バーストが衛星上で衝突しないように各局からのバー
スト送出タイミングを高精度で制御するバースト同期を
確立するため、TDMAフレーム毎に同期バーストが挿入さ
れている。基準局から送出される同期バースト（基準バ
ースト）はTDMAシステムの同期維持だけでなく、システ
ム制御にも使用されている。このような通信システムに
干渉波が混入すると、信号品質の劣化だけでなくバース
ト同期の維持や基準バーストによるシステム制御ができ
なくなり通信不能となる場合がある。

入力信号帯域に混入してきた干渉波検出法として、位
相同期回路を用いて狭帯域干渉波に同期させた時の電圧
制御発振器の出力周波数から干渉波周波数を求める方
式、あるいは入力信号帯域を中心周波数の異なる多数の
狭帯域フィルタで構成したフィルタ・マルチプレクサで
帯域分割し、分割された帯域内の信号成分を検波してデ
ィジタル値に変換してCPUで演算処理を行って干渉波周
波数を指定する方法等がある。位相同期回路を用いた干
渉波検出回路は、回路構成が簡単で無変調波や受信々号
帯域内を連続して掃引している干渉波を検出・追尾する
ことは容易であるが、入力信号に混入した干渉波が不連
続な場合や断続している場合には位相同期回路の同期維
持を図ることができない。また、干渉波レベルが小さく
なると位相同期回路の同期状態が不安定になり干渉波の
有無を判定することが困難になる欠点があった。一方、
フィルタ・マルチプレクサ方式は不連続あるいは断続し
た干渉波でも検出可能であるが、信号電力より低電力の
干渉波を検出する場合には所望の伝送帯域内を多数の狭
帯域フィルタを用いて分割して検出感度を高めたフィル
タ・マルチプレクサと該マルチプレクサの検波出力をデ
ィジタル値に変換する多数のA/D変換器と高速動作のCPU
が必要である。そのため、干渉波検出回路の装置規模が
大きくなると共に装置価格が高くなる欠点があった。

（発明の目的）本発明は、それぞれ位相同期回路とフィルタ・マルチ
プレクサの機能を組み合わせることでこれらの問題点を
解決し、比較的簡単な構成で干渉波周波数を推定できる
マルチプレクサ掃引方式による干渉波検出回路を提供す
るものである。

（発明の構成）この目的を達成するために、本発明による干渉波検出
回路は次のように構成されている。

干渉波検出回路を、電圧制御発振器を局部発振器とす
る周波数変換器と、該周波数変換器の出力周波数波帯域
内に中心周波数を設定した複数の狭帯域通過フィルタを
用いたマルチプレクサと、該マルチプレクサの出力を検
波してディジタル電圧値に変換する回路と、検波したデ
ィジタル電圧値を演算処理するCPUと、CPU出力で前記電
圧制御発振器の発振周波数を制御するためのD/A変換器
とで構成し、 CPUからの制御信号によって該電圧制御発振器の発振
周波数を掃引し、周波数変換された所望の入力信号帯域
成分を該マルチプレクサに加え、その出力を検波してデ
ィジタル電圧値に変換してCPUに加える手段を備え、ディジタル変調信号とこれに混入した狭帯域干渉波の
電力密度が大幅に異なっていることに着目してCPUで演
算処理することによって干渉波の有無と干渉波周波数お
よび干渉波周波数の変化方向を判定して追尾し、干渉波
周波数と等しい該電圧制御発振器の発振周波数が得られ
るようにしたことを特徴とする干渉波検出回路を提供可
能にしている。

また、前述した複数の帯域通過フィルタを用いたマル
チプレクサの通過帯域幅に検出速度は比例するが追尾精
度は反比例関係になることから、通過帯域幅の広いマル
チプレクサを用いて検出速度の速い干渉波検出回路を構
成し、一方、干渉波追尾回路には追尾が高精度で行える
ように比較的狭い帯域幅のマルチプレクサを用いること
によって、干渉波の検出を迅速に行って高精度で干渉波
周波数に追尾した該電圧制御発振器の出力周波数を出力
させることも出来る。

以下図面により本発明を詳細に説明する。

本発明による干渉波検出回路を用いた干渉波除去回路
の第一の実施例を図１に示す。入力端子１に加えられた
IF帯信号は、ハイブリッド２で分岐され、それぞれ第１
線路３、第２線路４に加えられる。第１線路３のIF帯信
号は干渉波検出回路16に加えられて、干渉波の有無と干
渉波周波数の検出に用いられ、第２線路４のIF帯信号は
ハイブリッド５で分岐され一方は干渉波除去回路７に加
えられ、他方はIF線路６に加えられる。干渉波除去回路
７では、干渉波が検出されると干渉波周波数の存在する
信号周波数帯域を帯域阻止フィルタ（BEF）９で除去す
る。また、IF線路６は、干渉波を含まない通常状態にお
けるIF帯信号のバイパス伝送路であり、スイッチ14を経
て出力端子15に接続される。

干渉波除去回路７は、第１の乗算器（MIX）８、狭帯
域干渉波除去用の帯域阻止フィルタ（BEF）９、第２のM
IX11、局部発振器信号を分岐して該第１と第２のMIXへ
加えるためのハイブリッド13および周波数変換によって
生じるイメージ周波数成分を除去して所望の信号帯域成
分のみを通過させる帯域通過フィルタ（BPF）10、12と
で構成されている。干渉波除去回路７は、該第１と該第
２の乗算器8,11への局部発振器信号を出力する局部発振
器として用いられる電圧制御発振器（VCO）22の周波数
を変化させることによって周波数可変形の狭帯域阻止フ
ィルタとして機能する。本装置の入力端子１に加えられ
たIF帯信号に干渉波が混入すると干渉波検出回路16によ
って干渉波が検出され、検出した干渉波の中心周波数を
求めてD/A変換器21を介してVCO22に加えられるVCO制御
信号とスイッチ14に加えられるスイッチ切替信号を出力
する。従って、該干渉波除去回路16に加えられたIF帯信
号は、信号成分を含めた干渉波の存在する周波数帯域が
帯域阻止フィルタ９で除去される。また、干渉波を検出
すると干渉波検出回路７はスイッチ14を切替えて干渉帯
域を除去したIF帯信号を出力端子15に出力する。

本実施例における干渉波検出回路16は、第３のMIX1
7、中心周波数の異なる２組の狭帯域BPFを用いたマルチ
プレクサ18、該マルチプレクサ18で分割した帯域毎の出
力を検波してディジタル電圧値に変換するA/D変換器19,
20、これらのディジタル値を演算処理するCPU24、CPU出
力でVCO22の発振周波数を制御するためのD/A変換器21、
VCO22の出力を分岐するハイブリッド23とで構成されて
いる。

干渉波検出回路16に加えられたIF帯信号は、VCO22とM
IX17でマルチプレクサ18の動作周波数帯に変換された
後、マルチプレクサ18に加えられ帯域分割される。マル
チプレクサ18を構成している２組の狭帯域BPFの出力端
子にはそれぞれ検波器とA/D変換器が接続されており、
各分割帯域のアナログ検波電圧をA/D変換したディジタ
ル電圧値がCPU24のメモリに取り込まれる。CPU24はVCO2
2を掃引し所望の信号帯域における干渉波の存在しない
場合の検波電圧値を基準にしてある定められたアルゴリ
ズムに従ってディジタル演算処理を行い、掃引帯域毎に
干渉波の有無を判定する。この様なディジタル演算処理
により、ある周波数帯域に干渉波が存在すると判定され
た場合には、VCO22の掃引を停止してマルチプレクサ18
の複数出力レベルの大小関係を比較して干渉波を追尾す
る。

該マルチプレクサ18を２組の狭帯域フィルタを用いて
構成した干渉波検出回路の検出・追尾動作について以下
詳細に説明する。

第２図は中心周波数がf1とf2の狭帯域通過フィルタBP
F−１とBPF−２を通過損失3dBの点で交叉するように配
置した構成のマルチプレクサを用い、干渉波を含む信号
成分を検波した場合の周波数対検波レベル関係を示して
いる。ここで、信号帯域に比較してBPF−１とBPF−２の
通過帯域幅を十分狭くすると、電力密度の異なる信号成
分の検波レベルＰSと干渉波が存在する場合の検波レベ
ルP1またはP2との差異が大きくなり干渉波を高感度で検
出することが可能になる。従って、VCOを掃引して前記
乗算器17で周波数変換された信号帯域内における該マル
チプレクサ18の検波レベルを干渉波が存在していない時
の検波レベルと比較するか、または信号成分の検波レベ
ル以上の点に閾値を設定しておくことにより干渉波の有
無を判定し、VCOの掃引周波数から干渉波周波数を推定
することができる。更に、干渉波周波数が変化している
場合の追尾に関しては、第２図に示すようにBPF−１とB
PF−２の検波レベルの大小関係を比較することによって
干渉波周波数の変化方向を判定することができる。な
お、２組以上のBPFを用いてマルチプレクサを構成する
ことによって、干渉波周波数の推定精度の向上を図るこ
とも可能である。

本発明による第２の実施例を第３図に示す。前記第１
の実施例の干渉波検出回路16のフィルタ・マルチプレク
サ18を掃引して干渉波を検出しこれに追尾する場合、該
マルチプレクサの通過帯域幅が狭い方が干渉波検出感度
は向上するが、信号帯域内を掃引する速度が制約を受け
る。一方、該マルチプレクサ１の通過帯域幅を広くする
と掃引速度を早くできるが、検出感度が低下するだけで
なく干渉波周波数の推定精度も低下する問題がある。こ
れらの問題解決のため、本実施例では干渉波検出回路を
それぞれ検出機能と追尾機能を有する回路で構成にする
ことによって解決を図っている。すなわち、本実施例で
は干渉波検出回路への入力信号を２分岐し、双方に第１
の実施例の干渉波検出回路16と同様な構成の回路を接続
して追尾回路16aと検出回路26として動作させ、それぞ
れ追尾回路16aと検出回路26に用いるマルチプレクサの
通過帯域幅を異ならせ、帯域幅の広いBPFを用いたマル
チプレクサで干渉波の検出を行い、帯域幅の狭いBPFを
用いたマルチプレクサで干渉波を追尾するようにするこ
とで干渉波検出の迅速化と高精度な干渉波周波数の追尾
を可能にしている。

以下図面を用いて第２の実施例の構成とその動作を説
明する。

本実施例における検出回路は、MIX27、複数の狭帯域B
PFを用いたマルチプレクサ28、該マルチプレクサ28で分
割した各帯域の出力を検波してディジタル電圧値に変換
するA/D変換器29,30、これらのディジタル値を演算処理
するCPU24,CPU24の出力でVCO32の発振周波数を制御する
ためのD/A変換器31,VCO32とで構成されている。

入力信号端子１に加えられたIF帯信号は、ハイブリッ
ド2,5によって分岐され、干渉波除去回路7,IF線路６お
よび干渉波検出回路に加えられる。干渉波検出回路へ加
えられたIF帯信号は、ハイブリッド25で分岐され、干渉
波の検出回路26と追尾回路16aに加えられる。検出回路2
6に加えられたIF帯信号は、VCO32とMIX27でマルチプレ
クサ28の動作周波数帯に変換された後マルチプレクサ28
に加えられる。

該マルチプレクサ28の出力のアナログ検波電圧をA/D
変換したディジタル電圧値がCPU24のメモリに取り込ま
れる。CPU24はVCO32を掃引し所望の信号帯域における干
渉波の存在しない場合の検波電圧値を基準にしてある定
められたアルゴリズムに従ってディジタル演算処理を行
い、掃引帯域毎に干渉波の有無を判定する。この様なデ
ィジタル演算処理により、ある周波数帯域に干渉波が存
在すると判定された場合には、VCO32の掃引を停止して
マルチプレクサ28の複数出力レベルの大小関係を比較し
て干渉波の中心周波数を求め、CPU24を介して追尾回路1
6のVCO22の発振周波数を制御する。追尾回路16aは第１
図の実施例の干渉波検出回路16と構成が同じであり、検
出回路26の情報に基づいたCPU24の制御によってVCO22の
周波数を設定して、干渉波周波数が変化している場合は
これに追尾したVCO22の出力を干渉波除去回路７に出力
する。また、CPU24よりスイッチ切替信号がスイッチ14
に送られ、干渉波除去回路７のIF帯信号を出力端子15に
出力する。なお、干渉波が存在しないと判定された場合
には、CPU24はIF線路６を経由してきたIF帯信号をその
まま出力端子15に出力する。

また、追尾回路16aのVCO22の出力を分岐して検出回路
26の乗算器27へ加え、且つ、干渉波の検出と追尾動作に
伴うCPU24からの制御シーケンスを変更することによっ
て、検出回路26のD/A変換器31とVCO32を省略することも
できる。

（発明の効果）以上詳細に説明したように、本発明による干渉波検出
回路を用いると衛星回線に突発的に混入してくる狭帯域
の干渉波を迅速に検出し、これに高精度で追尾した電圧
制御発振器の出力周波数を得ることができる。

【図面の簡単な説明】

第１図，第３図は本発明による干渉波除去装置の実施例
の構成を表したブロック図、第２図は本発明装置の動作
を説明するための特性図である。１……入力端子、2,5,13,23,25……ハイブリッド、3,4,
6……IF線路、７……干渉波除去回路、8,11,17,27……
乗算器（MIX）、９……帯域阻止フィルタ（BRF）、10,1
2……帯域通過フィルタ（BEF）、14……スイッチ、15…
…出力端子、16……干渉波検出回路、16a……追尾回
路、18,28……マルチプレクサ、19,20,29,30……検波器
とA/D変換器、21,31……D/A変換器、22,32……電圧制御
発振器（VCO）、24……CPU。

Claims

(57)【特許請求の範囲】

【請求項１】入力信号が第一線路と第二線路とに分岐さ
れ、該第二線路には、第１の乗算器と第２の乗算器との間に
狭帯域阻止フィルタと周波数変換された所望信号帯域成
分のみを通過させる帯域通過フィルタとが接続され、前記第一線路では、入力信号として入力されたディジタ
ル変調信号に混入した狭帯域干渉波を検出する干渉波検
出回路の出力で発振周波数が制御される電圧制御発振器
の出力を前記第二線路の該第１と第２の乗算器の局所発
振器信号として加えることによって阻止帯域の中心周波
数を制御するように構成された狭帯域干渉波除去回路に
おいて、前記干渉波検出回路は、第３の乗算器と、複数の狭帯域
通過フィルタを用いたマルチプレクサと、該マルチプレ
クサの出力を検波してディジタル電圧値に変換する回路
と、検波したディジタル電圧値を演算処理するCPUと、
該CPUの出力で前記電圧制御発振器の発振周波数を制御
するためのD/A変換器とを備えて、前記入力信号が該電
圧制御発振器出力を局部発振器信号とする該第３の乗算
器に加えられて周波数変換され、該周波数変換された所
望の信号帯域内に中心周波数を設定された該マルチプレ
クサの出力を検波してディジタル電圧値に変換して前記
CPUに加えられるように構成され、該電圧制御発振器の発振周波数は前記CPUからの制御信
号によって掃引され、所望の信号帯域内を掃引された該
マルチプレクサの複数出力のディジタル電圧値が前記CP
Uで演算処理されることによって、前記干渉波の有無と
該干渉波の周波数および該干渉波周波数の変化方向を判
定して該干渉波を追尾できるように構成されたことを特
徴とする干渉波検出回路。
【請求項２】入力信号が第一線路と第二線路とに分岐さ
れ、該第二線路には、第１の乗算器と第２の乗算器との間に
狭帯域阻止フィルタと周波数変換された所望信号帯域成
分のみを通過させる帯域通過フィルタとが接続され、前記第一線路では、入力信号として入力されたディジタ
ル変調信号に混入した狭帯域干渉波を追尾する干渉波追
尾回路の出力で発振周波数が制御される第一の電圧制御
発振器の出力を前記第二線路の該第１と第２の乗算器の
局部発振器信号として加えることによって阻止帯域の中
心周波数を制御するように構成された狭帯域干渉波除去
回路において、前記干渉波追尾回路は、第一線路に、第３の乗算器と、
複数の狭帯域通過フィルタを用いた第一のマルチプレク
サと、該第一のマルチプレクサの出力を検波してディジ
タル電圧値に変換する回路と、検波したディジタル電圧
値を演算処理するCPUと、該CPUの出力で前記第一の電圧
制御発振器の発振周波数を制御するためのD/A変換器と
を備えて、前記入力信号が該第一の電圧制御発振器の出
力を局部発振器信号とする該第３の乗算器に加えられて
周波数変換され、該周波数変換された所望の信号帯域内
に中心周波数を設定された該第一のマルチプレクサの出
力を検波してディジタル電圧値に変換して前記CPUに加
えられるように構成され、さらに、前記第一線路から分岐した分岐入力を通す第３
の線路を備え、該第３の線路には、第４の乗算器と、該
第一線路の狭帯域フィルタより通過帯域幅を広くした複
数の狭帯域通過フィルタを用いた第二のマルチプレクサ
と、該第二のマルチプレクサの出力を検波してディジタ
ル電圧値に変換する回路と、検波したディジタル電圧値
を演算処理するCPUと、第二の電圧制御発振器と、該CPU
出力で該第二の電圧制御発振器の発振周波数を制御する
ためのD/A変換器とを有する干渉波検出回路を備え、該第二の電圧制御発振器の発振周波数は前記CPUからの
制御信号によって掃引されて前記第４の乗算器の局部発
振器信号として加えられ所望の信号帯域内を掃引された
該第二のマルチプレクサ出力のディジタル電圧値を前記
CPUで演算処理することによって、干渉波の有無を迅速
に判定し、ある周波数帯域に干渉波が存在すると判定さ
れたとき、該第二の電圧制御発振器の掃引を停止して、
該干渉波の中心周波数を求め、前記CPUを介して前記干
渉波追尾回路の前記第一の電圧制御発振器の発振周波数
を制御し、該干渉波検出回路からの情報に基づいて該第
一の電圧制御発振器の発振周波数が制御され、該干渉波
周波数の変化方向を判定して該干渉波を追尾できるよう
に構成されたことを特徴とする干渉波検出回路。
【請求項３】入力信号が第一線路と第二線路とに分岐さ
れ、該第二線路には、第１の乗算器と第２の乗算器との間に
狭帯域阻止フィルタと周波数変換された所望信号帯域成
分のみを通過させる帯域通過フィルタとが接続され、前記第一線路では、入力信号として入力されたディジタ
ル変調信号に混入した狭帯域干渉波を追尾する干渉波追
尾回路の出力で発振周波数が制御される第一の電圧制御
発振器の出力を前記第二線路の該第１と第２の乗算器の
局部発振器信号として加えることによって阻止帯域の中
心周波数を制御するように構成された狭帯域干渉波除去
回路において、前記干渉波追尾回路は、第一線路に、第３の乗算器と、
複数の狭帯域通過フィルタを用いた第一のマルチプレク
サと、該第一のマルチプレクサの出力を検波してディジ
タル電圧値に変換する回路と、検波したディジタル電圧
値を演算処理するCPUと、該CPUの出力で前記第一の電圧
制御発振器の発振周波数を制御するためのD/A変換器と
を備えて、前記入力信号が該第一の電圧制御発振器の出
力を局部発振器信号とする該第３の乗算器に加えられて
周波数変換され、該周波数変換された所望の信号帯域内
に中心周波数を設定された該第一のマルチプレクサの出
力を検波してディジタル電圧値に変換して前記CPUに加
えられるように構成され、該第一の電圧制御発振器の発振周波数は前記CPUからの
制御信号によって掃引され、所望の信号帯域内を掃引さ
れた該第一のマルチプレクサの複数出力のディジタル電
圧値が前記CPUで演算処理されることによって、前記干
渉波の有無と該干渉波の周波数および該干渉波周波数の
変化方向を判定して該干渉波を追尾できるように構成さ
れ、さらに、前記第一線路から分岐した分岐入力を通す第三
線路を備え、該第三線路には、前記第一の電圧制御発振
器の出力を局部発振器信号とする第４の乗算器と、該第
一線路の狭帯域フィルタより通過帯域幅を広くした複数
の狭帯域通過フィルタを用いた第二のマルチプレクサ
と、該第二のマルチプレクサの出力を検波してディジタ
ル電圧値に変換する回路と、検波したディジタル電圧値
を演算処理するCPUとを有する干渉波検出回路を備え、前記第一の電圧制御発振器の発振周波数は前記CPUから
の制御信号によって掃引され、所望の信号帯域内を掃引
された該第二のマルチプレクサ出力のディジタル電圧値
を前記CPUで演算処理することによって、干渉波の有無
を迅速に判定し、ある周波数帯域に干渉波が存在すると
判定されたとき、前記第一の電圧制御発振器の掃引を停
止して、該干渉波の中心周波数を求め、前記CPUを介し
て前記干渉波追尾回路の該第一の電圧制御発振器の発振
周波数を制御し、該干渉波検出回路からの情報に基づい
て該第一の電圧制御発振器の発振周波数が制御され、該
干渉波周波数の変化方向を判定して該干渉波を追尾でき
るように構成されたことを特徴とする干渉波検出回路。