JP2560456B2 - Semiconductor chip mounting structure - Google Patents

Semiconductor chip mounting structure

Info

Publication number
JP2560456B2
JP2560456B2 JP28281588A JP28281588A JP2560456B2 JP 2560456 B2 JP2560456 B2 JP 2560456B2 JP 28281588 A JP28281588 A JP 28281588A JP 28281588 A JP28281588 A JP 28281588A JP 2560456 B2 JP2560456 B2 JP 2560456B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
electrodes
circuit board
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28281588A
Other languages
Japanese (ja)
Other versions
JPH02129955A (en
Inventor
昌昭 浮田
恵 廣岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP28281588A priority Critical patent/JP2560456B2/en
Publication of JPH02129955A publication Critical patent/JPH02129955A/en
Application granted granted Critical
Publication of JP2560456B2 publication Critical patent/JP2560456B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、半導体チップの回路基板上への実装構造に
関し、特に、半導体光センサや半導体X線センサ等のチ
ップを実装するのに適した構造に関する。
TECHNICAL FIELD The present invention relates to a mounting structure of a semiconductor chip on a circuit board, and is particularly suitable for mounting a chip such as a semiconductor optical sensor or a semiconductor X-ray sensor. Regarding the structure.

<従来の技術> 一般に、ICチップ等の半導体チップを回路基板上に実
装する方法としては、チップをパッケージ内に収容して
装着する方法と、パッケージを用いずにベアチップのま
まで直接回路基板上に装着する方法があるが、実装の高
密度化の観点からはベアチップ実装の方が有利である。
<Prior Art> Generally, as a method of mounting a semiconductor chip such as an IC chip on a circuit board, a method of accommodating and mounting the chip in a package and a method of directly mounting the chip directly on the circuit board without using the package There is a method of mounting on the chip, but the bare chip mounting is more advantageous from the viewpoint of higher packing density.

ベアチップの実装法としては、従来、ワイヤボンディ
ング法、TAB(テープオートメイテッドボンディング)
法、フリップチップボンディング法等があり、高密度実
装化には特にフリップチップボンディング法が適してい
る。
Conventional bare chip mounting methods include wire bonding and TAB (tape automated bonding).
Method, flip chip bonding method, etc., and the flip chip bonding method is particularly suitable for high-density mounting.

<発明が解決しようとする課題> ところで、最も高密度の実装が可能なフリップチップ
ボンディング法においても、例えば2個のICチップを基
板上に実装して、これらのチップ相互間を電気的に接続
する必要のある場合、その接続のための配線を基板上に
設ける必要があって、その配線距離を短縮化するには限
界がある。例えば、第4図に示すように、2個のICチッ
プ41と42を基板43上にそれぞれフリップチップボンディ
ング法で装着し、ICチップ41の電極41aとICチップ42の
電極32aとを相互に接続する場合、基板43上での配線距
離は最低Lだけ必要となる。
<Problems to be Solved by the Invention> By the way, even in the flip-chip bonding method capable of the highest density mounting, for example, two IC chips are mounted on a substrate and these chips are electrically connected to each other. If necessary, it is necessary to provide wiring for the connection on the substrate, and there is a limit to shortening the wiring distance. For example, as shown in FIG. 4, two IC chips 41 and 42 are mounted on a substrate 43 by a flip chip bonding method, and an electrode 41a of the IC chip 41 and an electrode 32a of the IC chip 42 are connected to each other. In this case, the wiring distance on the substrate 43 is at least L.

この配線距離が長くなると、配線容量および抵抗の増
大、クロストークの増大、素子の負荷駆動能力の減少、
処理スピードの劣化、信号減衰、ノイズの増大等、様々
な弊害が発生して問題となる。
When this wiring distance becomes long, the wiring capacitance and resistance increase, the crosstalk increases, the load driving capability of the element decreases,
This causes various problems such as deterioration of processing speed, signal attenuation, and increase of noise, which becomes a problem.

このような問題を解決すべく、本出願人は既に、第5
図に示すような実装構造を提案している(特願昭62−11
6427号)。すなわち、2個の半導体チップ51と52を、互
いの電極形成面を対向させ、対応する電極間(51aと52
b,51bと52c,51cと52d)を直接はんだ付により接続する
とともに、基板53に孔53cを穿ってこの孔53c内に一方の
半導体チップ51を収容した状態で、他方の半導体チップ
52の残余の電極52a,52eを基板53上のパッドに直接はん
だ付けによって接続する構造である。
In order to solve such a problem, the present applicant has already proposed the fifth
We have proposed a mounting structure as shown in the figure (Japanese Patent Application No. 62-11).
6427). That is, the two semiconductor chips 51 and 52 are made to face each other with their electrode forming surfaces facing each other, and the corresponding electrodes (51a and 52a).
b, 51b and 52c, 51c and 52d) are directly connected by soldering, and a hole 53c is formed in the substrate 53 and one semiconductor chip 51 is accommodated in the hole 53c, and the other semiconductor chip
In this structure, the remaining electrodes 52a and 52e of 52 are directly connected to the pads on the substrate 53 by soldering.

この構造により、チップ51,52間の各電極は、基板53
上の配線を介することなく相互に直接接続されることに
なって、チップ間の配線距離は最小となるとともに、一
方のチップ51が基板53の孔53c内に嵌め込まれた状態で
その上に他方のチップ52が実装されるので、その実装密
度についても従来のフリップチップボンディング法によ
り有利となる。
With this structure, each electrode between the chips 51 and 52 is connected to the substrate 53.
Since they are directly connected to each other without passing through the upper wiring, the wiring distance between the chips is minimized, and one chip 51 is fitted into the hole 53c of the substrate 53 and the other is placed on the other. Since the chips 52 are mounted, the conventional flip chip bonding method is also advantageous in terms of mounting density.

しかし、このような構造を、例えば半導体光検出器等
に適用する場合、第5図におけるチップ51をセンサチッ
プとし、チップ52をそのICアンプとすることになるが、
センサチップ51の両側に入射する光を検出することがで
きず、また、このような構造のものを多数個組み合わせ
て、大面積のセンサとすることはできない。つまり、1
個のセンサチップ51に形成できる素子数分の検出器しか
作れない。
However, when such a structure is applied to, for example, a semiconductor photodetector, the chip 51 in FIG. 5 is used as a sensor chip and the chip 52 is used as its IC amplifier.
The light incident on both sides of the sensor chip 51 cannot be detected, and a large area sensor cannot be formed by combining a large number of such structures. That is, 1
Only as many detectors as the number of elements that can be formed on each sensor chip 51 can be made.

更に、ICアンプであるチップ52としては通常Siチップ
が用いられ、その熱伝導性は悪い。一方、センサチップ
51としては各種の単体の半導体ないしは化合物半導体が
多用され、温度に対して極めて敏感であり、第5図の構
造ではその放に関して難点がある。
Furthermore, a Si chip is usually used as the IC amplifier chip 52, and its thermal conductivity is poor. Meanwhile, the sensor chip
Various single semiconductors or compound semiconductors are frequently used as 51, and they are extremely sensitive to temperature, and the structure shown in FIG.

本発明はこのような点に鑑みてなされたもので、2個
のチップ間の配線距離が最小で、しかも、光検出器やX
線検出器への適用に際してその検出面の大面積化、およ
び放熱対策を容易に行なうことのできる実装構造の提供
を目的としている。
The present invention has been made in view of the above circumstances, and has a minimum wiring distance between two chips, and further, a photodetector or an X-ray detector.
It is an object of the present invention to provide a mounting structure capable of increasing the area of the detection surface and easily taking heat dissipation measures when applied to a line detector.

<課題を解決するための手段> 上記の目的を達成するための構成を、実施例に対応す
る第1図を参照しつつ説明すると、本発明は、回路基板
3の一端面近傍の表面に形成されたパッド3a,3b,3c,3d
に、第1の半導体チップ1の1表面に形成された電極群
の一部1e,1f,1g,1hが直接電気的および機械的に接続さ
れ、かつ、この第1の半導体チップ1の残余の電極1a,1
b,1c,1dは回路基板3に対してその一端面よりも外方に
突出し、その残余の電極1a,1b,1c,1dに、第2の半導体
チップ2に形成された電極2a,2b,2c,2dが直接電気的お
よび機械的に接続されていることによって、特徴づけら
れる。
<Means for Solving the Problems> A structure for achieving the above object will be described with reference to FIG. 1 corresponding to an embodiment. According to the present invention, the circuit board 3 is formed on a surface near one end surface thereof. Pads 3a, 3b, 3c, 3d
, A part of the electrode group 1e, 1f, 1g, 1h formed on one surface of the first semiconductor chip 1 is directly electrically and mechanically connected, and the remaining part of the first semiconductor chip 1 is Electrode 1a, 1
b, 1c, 1d project outwardly from the one end surface of the circuit board 3, and the remaining electrodes 1a, 1b, 1c, 1d have electrodes 2a, 2b, 2d formed on the second semiconductor chip 2, Characterized by direct electrical and mechanical connections between 2c and 2d.

なお、本明細書において、直接電気的および機械的に
接続されている、とは、その接続によって電気的に導通
し、かつ、機械的に相互に固着される状態をいい、例え
ば接続すべき電極間等を直接はんだ付けもしくは導電性
接着剤等により固着することをいう。
Note that in this specification, being directly electrically and mechanically connected means being electrically connected by the connection and being mechanically fixed to each other, for example, electrodes to be connected. It means that the spaces are directly fixed by soldering or conductive adhesive.

<作用> 第1と第2の半導体チップ1と2の対応する電極間1a
と2a,1bと2b,…等は基板3上の配線等を介することな
く、相互に直接接続され、チップ間配線距離は最小とな
る。また、第2の半導体チップ2は回路基板3の端面の
側方に配設されるから、各部材1,2,3間の配設位置の自
由度が増え、例えば第2図に示すように、必要に応じて
冷却用パイプ10等を設けて温度制御を行ったり、あるい
は第3図に示すように、積層組み合わせによって検出面
を大面積化する等の応用が容易となる。
<Operation> Between corresponding electrodes 1a of the first and second semiconductor chips 1 and 2
, 2a, 1b and 2b, ... Are directly connected to each other without passing through the wiring on the substrate 3 and the wiring distance between chips is minimized. Further, since the second semiconductor chip 2 is arranged on the side of the end surface of the circuit board 3, the degree of freedom of the arrangement position between the members 1, 2 and 3 is increased, for example, as shown in FIG. If necessary, the cooling pipe 10 or the like may be provided to control the temperature, or as shown in FIG. 3, it is easy to apply such as increasing the area of the detection surface by combining the layers.

<実施例> 第1図は本発明実施例の側面図である。<Embodiment> FIG. 1 is a side view of an embodiment of the present invention.

この例において、第2の半導体チップ2は、0.4mmピ
ッチで4×4の16画素が形成された微小な半導体センサ
チップである。また、第1の半導体チップ1は、このセ
ンサチップ2の出力の信号処理を行なうためのICチップ
で、トランジスタ等を集積してアンプ等を形成してなる
Siチップである。更に、回路基板3は、第1の半導体チ
ップ1と外部回路との接続、あるいは第1の半導体チッ
プ1を介して出力される検出信号をA−D変換する等の
更なる信号処理を施すためのチップやICが実装された基
板である。また、この基板自体をトランジスタ等が形成
されたSiウェハとしてもよい。
In this example, the second semiconductor chip 2 is a minute semiconductor sensor chip in which 4 × 4 16 pixels are formed at a pitch of 0.4 mm. The first semiconductor chip 1 is an IC chip for performing signal processing of the output of the sensor chip 2, and has transistors and the like integrated to form an amplifier and the like.
It is a Si chip. Further, the circuit board 3 is for connecting the first semiconductor chip 1 to an external circuit, or for performing further signal processing such as A-D conversion of the detection signal output via the first semiconductor chip 1. This is a board on which chips and ICs are mounted. The substrate itself may be a Si wafer on which transistors and the like are formed.

さて、第1の半導体チップ1には、第2の半導体チッ
プ2と接続するための電極1a〜1dと、回路基板3に接続
するための電極1e〜1hが、それぞれ同一面上の両サイド
にまとめて形成されている。そして、電極1a,1b,1cおよ
び1dには、第2の半導体チップ2に形成された電極2a,2
b,2cおよび2dが、それぞれ直接はんだS…Sによって相
互接続されている。また、電極1e,1f,1gおよび1hには、
回路基板3の一端面に近接する表面上に形成されたパッ
ド3a,3b,3cおよび3dに、同様にそれぞれ直接はんだS…
Sによって接続されている。これによって第2の半導体
チップ2は、第1の半導体チップ1を介して回路基板3
の側方に支持されることになる。
Now, in the first semiconductor chip 1, electrodes 1a to 1d for connecting to the second semiconductor chip 2 and electrodes 1e to 1h for connecting to the circuit board 3 are provided on both sides on the same surface, respectively. It is formed collectively. The electrodes 1a, 1b, 1c and 1d have electrodes 2a, 2 formed on the second semiconductor chip 2, respectively.
b, 2c and 2d are each interconnected directly by solder S ... S. In addition, the electrodes 1e, 1f, 1g and 1h,
Similarly, to the pads 3a, 3b, 3c and 3d formed on the surface close to one end surface of the circuit board 3, the solder S ...
Connected by S. As a result, the second semiconductor chip 2 is connected to the circuit board 3 via the first semiconductor chip 1.
Will be supported laterally.

以上のような構造は、次の手順によって製造すること
ができる。
The above structure can be manufactured by the following procedure.

まず、第1の半導体チップ1の各電極1a〜1h上にそれ
ぞれはんだバンプを形成した後、それぞれに第2の半導
体チップ2の各電極2a〜2dおよび回路基板3の各パッド
3a〜3dが当接するよう位置決めし、はんだをリフローす
ることによって溶融・固化させる。
First, after forming solder bumps on the electrodes 1a to 1h of the first semiconductor chip 1, respectively, the electrodes 2a to 2d of the second semiconductor chip 2 and the pads of the circuit board 3 are respectively formed.
It is positioned so that 3a to 3d come into contact with each other, and the solder is reflowed to be melted and solidified.

あるいは、電極1a〜1d上に高融点はんだのバンプを、
電極1e〜1hには低融点のはんだのバンプをそれぞれ形成
し、まず第2の半導体チップ2の各電極2a〜2dを電極1a
〜1dに位置決めして高温リフローで接続し、次いで回路
基板3の各パッド3a〜3dを電極1e〜1hに位置決めして低
温リフローによって接続してもよい。
Alternatively, bumps of high melting point solder on the electrodes 1a to 1d,
Low-melting-point solder bumps are formed on the electrodes 1e to 1h, and the electrodes 2a to 2d of the second semiconductor chip 2 are first connected to the electrodes 1a to 1h.
1d to 1d and connected by high temperature reflow, and then each pad 3a to 3d of the circuit board 3 may be positioned to electrodes 1e to 1h and connected by low temperature reflow.

なお、各チップが軽量の場合には、はんだS…Sに代
えて導電性接着剤を使用することもできる。
If each chip is lightweight, a conductive adhesive may be used instead of the solder S ... S.

以上のような基本構造の本発明によると、以下に示す
ような応用が可能である。
According to the present invention having the above basic structure, the following applications are possible.

第2図に示す例は、第1の半導体チップ1の直上に、
第2の半導体チップ2と回路基板3間に沿って伸びる直
径1mm程度の冷却用パイプ4を配設し、熱伝導性の良好
な接着剤5で接着している。この冷却用パイプ4内に水
等の冷媒を通すことにより、熱源となるSi集積回路が形
成された第1の半導体チップ1を有効に冷却し、半導体
センサチップ2に対する温度の影響を低減することがで
きる。
In the example shown in FIG. 2, just above the first semiconductor chip 1,
A cooling pipe 4 having a diameter of about 1 mm extending along the second semiconductor chip 2 and the circuit board 3 is arranged and bonded with an adhesive 5 having good thermal conductivity. By passing a coolant such as water through the cooling pipe 4, the first semiconductor chip 1 on which the Si integrated circuit serving as a heat source is formed is effectively cooled, and the influence of temperature on the semiconductor sensor chip 2 is reduced. You can

第3図に示す例は、第1図の構造のものを多数組階段
状に積層することによって、光等の被検出線Rに対して
複数個のセンサチップ2…2の受光面が連続的に並ぶよ
うにしたもので、大面積の面センサ装置が得られる。こ
の例において、各回路基板3…3としてフィルム状のフ
レキシブルプリント基板を用いると、積層厚さが薄くな
って、センサチップ2…2をほとんど平面状に並べるこ
ともできる。
In the example shown in FIG. 3, a plurality of sets having the structure shown in FIG. 1 are stacked in a stepwise manner so that the light receiving surfaces of the plurality of sensor chips 2 ... The surface sensor device having a large area can be obtained. In this example, if a film-shaped flexible printed circuit board is used as each circuit board 3, ..., The laminated thickness becomes thin, and the sensor chips 2 ,.

<発明の効果> 以上説明したように、本発明によれば、2個の半導体
チップの電極間を直接はんだもしくは導電性接着材によ
って接続し、かつ、一方の半導体チップの残りの電極
を、回路基板の一端面近傍の表面に形成されたパッドに
直接はんだもしくは導電性接着剤で接続したので、2個
のチップ間の配線距離が最小となり、配線容量がほとん
どなく、性能が向上するとともに、平面的な実装に比し
て高密度実装が可能となる。
<Effects of the Invention> As described above, according to the present invention, the electrodes of two semiconductor chips are directly connected by solder or a conductive adhesive, and the remaining electrodes of one semiconductor chip are connected to a circuit. Since it was directly connected to a pad formed on the surface near one end surface of the board with solder or a conductive adhesive, the wiring distance between two chips was minimized, there was almost no wiring capacitance, and performance was improved and High-density mounting becomes possible as compared with conventional mounting.

しかも、回路基板の一端面の側方に半導体チップが配
設されるから、半導体センサ等への応用に際して、多数
個の組み合わせによるセンサ面積の大面積化や、冷却パ
イプの配設による温度制御等が容易となり、センサとし
ての機能や性能を向上させることができる。
Moreover, since the semiconductor chip is arranged on the side of one end surface of the circuit board, the sensor area can be increased by combining a large number of sensors and the temperature can be controlled by arranging the cooling pipe when applied to a semiconductor sensor or the like. This facilitates the function and performance of the sensor.

また、センサチップ(第2の半導体チップ)にははん
だバンプを形成せず、Siチップ(第1の半導体チップ)
側にのみはんだバンプを形成して相互接続が可能となる
ため、センサチップが化合物半導体の場合には、バンプ
形成に伴う汚染の危険がなくなる。すなわち、化合物半
導体は、はんだバンプを形成するためプロセス中のメッ
キ槽への浸漬時において、メッキ液と反応して性能劣化
をきたすことがあるが、このプロセスを省略できるわけ
である。
In addition, solder bumps are not formed on the sensor chip (second semiconductor chip), and the Si chip (first semiconductor chip) is not formed.
Since the solder bumps can be formed only on the side to be interconnected, when the sensor chip is a compound semiconductor, there is no risk of contamination due to the bump formation. That is, the compound semiconductor may react with the plating solution and cause performance deterioration during immersion in the plating bath during the process for forming solder bumps, but this process can be omitted.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明実施例の側面図、 第2図および第3図はそれぞれその応用例を示す側面
図、 第4図は従来のフリップチップボンディング法により実
装された2個の半導体チップの相互接続の説明図、 第5図は特願昭62−116427号において提案されている実
装構造の説明図である。 1……第1の半導体チップ 1a〜1h……電極 2……第2の半導体チップ 2a〜2d……電極 3……回路基板 3a〜3d……パッド S…S……はんだ
FIG. 1 is a side view of an embodiment of the present invention, FIGS. 2 and 3 are side views showing their application examples, and FIG. 4 is a mutual view of two semiconductor chips mounted by a conventional flip chip bonding method. FIG. 5 is an explanatory diagram of connection, and FIG. 5 is an explanatory diagram of a mounting structure proposed in Japanese Patent Application No. 62-116427. 1 ... First semiconductor chip 1a-1h ... Electrode 2 ... Second semiconductor chip 2a-2d ... Electrode 3 ... Circuit board 3a-3d ... Pad S ... S ... Solder

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】回路基板の一端面近傍の表面に形成された
パッドに、第1の半導体チップの一表面に形成された電
極群の一部が直接電気的および機械的に接続され、か
つ、この第1の半導体チップの残余の電極は上記回路基
板に対して上記一端面よりも外方に突出し、その残余の
電極に、第2の半導体チップに形成された電極が直接電
気的および機械的に接続されてなる、半導体チップの実
装構造。
1. A part of an electrode group formed on one surface of a first semiconductor chip is directly electrically and mechanically connected to a pad formed on a surface near one end surface of a circuit board, and The remaining electrodes of the first semiconductor chip project outward from the one end surface with respect to the circuit board, and the electrodes formed on the second semiconductor chip are directly electrically and mechanically attached to the remaining electrodes. The semiconductor chip mounting structure connected to the.
JP28281588A 1988-11-09 1988-11-09 Semiconductor chip mounting structure Expired - Fee Related JP2560456B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28281588A JP2560456B2 (en) 1988-11-09 1988-11-09 Semiconductor chip mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28281588A JP2560456B2 (en) 1988-11-09 1988-11-09 Semiconductor chip mounting structure

Publications (2)

Publication Number Publication Date
JPH02129955A JPH02129955A (en) 1990-05-18
JP2560456B2 true JP2560456B2 (en) 1996-12-04

Family

ID=17657445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28281588A Expired - Fee Related JP2560456B2 (en) 1988-11-09 1988-11-09 Semiconductor chip mounting structure

Country Status (1)

Country Link
JP (1) JP2560456B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE145292T1 (en) * 1992-03-17 1996-11-15 Massachusetts Inst Technology SMALL ADJACENT THREE-DIMENSIONAL CONNECTION.
US5691885A (en) * 1992-03-17 1997-11-25 Massachusetts Institute Of Technology Three-dimensional interconnect having modules with vertical top and bottom connectors
US7026718B1 (en) 1998-09-25 2006-04-11 Stmicroelectronics, Inc. Stacked multi-component integrated circuit microprocessor
JP2001308258A (en) * 2000-04-26 2001-11-02 Sony Corp Semiconductor package and method of manufacturing it
JP5250874B2 (en) * 2009-06-08 2013-07-31 パナソニック株式会社 Semiconductor device

Also Published As

Publication number Publication date
JPH02129955A (en) 1990-05-18

Similar Documents

Publication Publication Date Title
US8154124B2 (en) Semiconductor device having a chip-size package
EP0863548B1 (en) Mounting assembly of integrated circuit device and method for production thereof
JP3481444B2 (en) Semiconductor device and manufacturing method thereof
US8604624B2 (en) Flip chip interconnection system having solder position control mechanism
US6969632B2 (en) Method for fabricating image sensor semiconductor package
US20050006784A1 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
JPH01155633A (en) Semiconductor device
JPH08213519A (en) Electronic element package
US5914535A (en) Flip chip-on-flip chip multi-chip module
JPH07170098A (en) Mounting structure of electronic parts and mounting method
JP2560456B2 (en) Semiconductor chip mounting structure
JPH05226487A (en) Semiconductor device
US6933616B2 (en) Multi-chip module packaging device using flip-chip bonding technology
JPH0547998A (en) High density mounting semiconductor device
JP2936819B2 (en) IC chip mounting structure
JP2949969B2 (en) Film carrier semiconductor device
JPH0371649A (en) Semiconductor integrated circuit and manufacture thereof
JP2004087700A (en) Semiconductor device and its manufacturing method
JP4130277B2 (en) Semiconductor device and manufacturing method of semiconductor device
JPH06120296A (en) Semiconductor integrated circuit device
KR100256305B1 (en) Chip scale package
JPH11204565A (en) Semiconductor device
JP2841825B2 (en) Hybrid integrated circuit
JP2503532B2 (en) Submount for optical semiconductor device
JPH05183102A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees