JP2558124B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2558124B2 JP2558124B2 JP62226427A JP22642787A JP2558124B2 JP 2558124 B2 JP2558124 B2 JP 2558124B2 JP 62226427 A JP62226427 A JP 62226427A JP 22642787 A JP22642787 A JP 22642787A JP 2558124 B2 JP2558124 B2 JP 2558124B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicide
- polysilicon
- metal
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置の製造においてポリサイド配線と下地の金
属また半導体基板との接触を改良する方法に関し、 ポリサイド(シリサイドとポリシリコンの2層構造)
と下地の金属または半導体基板との接触抵抗を低減する
方法を提供することを目的とし、 金属の下地上に絶縁膜とポリシリコン膜を順に堆積す
る工程、ポリシリコン膜と絶縁膜とに下地の金属に達す
るコンタクト窓を開孔する工程、およびコンタクト窓を
含む全面にシリサイド膜を堆積しシリサイド膜とポリシ
リコン膜とをパターニングする工程を含むことを特徴と
する半導体装置の製造方法を含み構成する。The present invention relates to a method for improving contact between a polycide wiring and an underlying metal or a semiconductor substrate in manufacturing a semiconductor device, and polycide (two-layer structure of silicide and polysilicon).
With the aim of providing a method for reducing the contact resistance between the metal and the underlying metal or the semiconductor substrate, a step of sequentially depositing an insulating film and a polysilicon film on the lower surface of the metal, A method of manufacturing a semiconductor device is characterized by including a step of forming a contact window reaching a metal and a step of depositing a silicide film on the entire surface including the contact window and patterning the silicide film and the polysilicon film. .
本発明は、半導体装置の製造においてポリサイド配線
と下地の金属または半導体基板との接触を改良する方法
に関する。The present invention relates to a method for improving the contact between polycide wiring and an underlying metal or semiconductor substrate in the manufacture of semiconductor devices.
配線材料として、〔ポリシリコン+シリサイド〕のポ
リサイドと呼称される構造が注目されている。その構造
の一例は第3図に示され、図中、31は下地、例えばシリ
オン基板、32はポリシリコン膜、33はシリサイド〔例え
ばチタンシリサイド(TiSi2)〕である。As a wiring material, a structure called polycide of [polysilicon + silicide] is drawing attention. An example of the structure is shown in FIG. 3, in which 31 is a base, for example, a silion substrate, 32 is a polysilicon film, and 33 is a silicide [for example, titanium silicide (TiSi 2 )].
このようなポリサイドが注目される理由は、例えばポ
リサイドをゲート電極として用いる場合、下地のゲート
酸化膜(SiO2膜)に対して、金属と酸化膜とを直接に接
触させる場合に比べ、ポリシリコンを介して接触させる
方が安定であるからである。また酸化のときに、シリサ
イドの酸化機構を第4図を参照して説明すると、シリサ
イド膜33を熱処理して酸化膜(SiO2膜)34を形成する場
合に、シリサイド膜33は〔メタル(M)−Si2+Si〕で
あり、酸化において前記構造のSiが酸化してSiO2とな
る。その結果、メタル対Si比(M/Si)が大となって、Si
O2膜34の下地が不安定になり酸化膜が剥離したり、シリ
サイド膜が剥離するようなことがある。The reason why such polycide attracts attention is that, for example, when polycide is used as a gate electrode, compared with a case where a metal and an oxide film are directly contacted with an underlying gate oxide film (SiO 2 film), polysilicon is used. This is because it is more stable to make contact via. In addition, the oxidation mechanism of silicide during oxidation will be described with reference to FIG. 4. When the silicide film 33 is heat-treated to form an oxide film (SiO 2 film) 34, the silicide film 33 has a [metal (M ) -Si 2 + Si], and in the oxidation, Si having the above structure is oxidized to become SiO 2 . As a result, the metal-to-Si ratio (M / Si) becomes large and Si
The base of the O 2 film 34 may become unstable and the oxide film may peel off, or the silicide film may peel off.
第5図はシリサイド膜33の下にポリシリコン膜32が設
けられたポリサイトを示すが、このとき酸化においては
ポリシリコン膜中のSiによってSiO2膜34が作られ易いの
で、シリサイド膜中のSiは移動することなく、メタル−
Si2+Siの構造がそのまま保たれてSiO2膜34の下地が安
定である。このような理由でポリサイド構造が利用され
るようになった。FIG. 5 shows a polysite in which the polysilicon film 32 is provided under the silicide film 33. At this time, since the SiO 2 film 34 is easily formed by Si in the polysilicon film during oxidation, Si does not move, metal-
The structure of Si 2 + Si is maintained as it is, and the base of the SiO 2 film 34 is stable. For this reason, the polycide structure has come to be used.
ポリサイドと金属との接触をとる場合には、第6図の
断面図に示されるように、金属41の上に絶縁用のSiO2膜
42を形成し、SiO2膜42にコンタクト窓43を開孔し、次い
でコンタクト窓43を含む全面にポリシリコン膜44、シリ
サイド膜45を順に堆積する。When the polycide and the metal are brought into contact with each other, as shown in the sectional view of FIG. 6, a SiO 2 film for insulation is provided on the metal 41.
42 is formed, a contact window 43 is opened in the SiO 2 film 42, and then a polysilicon film 44 and a silicide film 45 are sequentially deposited on the entire surface including the contact window 43.
上記の例において、ポリシリコンは半導体であるの
で、その中に高濃度の不純物〔燐(P)、砒素(As)、
硼素(B)など〕を拡散またはイオン注入しないと、シ
リサイド/ポリシリコン/金属の接触抵抗は下がらな
い。そして、かかる不純物のドーピングにより工程数が
増え、半導体装置の製造歩留りが低下する問題がある。In the above example, since polysilicon is a semiconductor, high concentration impurities [phosphorus (P), arsenic (As),
If boron (B) or the like is not diffused or ion-implanted, the contact resistance of silicide / polysilicon / metal does not decrease. Further, there is a problem that the number of steps is increased by the doping of the impurities, and the manufacturing yield of the semiconductor device is reduced.
そこで本発明は、ポリサイド(シリサイドとポリシリ
コンの2層構造)と下地の金属または半導体基板との接
触抵抗を低減する方法を提供することを目的とする。Therefore, it is an object of the present invention to provide a method for reducing the contact resistance between polycide (two-layer structure of silicide and polysilicon) and an underlying metal or a semiconductor substrate.
上記問題点は、金属の下地上に絶縁膜とポリシリコン
膜を順に堆積する工程、ポリシリコン膜と絶縁膜とに下
地の金属に達するコンタクト窓を開孔する工程、および
コンタクト窓を含む全面にシリサイド膜を堆積しシリサ
イド膜とポリシリコン膜とをパターニングする工程を含
むことを特徴とする半導体装置の製造方法によって達成
される。The problems described above include the steps of sequentially depositing an insulating film and a polysilicon film on the lower surface of a metal, the step of opening a contact window reaching the underlying metal in the polysilicon film and the insulating film, and the entire surface including the contact window. This is accomplished by a method for manufacturing a semiconductor device, which includes the steps of depositing a silicide film and patterning the silicide film and the polysilicon film.
上記した方法で形成された電極配線においては下地と
金属と接触するコンタクト窓内においては金属とシリサ
イドが直接接触しポリシリコンを介在させないので接触
抵抗を低く抑えることができ、また絶縁膜上の配線は絶
縁膜/ポリシリコン/シリサイドの3層構造になってい
るので、シリサイドに対する絶縁膜の影響はポリシリコ
ンによって阻止されているので、良好な電極配線が得ら
れ、またポリシリコンをドーピングする必要がないため
に従来例に比べ工程数が少なくなるのである。In the electrode wiring formed by the above method, the metal and the silicide are in direct contact with each other in the contact window where the base and the metal are in contact with each other, and polysilicon is not interposed, so that the contact resistance can be suppressed to a low level. Has a three-layer structure of insulating film / polysilicon / silicide, so that the influence of the insulating film on the silicide is blocked by polysilicon, so that good electrode wiring can be obtained and it is necessary to dope the polysilicon. Since it is not provided, the number of steps is smaller than that of the conventional example.
以下、本発明を図示の一実施例により具体的に説明す
る。Hereinafter, the present invention will be specifically described with reference to an embodiment shown in the drawings.
第1図に本発明の原理が示され、それによると下地の
金属と接触する電極部分にはポリシリコンを介在させ
ず、絶縁膜上の配線部分ではポリシリコンを介在させて
上層のシリサイドに対する下層の絶縁膜の影響を遮断す
るものである。FIG. 1 shows the principle of the present invention. According to the principle, polysilicon is not interposed in the electrode portion in contact with the underlying metal, and polysilicon is interposed in the wiring portion on the insulating film so that the lower layer with respect to the upper silicide layer The effect of the insulating film is blocked.
本発明においては、第1図(a)に示される如く下地
の金属11上に順に絶縁用のSiO2膜12、ポリシリコン膜13
を順に堆積し、次にポリシリコン膜13とSiO2膜12を通し
て下地の金属11に達するコンタクト窓14を同図(b)に
示される如く開孔する。In the present invention, as shown in FIG. 1 (a), an insulating SiO 2 film 12 and a polysilicon film 13 are sequentially formed on the underlying metal 11.
Are sequentially deposited, and then a contact window 14 reaching the underlying metal 11 through the polysilicon film 13 and the SiO 2 film 12 is opened as shown in FIG.
次いで同図(c)に示される如く、コンタクト窓14を
含む全面にシリサイド膜15を堆積する。Next, as shown in FIG. 3C, a silicide film 15 is deposited on the entire surface including the contact window 14.
続いて、シリサイド膜とポリシリコン膜をパターニン
グして、同図(d)の平面図と(e)の斜視図に示され
る電極配線を形成すると、コンタクト部では金属11とシ
リサイド膜15、配線部分ではSiO2/ポリシリコン膜/シ
リサイド膜の3層構造が得られ、コンタクト抵抗が低い
安定した電極配線が得られる。Then, by patterning the silicide film and the polysilicon film to form the electrode wiring shown in the plan view of FIG. 3D and the perspective view of FIG. 2E, the metal 11 and the silicide film 15 at the contact portion and the wiring portion are formed. In this, a three-layer structure of SiO 2 / polysilicon film / silicide film is obtained, and stable electrode wiring with low contact resistance can be obtained.
第2図に本発明の一実施例が断面で示される。 An embodiment of the invention is shown in cross section in FIG.
第2図(a)参照: シリコン基板21を酸化してその表面に6000Åの厚さの
SiO2膜22を形成し、ポリシリコン膜23、タングステンシ
リサイド膜(WSix)24を堆積してタングステンポリサイ
ド配線を作る準備をなし、その上に絶縁用のSiO2膜25を
3000Åの厚さに、SiO2膜25の上にポリシリコン膜26を10
00Åの厚さに成長する。See Fig. 2 (a): The silicon substrate 21 is oxidized and a 6000 Å thick layer is formed on its surface.
A SiO 2 film 22 is formed, and a polysilicon film 23 and a tungsten silicide film (WSix) 24 are deposited to prepare a tungsten polycide wiring, and an SiO 2 film 25 for insulation is formed thereon.
The thickness of 3000 Å, the polysilicon film 26 on the SiO 2 film 25 10
Grow to a thickness of 00Å.
第2図(b)参照: ポリシリコン膜26、SiO2膜25を通しWSix膜24に達する
コンタクト窓27を開孔する。Refer to FIG. 2B: A contact window 27 is opened through the polysilicon film 26 and the SiO 2 film 25 to reach the WSix film 24.
第2図(c)参照: コンタクト窓27を含む全面にチタンシリサイド(TiSi
x)膜28を堆積し、SiO2膜25の上にはチタンポリサイド
配線を、コンタクト窓の部分にはダングステンポリサイ
ドとチタンシリサイドの電極を形成し、低抵抗化のため
のアニールを行う。以下、第1図(d),(e)を参照
して説明した如きパターニングを実施する。See FIG. 2 (c): Titanium silicide (TiSi) is formed on the entire surface including the contact window 27.
x) A film 28 is deposited, titanium polycide wiring is formed on the SiO 2 film 25, and electrodes of dangsten polycide and titanium silicide are formed on the contact window portion, and annealing is performed to reduce the resistance. . Hereinafter, patterning as described with reference to FIGS. 1D and 1E is performed.
以上のように本発明によれば、従来例に比べより少な
い工程数で、低抵抗のコンタクト部と安定したポリサイ
ド配線が得られ、半導体装置の製造歩留りの改善とは信
頼性の向上に有効である。As described above, according to the present invention, it is possible to obtain a contact portion having low resistance and a stable polycide wiring in a smaller number of steps as compared with the conventional example, and it is effective to improve the manufacturing yield of the semiconductor device and to improve the reliability. is there.
なお、以上の例では金属とコンタクトをとる場合につ
いてのものであったが、本発明の適用範囲はその場合に
限定されるものでなく、半導体基板とコンタクトをとる
場合にも及ぶものである。In the above example, the case of making contact with a metal was described, but the scope of application of the present invention is not limited to that case, but extends to the case of making contact with a semiconductor substrate.
第1図は本発明の原理を示す図で、その(a)〜(c)
は断面図、(d)は平面図、(e)は斜視図、 第2図(a)〜(c)は本発明の一実施例の断面図、 第3図はポリサイド構造の断面図、 第4図はシリサイドの酸化を説明する断面図、 第5図はポリサイドの酸化を説明する断面図、 第6図は従来例断面図である。 第1図と第2図において、 11は金属、 12はSiO2膜、 13はポリシリコン膜、 14はコンタクト窓、 15はシリサイド膜、 21はシリコン基板、 22はSiO2膜、 23はポリシリコン膜、 24はタングステンシリサイド膜、 25はSiO2膜、 26はポリシリコン膜、 27はコンタクト窓、 28はチタンシリサイド膜 を示す。FIG. 1 is a diagram showing the principle of the present invention, in which (a) to (c) are shown.
Is a sectional view, (d) is a plan view, (e) is a perspective view, FIGS. 2 (a) to (c) are sectional views of an embodiment of the present invention, FIG. 3 is a sectional view of a polycide structure, 4 is a sectional view for explaining oxidation of silicide, FIG. 5 is a sectional view for explaining oxidation of polycide, and FIG. 6 is a sectional view for a conventional example. In FIGS. 1 and 2, 11 is a metal, 12 is a SiO 2 film, 13 is a polysilicon film, 14 is a contact window, 15 is a silicide film, 21 is a silicon substrate, 22 is a SiO 2 film, and 23 is polysilicon. A film, 24 is a tungsten silicide film, 25 is a SiO 2 film, 26 is a polysilicon film, 27 is a contact window, and 28 is a titanium silicide film.
Claims (2)
シリコン膜(13)を順に堆積する工程、 ポリシリコン膜(13)と絶縁膜(12)に下地の金属(1
1)に達するコンタクト窓(14)を開孔する工程、およ
び コンタクト窓(14)を含む全面にシリサイド膜(15)を
堆積しシリサイド膜(15)とポリシリコン膜(13)をパ
ターニングする工程を含むことを特徴とする半導体装置
の製造方法。1. A step of sequentially depositing an insulating film (12) and a polysilicon film (13) on a lower surface of a metal (11), the polysilicon film (13) and the insulating film (12) being a base metal (1).
A step of forming a contact window (14) reaching 1) and a step of depositing a silicide film (15) on the entire surface including the contact window (14) and patterning the silicide film (15) and the polysilicon film (13). A method of manufacturing a semiconductor device, comprising:
成されたポリサイド(23,24)である特許請求の範囲第
1項記載の方法。2. The method according to claim 1, wherein the underlying metal is polycide (23, 24) formed on a semiconductor substrate (21).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62226427A JP2558124B2 (en) | 1987-09-11 | 1987-09-11 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62226427A JP2558124B2 (en) | 1987-09-11 | 1987-09-11 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6471150A JPS6471150A (en) | 1989-03-16 |
JP2558124B2 true JP2558124B2 (en) | 1996-11-27 |
Family
ID=16844951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62226427A Expired - Fee Related JP2558124B2 (en) | 1987-09-11 | 1987-09-11 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2558124B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5730835A (en) * | 1996-01-31 | 1998-03-24 | Micron Technology, Inc. | Facet etch for improved step coverage of integrated circuit contacts |
US5929526A (en) * | 1997-06-05 | 1999-07-27 | Micron Technology, Inc. | Removal of metal cusp for improved contact fill |
US6423626B1 (en) | 1998-11-02 | 2002-07-23 | Micron Technology, Inc. | Removal of metal cusp for improved contact fill |
-
1987
- 1987-09-11 JP JP62226427A patent/JP2558124B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS6471150A (en) | 1989-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5053349A (en) | Method for interconnecting semiconductor devices | |
JPH0728040B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH07147329A (en) | Semiconductor device | |
US4085499A (en) | Method of making a MOS-type semiconductor device | |
JP2558124B2 (en) | Method for manufacturing semiconductor device | |
KR0161380B1 (en) | Transistor of semiconductor device and their manufacturing method | |
JP2828438B2 (en) | Method for forming polycide layer in semiconductor device | |
JPH0697667B2 (en) | Method for manufacturing semiconductor device | |
JPH05121727A (en) | Semiconductor device and manufacturing method thereof | |
JP2695812B2 (en) | Semiconductor device | |
JPS62171141A (en) | Semiconductor device | |
KR970005729B1 (en) | Semiconductor device & method for forming the same | |
JPS63141360A (en) | Semiconductor device | |
JPS6088474A (en) | Semiconductor device | |
JP2654805B2 (en) | Semiconductor device | |
JPH0464470B2 (en) | ||
JPS62216345A (en) | Semiconductor device | |
JPH0254524A (en) | Manufacture of semiconductor device | |
JPS625657A (en) | Semiconductor integrated circuit device | |
JPS6248071A (en) | Manufacture of mis field effect transistor | |
JPS61111573A (en) | Semiconductor device | |
JPS61203653A (en) | Connection of wiring | |
JPH05198528A (en) | Manufacture of semiconductor device | |
JPS63237444A (en) | Manufacture of semiconductor device | |
JPH0613605A (en) | Semiconductor device and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |