JP2555678B2

JP2555678B2 - イメージセンシングシステム

Info

Publication number: JP2555678B2
Application number: JP63075074A
Authority: JP
Inventors: 徳治石田; 潤長谷川; 寿夫糊田
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1988-03-28
Filing date: 1988-03-28
Publication date: 1996-11-20
Anticipated expiration: 2011-11-20
Also published as: JPS63288578A

Description

【発明の詳細な説明】産業上の利用分野本発明は被写体像を受光素子で光電変換して電気信号
の形で得ると共に、それを処理するイメージセンシング
システムに関するものである。

従来の技術被写体像を光電変換してイメージ信号を得ると共に、
これを使用目的に応じて処理するイメージセンシングシ
ステムはカメラの自動焦点検出等、種々のシステムで使
用されている。従来のイメージセンシングシステムは、
光電変換用受光素子とその出力を転送クロック信号によ
って出力するシフトレジスタとを有するイメージセンサ
に対して外部より転送クロック信号を与えていた。ま
た、このイメージセンサからの出力を受けて、これをア
ナログ・ディジタル変換（以下「A/D変換」という）す
るディジタル回路では、前記転送クロックに同期したA/
D変換トリガー用信号は当然のことながらイメージセン
サとは別個のところから与えられていた。

発明が解決しようとする問題点このような従来の構成では信号線が多くなるという問
題がある。

本発明はこのような問題を解決した新規なイメージセ
ンシングシステムを提供することを目的とする。

問題点を解決するための手段上記の目的を達成するため本発明のイメージセンシン
グシステムは、イメージセンサと、該イメージセンサと
は別体に形成されイメージセンサから与えられる信号を
ディジタル的に処理するディジタル処理回路とからな
り、前記イメージセンサは入射光強度に応じた電気信号
を出力する光電変換用受光素子と、該光電変換用受光素
子からの電気信号を所定の転送クロック信号に応じたタ
イミングでこれを順次出力するシフトレジスタと、前記
転送クロック信号を生成する手段と、該シフトレジスタ
からの出力信号を外部へ導出する出力部と、イメージセ
ンサの出力周期に同期した信号を前記ディジタル処理回
路に与えるべく出力する手段を備えた構成となってい
る。

作用このような構成によると、イメージセンサ内部でシフ
トレジスタの転送クロック信号が生成され、この内部の
転送クロック信号によってシフトレジスタの電気信号が
出力部へ導かれ、その出力部を通して外部へ出力され信
号線を介してディジタル処理回路へ与えられる。このと
き、ディジタル処理回路の処理動作、例えばA/D変換動
作はイメージセンサから送られてくる入力信号に同期が
とれた状態で行われなければならないが、その入力信号
（従ってイメージセンサの出力信号）の周期に同期した
信号（例えばA/D変換トリガー用信号）はイメージセン
サ内で生成され該イメージセンサからディジタル処理回
路へ与えられる。

実施例以下、本発明をカメラの自動焦点検出装置に適用する
イメージセンシングシステムとして構成した実施例につ
いて説明する。

第１図に示すように、カメラの焦点検出装置を構成す
る焦点検出用光学系（OF）は撮影レンズ（１）の後方の
予定焦点面（Ｆ）よりも後方に設けられた赤外光カット
フィルタ（10）、コンデサレンズ（２）、さらにその後
方に位置する絞りマスク（３）を配した一対の再結像レ
ンズ（4a）（4b）、それらの再結像レンズ（4a）（4b）
の結像面に設けられた電荷結合素子（CCD）を受光素子
として有する、焦点検出用受光部（RF）の構成要素とし
てのAF（オートフォーカス）用ホトセンサアレイの主要
部分（６）（７）等から構成されている。

上記AF用ホトセンサアレイとして、例えばシリコンの
ように可視光（Ｖ）内で比較的フラットな分光感度を有
するものを用いた場合には、撮影レンズ（１）による可
視光中の長波長成分（例えばλ＝720nm）（Ｕ）の結像
点が，撮影レンズ（１）のもつ軸上色収差に起因して予
定焦点面（Ｆ）よりも後方に移動するので、一般にこの
ような反射光成分を多く含む被写体に対応する像間隔
（l_U）は可視光（Ｖ）〔重心（λ＝560nm）〕の反射光
成分を多く含む被写体に対応する像間隔（l_V）（焦点位
置検出信号に相当する）より大きくなる。

第２図に、上述した焦点検出装置を一体化したAFセン
サモジュール（MF）の構成を示す。このAFセンサモジュ
ール（MF）は、光路変換用ミラー（８）を内蔵し、この
ミラー（８）の上方に前述したコンデンサレンズ
（２）、視野マスク（９）、及び、ほぼ750nm以上の波
長域の赤外光をカットする赤外光カットフィルタ（10）
を配している。

ここで、赤外光カットフィルタ（10）は、単に不要な
赤外光を除去して色収差の悪影響を最小限におさえるだ
けでなく、CCDなどの半導体ラインセンサに見られる、
長波長入射光に対する各画素の光感度バラツキの増大に
よる合焦信号の信頼性の劣化をも防ぐものである。

そして、それら各構成要素は、レンズホルダ（11）に
支持されるとともに、光路変換用ミラー（８）で変換さ
れた光軸に対して垂直に、絞りマスク（３）、一対の再
結像レンズ（4a）（4b）を有する基板（５）、及び、前
述したホトセンサアレイを内蔵する光電変換素子（12）
が支持された基本構造を有している。

第３図にAFセンサモジュール（MF）のうちの光電変換
素子（12）の構成を示す。

光電変換素子（12）において、焦点検出用受光部（R
F）を構成するためのホトセンサアレイ（第３図におい
ては、第１図の原理図で示した２つのホトセンサアレイ
の主要部分（６）（７）を連続したものとして示してあ
る）に、一対の色温度検出用ホトダイオード（13）（1
4）がほぼ平行に隣接されて並んでいる。そして、２つ
の再結像レンズ（4a）（4b）によって、ホトセンサアレ
イ及び色温度検出用ホトダイオード（13）（14）上に被
写体像が形成されるようになっている。

第４図は横軸に波長を、縦軸に相対分光感度をとって
色温度検出用ホトダイオード（13）（14）を構成するホ
トダイオード（PD′）と、その上に配される色素フィル
タの分光感度特性を示してある。ここで、（13′）が黄
色素フィルタ、（14′）が赤色素フィルタの分光感度特
性を示す。従って、色温度検出用ホトダイオード（13）
（14）の分光感度特性は第４図の（PD′）に（13′）
（14′）をそれぞれ掛けたものになる。

前記色温度検出用ホトダイオードは各別の再結像レン
ズによって、略同一の被写体をみている。

各種光源からの光の分光エネルギー分布とともに描い
たのが、第５図のグラフである。横軸は波長、縦軸は相
対的な分光感度又はエネルギーである。

図中（Ａ），（Ｂ），（Ｃ）の曲線は、夫々、タング
ステンランプ等の標準光源Ａからの光、太陽光、白色の
蛍光灯からの光の分光エネルギー分布を示している。ま
た、図中（13′），（14′）及び（PD′）の曲線は第４
図に準じている。

なお、図中、750nmの位置の二点鎖線（IR）は、前述
した赤外光カットフィルタ（10）によるカット波長を示
している。

そして、後述するが、この一対の色温度補正用受光部
である色温度検出用ホトダイオード（13）（14）からの
出力電流に基づいて、具体的には、その比に基づいて、
焦点検出用測定光の分光エネルギー分布を検出するよう
になっている。

即ち、両ホトダイオード（13）（14）からの出力差が
顕著にあわられるのは、グラフから分かるように、およ
そ600nm以上の領域であるから、両者の面積を1:1に設計
すると白色蛍光灯からの光に対して、両ホトダイオード
（13）（14）からの出力はほぼ同一であり、その比は略
1.0である。また、標準光源Ａの光の下では、光エネル
ギーが600nm以上で顕著になるから両ホトダイオード（1
3）（14）からの出力は、その比が大きく、約2.0とな
る。さらに、太陽光は赤外光領域の光のエネルギーの分
布が、白色の蛍光灯からの光、及び、標準光源Ａからの
光のほぼ中間であり、両ホトダイオード（13）（14）か
らの出力の比は約1.5である。

また、第１の色温度検出用ホトダイオード（13）と、
第２の色温度検出用ホトダイオード（14）は後述するホ
トダイオードアレイ部の基準部と参照部に隣接して同一
チップ上に設けられており、その基準部及び参照部と略
同一の被写体をみている。

次に第６図〜第13図を用いて前記光電変換素子の構成
について説明する。まず、第６図に示すように光電変換
素子（12）は照射された光の量に応じて光電荷を発生す
るホトダイオードやシフトレジスタ等を有する光電変換
部（15）と、そのホトダイオード側からシフトレジスタ
側への電荷転送、シフトレジスタでの電荷転送の制御、
及び後述のアナログ処理部の信号処理タイミングの制御
などを行なうデータ出力制御部（16）、前記光電変換部
（15）の積分時間等を制御する積分時間制御部（17）、
光電変換部（15）からのアナログ信号を処理するアナロ
グ処理部（18）、温度変化に感応して温度情報を後述す
るシステムコントローラに供給するための温度検出部
（19）、及びI/oコントロール部（20）から構成されて
いる。そして、この光電変換素子（12）は１つの基板上
に前記各構成部分を設けた１チップICとして形成されて
いる。

光電変換部（15）は前述した一対の色温度検出用ホト
ダイオード（13）（14）と、ホトダイオードアレイ部
（21）、バリアゲート（22）、電荷を一時的に蓄える蓄
積部（23）、蓄積部クリアゲート（24）、シフトゲート
（25）、シフトレジスタ（26）の各メイン要素から構成
されると共に、それらの各出力バッファ、即ち、シフト
レジスタ（26）の出力用バッファ（27）と、後述するよ
うにホトダイオードアレイ中に挿入配置されたモニター
用ホトダイオード（MPD）用の出力バッファ（28）、色
温度検出用ホトダイオード（13）（14）の出力用バッフ
ァ（29）（30）、並びにモニター用ホトダイオード（MP
D）の出力を暗時補正するためのモニター出力補償信号
の出力用バッファ（31）、色温度検出信号（OSY）（OS
R）のための基準電圧用バッファ（31′）を具備してい
る。更に、色温度検出用ホトダイオード（13）（14）と
バッファ（29）（30）の間、並びにモニター用ホトダイ
オード（MPD）とバッファ（28）との間、更にバッファ
（31）（31′）の前段に、それぞれコンデンサとスイッ
チ用トランジスタが設けられているが、これらのコンデ
ンサ及びトランジスタについては第７図に示す光電変換
部（15）の具体的回路構成に関する説明の際に付言する
ことにする。データ出力制御部（16）は信号処理タイミ
ング発生部と転送クロック発生部とから構成され、後述
するシステムコントローラからI/oコントロール部（2
0）を通して与えられる信号を基にしてシフトレジスタ
駆動用の転送クロック（φ_１）（φ_２）を生成する他
に、シフトゲート（25）へのシフトゲードパルス（SH）
を発生する。またサンプリング信号や光電変換素子（1
2）から外部へ出力される信号の切換えを行うためのタ
イミング信号作成に役立つ信号をアナログ処理部（18）
に与えたりする。

積分時間制御部（17）は光電変換部（15）のモニター
用ホトダイオード（MPD）からバッファ（28）を通して
与えられる信号（AGCOS）をモニターし、そのモニター
結果に応じてバリアゲート（22）、蓄積部（23）、蓄積
部クリアゲート（24）をそれぞれ制御する制御信号（B
G）（ST）（STICG）を適宜出力して積分時間の制御を行
なう。そのモニターの際に、積分時間制御部（17）はモ
ニター信号（AGCOS）をバッファ（31）から与えられる
モニター出力補償信号（AGCDOS）で暗時補償する。積分
時間制御部（17）は、またI/oコントロール部（20）を
介してシステムコントローラとの間で信号の交信を行な
うが、そのうちシステムコントローラへ与えるものとし
ては積分完了信号（TINT）が挙げられる。更に、この積
分時間制御部（17）は光電変換部（15）での積分値が所
定時間内に、予め定めた所定積分値まで達しなかった場
合に、システムコントローラからの指令信号（SHM）で
強制的に積分完了をなすが、それに付随する積分出力の
不充分状態をアナログ処理の段階で補正するべく、積分
値に応じた自動利得制御信号（AGC）を発生してアナロ
グ処理部（18）へ与えることも行なう。アナログ処理部
（18）は基本的機能としてはシフトレジスタ（26）から
の信号（OS）及び色温度検出用ホトダイオード（13）
（14）からの出力信号（OSY）（OSR）からノイズ成分を
除去したり、暗時出力信号補償、自動利得制御など各種
のアナログ処理を行なうものである。尚、後で詳述する
ように、このアナログ処理部（18）は出力信号をシステ
ムコントローラのA/D変換部のダイナミックレンジに合
致させるための基準電圧クランプを行なう構成も備えて
いる。

I/oコントロール部（20）は第14図に示す信号処理タ
イミング発生部（16B）、積分時間制御回路（17b）、転
送クロック発生部（16A）にそれぞれ分散されている入
出力バッファをさす。第６図においてI/oコントロール
部（20）に結合した外付け端子（T₁）〜（T₆）及び（T
₁₁）（T₁₂）のうち、（T₁）（T₂）は積分開始モード、
低輝度積分モード、高輝度積分モード、システムコント
ローラへ積分出力を与えるデータダンプモードを選択的
に指定するモード信号（MD₁）（MD₂）を受信する入力端
子、（T₃）は積分開始に係る積分クリア信号（ICS）の
入力端子、（T₄）は強制的に積分を終了させてシフトレ
ジスタ（26）からのデータを要求するためのデータ要求
端子、（T₅）はデータダンプモードのときに外部（シス
テムコントローラ）へA/D変換開始信号（ADT）を出力す
る端子、（T₆）は基本クロック（CP）の入力端子であ
る。更に、（T₁₁）は積分完了信号（TINT）を出力する
端子、（T₁₂）は自動利得制御用のデータ（AGC）を出力
する端子群である。また、I/oコントロール部（20）と
は離れた位置に示されている端子（T₇）（T₈）はそれぞ
れ電源（Vcc）の入力端子とアース用端子である。また
（T₉）はアナログ信号出力端子、（T₁₀）は基準電圧（V
ref）の入力端子である。

次に、前記光電変換素子（12）の各部の具体的構成に
ついて詳述する。まず、光電変換部（15）の全体は第７
図に示すように構成されているが、このうちホトダイオ
ードやシフトレジスタ等のメイン要素を有する部分につ
いて第８図〜第13図を用いて説明する。第８図に示すよ
うに、ホトダイオードアレイ部（21）は複数の画素ホト
ダイオード（PD）と、その間に配されたモニター用ホト
ダイオード（MPD）とを交互に有する形を成している。
各画素ホトダイオードの長手方向の一端は解放されてい
るが、他端はバリアゲート（22）を形成する第1MOSトラ
ンジスタ（TR₁）のソースに結合されている。このMOSト
ランジスタ（TR₁）のドレインは次段の蓄積部（23）に
結合され、ゲートはバリアゲート信号供給端子（32）に
結合される。蓄積部（23）はアルミニウム膜で遮光され
ており、光の照射を受けないが、所謂暗時電荷を生じ
る。蓄積部（23）の出力端は蓄積部クリアゲート（24）
を形成する第２のMOSトランジスタ（TR₂）のソースと、
シフトゲート（25）を形成する第３のMOSトランジスタ
（TR₃）のソースに結合されており、その第2MOSトラン
ジスタ（TR₂）のドレインは電源（Vcc）が与えられる電
源端子（T₇）に結合され、ゲートは蓄積部クリアゲート
信号供給端子（33）に接続されている。一方、第3MOSト
ランジスタ（TR₃）のドレインはシフトレジスタ（26）
を構成するセグメント（26a）に結合され、ゲートはシ
フトゲート信号供給端子（34）に結合されている。

モニター用のホトダイオード（MPD）は図の上端部側
でホトダイオードによって互いに接続されており、従っ
て、モニター出力は接続された複数のモニター用ホトダ
イオード（MPD）の総合出力となる。

このように複数個のモニター用ホトダイオードを結合
することによって広範囲の視野を有する被写体輝度モニ
ターホトダイオードデバイスを実現することになる。

前記ホトダイオードアレイ部（21）の物理的構造の概
略は第８図におけるＡ−Ａ′線断面を示す第９図の如
く、シリコン基板（35）に拡散法によって形成されたＰ
型領域（36）と注入法によるｎ型領域（37）と、画素ホ
トダイオード（PD）及びモニター用ホトダイオード（MP
D）を区切るために上部ｎ型領域（37）に施されたP⁺よ
りなるチャンネルストッパ（38）と、各ホトダイオード
の暗時出力を抑制するために表面に設けられて表面空乏
層の抑制を行なうP⁺膜（39）とから成っている。基板
（35）には外部からプラス電位が与えられ、中間のＰ型
領域（36）にはアース電位が与えられる。尚、ｎ型領域
（37）はリン注入により、またＰ型領域（36）はホウ素
の拡散により形成される。

ところで、前述の画素ホトダイオード（PD）で蓄積さ
れた電荷をバリアゲート（22）を通して蓄積部（23）へ
移送するのに要する時間は画素ホトダイオード（PD）の
長さ（ｌ）の２乗に略比例することが知られている。一
方、合焦検出装置としては、かなり低輝度の被写体に対
しても動作するように長さ（ｌ）を大きくすることで各
画素ホトダイオード（PD）の総面積を大きくとって発生
電荷量を大きくすることが望ましい。ここで画素ホトダ
イオード（PD）の幅を大きくすると合焦検出装置の精度
を悪化させるので好ましくない。この相反する要求を充
足させるために、本発明者は前述のP⁺膜（39）のすぐ下
のｎ型領域（37）の深さを長手方向に沿って変えること
を考えた。即ち、第10図（ａ）の平面的な構成図におい
て点線（40）で示す方向に断面した同図（ｃ）にその要
部（表面に近い部分）の構造を示すように、P⁺膜（39）
の下のｎ型領域作成に関し、リンのイオン注入量を長手
方向（第10図の左右方向）に沿って変えることによって
n^-領域（37a）とｎ領域（37b）とを形成する。こうすれ
ば、同図（ｂ）に示すように画素ホトダイオード（PD）
のポテンシャルはバリアゲート（22）に向けて順次低く
なっていき、電荷が左方向（バリアゲート側）へ移動し
易くなる。このことは、画素ホトダイオード（PD）で蓄
積された電荷を移送するのに要する時間が短縮されるこ
とを意味する。それ故、画素ホトダイオード（PD）の長
手方向長（ｌ）を大きくとってホトダイオードの発生電
荷を多くすると共に，蓄積部へ向けてその発生電荷を迅
速に移送するという課題を解決できる。尚、第10図にお
いて、（41）（42）（43）（44）は、それぞれバリアゲ
ート（22）、蓄積部（23）、シフトゲート（25）、シフ
トレジスタ（26）の電極であり、これらの電極の形成に
は通常アルミニウム材料が用いられる。（45）はSiO₂等
で形成された絶縁膜である。

次に光電変換部全体の構成を第７図を参照して説明す
る。

前述した第８図の画素ホトダイオード（PD）、モニタ
ー用ホトダイオード（MPD）、バリアゲート（22）、蓄
積部（23）、蓄積部クリアゲート（24）、シフトゲート
（25）、シフトレジスタ（26）の縦続結合体が横方向に
多数配列されており、例えばシフトレジスタ（26）のセ
グメント数でいえば128個存在する。ただし、前記配列
の右端にみられるように画素ホトダイオード（PD）、モ
ニター用ホトダイオード（MPD）、バリアゲート（2
2）、蓄積部（23）、蓄積部クリアゲート（24）及びシ
フトゲート（25）のセグメント数は右端側においてシフ
トレジスタ（26）に比べて５個少ない。逆にいえば、シ
フトレジスタ（26）のセグメント数だけが右端側で５個
多く形成されていることになるが、これは次の理由によ
る。シフトレジスタ（26）の出力を受けるコンデンサ
（C₁）はシフトレジスタ（26）と一体に形成されるよう
になっており、具体的には第11図（ａ）の従来例に示す
ように拡散形成されたn⁺領域（46）とＰ型領域（47）と
の間に生じる接合容量で形成される。ところが、絶縁膜
（48）を介して表面に被膜された遮光用のアルミニウム
膜（49）と前記n⁺領域（46）との間でも分布容量
（Ｃ′）を生じる。この不所望な分布容量（Ｃ′）は第
11図（ｃ）に示すように接合容量で形成された本来のコ
ンデンサ（C₁）に対し並列に入って出力容量を増大させ
結果として光感度を低下させることになる。しかも、前
記遮光用アルミニウム膜（49）とn⁺領域（46）の間に生
じる前記分布容量（Ｃ′）はバラツキが多く製品ごとの
光感度のバラツキの原因となり、好ましくない。そこ
で、第11図（ｂ）に示すように出力段部に位置する部分
のアルミニウム膜（49）を削除（50）することを行な
う。こうすると、前記分布容量（Ｃ′）は殆どなくな
り、、出力用のコンデンサ（C₁）が殆ど影響されなくな
り、光感度は上昇する。一方、その削除した部分の遮光
は第２図に示した視野マスク（９）によって行なうよう
にする。即ち、前記コンデンサ（C₁）としての接合容量
部分を視野マスク（９）の窓から、それた位置に配する
のである。これは、シフトレジスタ（26）の出力段に設
けられたコンデンサ（C₁）に限られるものはなく、各出
力段に設けられているコンデンサ（C₂）〜（C₆）の上部
のアルミニウム膜も削除されている。

第12図は、この構成を視野マスク側から見た光電変換
部（15）の概略形状で示しており、（51）はホトダイオ
ードアレイ（21）や色温度検出用ホトダイオード（13）
（14）からなる受光部分であり、（52）は視野マスク
（９）の窓の投影を顕わす。前記コンデンサ（C₁）〜
（C₆）は前記戻の投影像からは離れた位置、従って光の
当たらない位置に配置される。ここでコンデンサ（C₁）
〜（C₆）の開口面積は互いに等しく設定されている。こ
のように構成することによって、同一の大きさの受光素
子からの同一の出力に対して、コンデンサ（C₁）〜
（C₆）の出力電圧を等しくすることができる。これらの
コンデンサ（C₁）〜（C₆）のうちでコンデンサ（C₁）の
みが受光部分に対応するシフトレジスタのセグメントよ
りも離れた位置に存するため、その間を連結するための
セグメントが必要となる訳であり、そのセグメントが第
７図で示す１番目から５番目までのセグメントである。
従って、これら５個のセグメントは単に光電荷の転送路
として機能するに過ぎないものである。コンデンサ
（C₂）〜（C₆）は受光部の出力を直接入力するので、上
述のような余分なセグメントを必要としない。シフトレ
ジスタ（26）の出力はリセット信号（OSRST）によって
瞬時オンするトランジスタ（Q₁）のオフ時に転送クロッ
ク（φ_１）（φ_２）によって前記コンデンサ（C₁）に与
えられバッファ（27）を通して出力される。

第７図において、画素ホトダイオード（PD）、モニタ
ー用ホトダイオード（MPD）のうち、右端の５個、及び
左端の３個にはアルミニウム膜による遮光が施されてい
る。これらの遮光されたホトダイオードは例えば画素ホ
トダイオードの出力の暗時補正に用いられる暗時電荷を
発生する。ホトダイオードアレイ（21）は、その一部分
が基準部（M₀）、他の一部分が参照部（M₁）として割り
当てられる。例えば基準部（M₀）は40個分、参照部
（M₁）は50個分の画素ホトダイオードとモニター用ホト
ダイオードの組合せ体を含む。ただし、構造的には基準
部（M₀）と参照部（M₁）の区別はなく、後述するシステ
ムコントローラでのソフト処理により、それらの区別を
する。

前記基準部（M₀）と参照部（M₁）との間の不要と考え
られる部分については、シフトレジスタ（26）のみ残
し、他の画素ホトダイオード、モニター用ホトダイオー
ド、バリアゲート、蓄積部、蓄積部クリアゲート、シフ
トゲートは図面上削除されている。この削除部分を
（Ｓ）で示す。削除部分（Ｓ）に対応するシフトレジス
タの各セグメント（26a）は、全画素出力の転送に必要
な転送クロック数を減少させて総電荷転送時間を短縮す
るためピッチが他の部分のピッチより大きくなるように
形成している。

モニター用ホトダイオード（MPD）は基準部（M₀）と
参照部（M₁）に位置するもののみが利用されるように互
いに接続されており、他の部分に存在するものは利用さ
れない。ただし、その不使用のモニター用ホトダイオー
ド（MPD）も第13図に示す如く電源端子（T₇）に接続し
て安定化しておくのが望ましい。これは電気的に浮いて
いると、他の画素ホトダイオードからの誘導を受けた
り、他の画素へ誘導を起したりして、結局他の画素ホト
ダイオードへ影響を与えるからである。モニター用ホト
ダイオードの出力はコンデンサ（C₂）に一たん与えら
れ、ここで保持されてバッファ（28）を介してモニター
信号（AGCOS）として出力される。このモニター信号（A
GCOS）の電源変動並びに温度依存成分除去のため、前記
コンデンサ（C₂）の初期化トランジスタ（Q₂）と同一構
成のトランジスタ（Q₃）によって初期化されるコンデン
サ（C₃）からの出力（AGCDOS）が同時に用意される。こ
のコンデンサ（C₃）にはアルミニウム膜で遮光された、
モニター用ホトダイオード（MPD）と略同一サイズのホ
トダイオード（D₁）が図示のように接続される。トラン
ジスタ（Q₂）（Q₃）は積分クリアゲート信号（ICG）の
印加期間に同時にオンされる。

次に、一対の色温度検出用ホトダイオード（13）（1
4）は図示のように基準部（M₀）と参照部（M₁）にそれ
ぞれ配されており、これら２つのホトダイオード（13）
（14）の出力は積分クリアゲート信号（ICG）でオンす
るトランジスタ（Q₆）（Q₇）によって初期設定されるコ
ンデンサ（C₄）（C₅）と、色温度検出ゲート信号（PD
S）で導通するトランジスタ（Q₄）（Q₅）によって、そ
れぞれ黄色温度検出信号（OSY）、赤色温度検出信号（O
SR）として出力される。これらの色温度検出用ホトダイ
オード（13）（14）の表面には色フィルタ（不図示）が
設けられている。ここで、シフトレジスタ（26）に後続
する出力バッファと赤色温度検出信号の出力バッファ、
黄色温度検出信号の出力バッファを同一に形成すると共
に、画素ホトダイオード（PD）と色温度検出用ホトダイ
オード（13）（14）との大きさを略同一に設定しておく
ことにより、黄色温度検出信号（OSY）、赤色温度検出
信号（OSR）の出力電圧は基準部（M₀）、参照部（M₁）
の画素ホトダイオードの平均出力と前記色フィルタの透
過率の積となって出力される。そこで、この赤色温度検
出信号（OSR）と黄色温度検出信号（OSY）は画素ホトダ
イオード（PD）の出力電圧と略等しいダイナミックを有
することになり、後段のアナログ処理部で時分割で処理
することで画素信号（OS）の処理回路を兼用することが
できる。また、前記色温度検出用ホトダイオード（13）
（14）のサイズは遮光された画素ホトダイオード（OP
D）のサイズとも同一になるので、その遮光画素ホトダ
イオード（OPD）の出力電圧との差動をとることにより
暗時出力の補償も可能である。また、第７図には、色温
度検出信号（OSY）（OSR）の電源ノイズ等を除去するた
めの出力（PDDOS）を発生するコンデンサ（C₆）、スイ
ッチ用トランジスタ（Q₈）も設けられている。

第７図では、色温度検出用ホトダイオード（13）（1
4）の出力信号（OSY）（OSR）を別設のトランジスタ（Q
₄）（Q₅）、コンデンサ（C₄）（C₅）、バッファ（29）
（30）等を通して出力するように構成されているが、こ
のように出力系を別設することなしに画素出力（OS）の
出力系を利用して取り出すことも可能である。

第13図は、このような観点に沿った実施例を示してお
り、第７図の左端側に配される３個の遮光画素ホトダイ
オード（OPD）のいずれか１つ（図示の場合左から２番
目）と、それに順次結合されたバリアゲート、蓄積部、
シフトゲートを利用してシフトレジスタ（26）に赤色温
度検出用ホトダイオード（14）の出力信号を送る。この
出力信号は通常の画素ホトダイオードの出力信号と同様
にシフトレジスタ（26）からコンデンサ（C₁）に送ら
れ、更にバッファ（27）を介して出力される。第13図は
上述の通り参照部（M₁）に対応する赤色温度検出用ホト
ダイオード（14）に関して示しており、アルミニウム膜
で遮光された左端から２番目の遮光画素ホトダイオード
（OPD）の一端を他の画素ホトダイオードよりも長く形
成して赤色温度検出用ホトダイオード（14）の出力端と
結合しているが、基準部（M₀）に対応する黄色温度検出
用ホトダイオード（13）の出力端は第７図の右端側の５
個の遮光画素ホトダイオード（OPD）のいずれか１つを
同様に長く形成して、それと結合する。

次に、第14図は前記光電変換部（15）を１つのブロッ
クで示すと共に光電変換素子（12）における、その他の
部分を詳細に示し、併せてシステムコントローラ（53）
と、その周辺回路を開示している。システムコントロー
ラ（53）は１チップのマイクロコンピュータで形成さ
れ、その中に前記光電変換素子（12）からのアナログ信
号（Vout）をディジタル信号に変換するA/D変換部（5
4）と、撮影レンズ（交換レンズ）のROMを含むレンズデ
ータ出力部（61）から、それぞれのレンズで異なるディ
フォーカス量、レンズ繰出し量変換係数（KL）、色温度
ディフォーカス量（dF_L）等のデータを予め入力し、且
つA/D変換部（54）からのディジタルデータを逐一格納
する、RAMで形成されたメモリ部（55）と、前記メモリ
部（55）の出力に基づいて焦点を検出する焦点検出部
（56）と、前記検出された焦点データとレンズデータ等
から補正量を算出する補正演算部（57）と、その補正量
に基づいてレンズを駆動するための信号レンズ駆動回路
（63）に送出すると共に、レンズの移動状況のデータを
モーターエンコーダ部（64）から受けるレンズ駆動コン
トロール部（58）と、光電変換部（15）での積分値が所
定時間に所定値まで達する否か監視するための計時用タ
イマー回路（59）と、光電変換素子（12）と信号の送受
を行なうセンサーコントロール部（60）とを有する。
尚、（65）はレンズ駆動モーター、（62）はシステムコ
ントローラ（53）によって制御される表示回路である。
光電変換素子（12）と前記システムコントローラ（53）
は、それぞれ１チップずつ別個に形成されており、従っ
てイメージセンシングシステムとしては合計２チップで
構成されていることになる。

第６図の積分時間制御部（17）は、その中に輝度判定
回路と積分時間制御回路を含んでいるが、第14図では、
この輝度制御回路（17a）と積分時間制御回路（17b）を
分離して示している。また、第14図に示される信号処理
タイミング発生部（16B）は第６図で示すデータ出力制
御部（16）に含まれているものである。第６図のI/oコ
ントロール部（20）は第14図の信号処理タイミング発生
部（16B）、積分時間制御回路（17b）及び転送クロック
発生部（16A）に分散されている。システムコントロー
ラ（53）は光電変換素子（12）に対し、まず基本クロッ
ク（CP）を与える。この基本クロック（CP）は転送クロ
ック発生部（16A）及び積分時間制御回路（17b）にそれ
ぞれ与えられる。システムコントローラ（53）は、また
光電変換素子（12）に対してモード信号（MD₁）（MD₂）
を与える。モード信号は２ビットで構成されていて、光
電変換素子（12）のイニシャライズモード、低輝度積分
モード、高輝度積分モード、データダンプモードの４つ
のモードを表現でき、２本のラインを使って送信され
る。

イニシャライズモードのとき、転送クロック発生部
（16A）から光電変換部（15）へは転送クロック
（φ_１）（φ_２）が高周波で供給され、転送クロック供
給以前にシフトレジスタ（26）に不要に蓄積された電荷
をシフトレジスタ（26）の出力側のコンデンサ（C₁）に
排出する。このコンデンサ（C₁）に排出された電荷は第
７図でトランジスタ（Q₁）がリセット信号（OSRST）で
オンしたとき電源（Vcc）へ排出される。また、イニシ
ャライズモードではアナログ処理部（18）のイニシャラ
イズも行なわれる。

次に、システムコントローラ（53）は、まず低輝度積
分モードを指令すると共に、第16図に示す積分クリア信
号（ICS）を積分時間制御回路（17b）に供給する。この
積分クリア信号（ICS）の入力により積分時間制御回路
（17b）は、この積分クリア信号（ICS）に同期した積分
クリアゲート信号（ICG）、バリアゲート信号（BG）、
蓄積部クリアゲート信号（STICG）を発生し、それぞれ
第７図に示した光電変換部（15）の所定部分へ与える。
積分クリアゲート信号（ICG）はモニター出力信号（AGC
OS）、モニター出力補償信号（AGCDOS）、色温度検出出
力信号（OSR）（OSY）、色温度検出補償信号（PDDOS）
をそれぞれ初期化し、一方、バリアゲート信号（BG）と
蓄積部クリアゲート信号（STICG）は画素ホトダイオー
ド（PD）及び蓄積部（23）を初期化する。

前記積分クリア信号（ICS）が消えると、積分クリア
ゲート信号（ICG）、バリアゲート信号（BG）、蓄積部
クリアゲート信号（STICG）も消える。その結果、トラ
ンジスタ（Q₂）（Q₃）がオフとなって、初期時に電源電
圧（Vcc）まで充電されたコンデンサ（C₂）はモニター
用ホトダイオード（MPD）の発生電荷に比例して電圧降
下を開始し、コンデンサ（C₃）は遮光されたホトダイオ
ード（D₁）の少量の発生電荷に応じて僅かに電圧を降下
する。また、（PDS）がトランジスタ（Q₄）（Q₅）に与
えられていることと相俟ってコンデンサ（C₄）（C₅）も
初期時の電源電圧（Vcc）から色温度検出用ホトダイオ
ード（13）（14）の電荷発生量に応じて電圧を降下させ
ていく。一方、バリアゲート（22）並びに蓄積部クリア
ゲート（24）はオフとなり、その結果、画素ホトダイオ
ード（PD）では照射光に応じて光電荷発生とその蓄積を
開始し、遮光ホトダイオード（MPD）では微小な暗時出
力電荷の蓄積を開始する。更に、蓄積部（23）では、自
身で発生する暗時出力電荷の蓄積を行なう。

第16図（ａ）から窺知できるように、積分クリア信号
（ICS）に対し、前述の（BG）（STICG）（ICG）は同一
のパルス幅となっている。そこで、（ICS）のパルス幅
は画素ホトダイオード（PD）において、それ以前に（即
ち初期化以前に）蓄積されていた全電荷をバリアゲート
（22），蓄積部（23）、及び蓄積部クリアゲート（24）
を通して電源（Vcc）へ排出するのに要する時間で制限
を受ける。そして、具体的には50μｓ〜100μｓ若しく
は、それ以上のパルス幅に選ばれる。

光電変換部（15）の積分動作はいつまでも行なう必要
はなく、むしろそれをどこかで完了させなければならな
い。積分値が所定レベルに達したら、それ以上継続して
積分を行なう必要はないからであり、また、積分値が所
定レベルに達するのに長時間を要する場合にはシャッタ
ー釦の押し込みからレリーズできるまでの時間が著しく
長くなるので、途中で積分を完了させて、その積分値の
不足分を信号処理の段階で補正してやる方がよいからで
ある。

輝度判定回路（17a）は、モニター用ホトダイオード
（MPD）のモニター出力信号（AGCOS）とモニター出力補
正信号（AGCDOS）とから積分状態を判定し、所定の値に
達している場合には、それを指示する指示信号（V_FLG）
を発生して前記積分時間制御回路（17b）に与えると共
に、積分値の不足分に応じた利得制御信号（AGC）を出
力する。その利得制御信号（AGC）はAGC減算回路（71）
へ供給される。AGC減算回路（71）は入力される画素出
力信号（OS）や色温度検出出力信号（OSR）（OSY）のゲ
インを補正する。AGC減算回路（71）は後述するように
画素出力信号（OS）の暗時出力補償を行なう機能も有し
ている。AGCデータはシステムコントローラ（53）へも
供給される。不図示の補助光発光の要否をAGCデータに
基づいてシステムコントローラ（53）で判断できるよう
にするためである。前記輝度判定回路（17a）の具体的
構成は第15図に示される。第15図において、点線（17
a）で示すブロックが輝度判定回路であり、他の点線ブ
ロックはAGC減算回路（71）である。輝度判定回路（17
a）では、モニター出力補償信号（AGCDOS）を抵抗値が
１倍、２倍、４倍、８倍の抵抗（Ｒ）（2R）（4R）（8
R）を通して演算増幅器（A₁）（A₂）（A₃）（A₄）のプ
ラス入力（＋）に印加している。このとき、各抵抗には
定電流源（Ｂ）によって一定の電流（Ｉ）が流れるの
で、抵抗による電圧降下はそれぞれ１倍、２倍、４倍、
８倍の関係となる。演算増幅器（A₁）〜（A₄）のマイナ
ス入力端子（−）にはモニター出力信号（AGCOS）が供
給され、出力には（AGCOS）と（AGCDOS）の差電圧が生
じるが、第７図に示したように同一チップ上にコンデン
サ（C₂）と（C₃）、トランジスタ（Q₂）と（Q₃）、バッ
ファ（28）と（31）がそれぞれ同一に設計してあるの
で、その両信号（AGCOS）と（AGCDOS）は積分クリアゲ
ート信号（ICG）印加直後は同電位で、そのうちモニタ
ー出力信号（AGCOS）はモニター用ホトダイオード（MP
D）での光電荷の発生と共に低下していき、一方モニタ
ー出力補償信号（AGCDOS）は、そのままの状態を保ち、
常時モニター出力信号の初期電位を保持している。従っ
て、それらの信号の差をとることで電荷の蓄積量（積分
値）のモニターが可能となる。しかも、前記両信号の差
をとることにより、電源電圧の変動をキャンセルでき、
更に温度上昇によって暗時出力が増大する場合には遮光
ホトダイオード（D₁）がそれに感応するので、モニター
出力補償信号（AGCDOS）には、その暗時出力の温度変動
分が含まれていることになり、前記両信号の差電圧は温
度影響も除去された正しいモニター情報信号となる。画
素ホトダイオード（PD）での積分値が所定の値に達した
と考えられるときには、モニター用ホトダイオード（MP
D）からのモニター出力信号（AGCOS）が、初期電位より
もＩ×8R降下するので、演算増幅器（A₄）から指示信号
（V_FLG）が発生する。この指示信号（V_FLG）は積分時間
制御回路（17b）に供給される。積分時間制御回路（17
b）は、指示信号（V_FLG）若しくは強制積分完了信号（S
HM）のいずれかを受けると光電変換部（15）に対し積分
完了動作を行なわせると共に、ラッチ信号（LCK）を発
生し、このラッチ信号（LCK）を前記輝度判定回路（17
a）のＤフリップフロップ（FF₁）〜（FF₃）のクロック
端子（CP）に供給する、Ｄフリップフロップ（FF₁）〜
（FF₃）はそれぞれ前段の演算増幅器（A₁）〜（A₃）に
対しデータ端子（Ｄ）が接続されているので、モニター
出力信号（AGCOS）の値に依存したラッチ状態となる。
各Ｄフリップフロップ（FF₁）（FF₂）（FF₃）の出力端
はANDゲート（N₁）（N₂）に図示の如く接続されてお
り、その結果、輝度判定回路（17a）の出力路（72）（7
3）（74）（75）には１倍、２倍、４倍、８倍の割合の
補正量に対応する利得制御信号（AGC）が出力されるこ
とになる。因みに、システムコントローラ（53）によっ
て管理される所定時間内に指示信号（V_FLG）が出力され
る状況下では、（AGC）は出力路（72）に生じる。

しかしながら、前記所定時間内に指示信号（V_FLG）が
発生しない状況下では、後でも述べるように強制的に積
分完了が行なわれるので、出力路（72）（73）（74）
（75）のいずれか１つにAGC信号が生じることになる。

第16図（ａ）のタイムチャートで低輝度積分モードに
おいての説明を加える。積分クリア信号（ICS）が消滅
した時点から光電変換部（15）で積分動作が始まり、し
ばらくしてモニター出力信号（AGCOS）が所定の積分値
に対応するレベルにまで降下すると指示信号（V_FLG）が
輝度判定回路（17a）から発生する。これを受けて積分
時間制御回路（17b）は蓄積部クリアゲート信号（STIC
G）を発生して蓄積部クリアゲート（24）を開き蓄積部
（23）で不要に蓄積された僅かな暗時電荷を電源（Vc
c）側へ排出させる。続いて、この蓄積部クリアゲート
信号が消えることによって蓄積部クリアゲート（24）が
閉じる。この後、すぐに積分時間制御回路（17b）はバ
リアゲート信号（BG）を発生してバリアゲート（22）を
開き、画素ホトダイオード（PD）の蓄積電荷を蓄積部
（23）へ移送させる。前記指示信号（V_FLG）が発生して
から、この蓄積部（23）への移送動作が完了するまで約
50〜100μｓの時間（ｔ）が必要となる。このようにし
て各画素ホトダイオード（PD）で蓄積された電荷を蓄積
部（23）に移送せしめた後、積分時間制御回路（17b）
はシステムコントローラ（53）に対し積分の完了信号
（TINT）を与える。本実施例では（TINT）におけるハイ
レベルからローレベルへの変遷が積分の完了を表してい
る。この積分完了信号（TINT）はシステムコントローラ
（53）において割込み信号として受け入れられ、システ
ムコントローラ（53）が他の処理を行なっている間も、
その処理が重要なものでなく、従って割込み禁止での処
理でない限り、即座に積分完了信号（TINT）の認識処理
を行なう。また、他の処理が割込み禁止処理である場合
には、その処理を終了した時点で前記積分完了信号（TI
NT）の処理を行なう。システムコントローラ（53）は、
この積分完了信号（TINT）に基づいて、メモリ部（55）
の画情報データ格納のためのアドレス等のセットを行な
った後に、光電変換素子（12）内の転送クロック発生部
（16A）に対してシフトパルス発生信号（SHM）を供給す
る。その結果、転送クロック発生部（16A）はシフトパ
ルス（SH）を発生し、このシフトパルス（SH）を光電変
換部（15）のシフトゲート（25）へ与えて蓄積部（23）
に既に移送されている、適正積分レベルまで蓄積された
電荷のシフトレジスタ（26）への移送を実行する。その
後、すぐにシステムコントローラ（53）はモード信号
（MD₁）（MD₂）としてデータダンプモード信号を光電変
換素子（12）に与えて、光電変換素子（12）をデータダ
ンプモードにセットする。尚、上記においてシステムコ
ントローラ（53）が積分完了信号（TINT）の受信後10ms
程度割込み禁止処理によって積分の完了を認識しえない
場合においても、既に光電変換部（15）では画素ホトダ
イオード（PD）と蓄積部（23）間がバリアゲート信号
（BG）の消滅によるバリアゲート（22）の不導通により
遮断されているため、前10ms間に画素ホトダイオード
（PD）内に蓄積される電荷が蓄積部（23）に蓄積されて
いる所望電荷に何ら影響を与えることはないし、また、
その10ms間に蓄積部のポテンシャル準位を持ち上げるべ
く信号（ST）をローレベルにしている（詳細は後述す
る）ので、蓄積部（23）自身で発生して前記所望電荷に
加算される暗時電荷は極めて微小であり、問題にならな
い。第16図（ａ）において積分完了信号（TINT）がロー
レベルへ反転した時点からシフトパルス発生信号（SH
M）並びに該（SHM）に略同期するシフトパルス（SH）の
発生が少し遅れているのはシステムコントローラ（53）
における上記積分完了信号（TINT）の処理が遅れている
ことを表している。

前記積分時間制御回路（17b）はバリアゲート信号（B
G）に同期して立ち上がり、２個目のバリアゲート信号
の終了に同期して、立下る色温度検出ゲート信号（PD
S）も発生する。この色温度検出ゲート信号（PDS）は積
分クリアゲート信号（ICG）に対応する期間には、それ
以前に色温度検出用ホトダイオード（13）（14）で不要
蓄積されていた電荷をコンデンサ（C₄）（C₅）へ排出す
るために色温度検出用ホトダイオード（13）（14）とコ
ンデンサ（C₄）（C₅）間のスイッチ用トランジスタ
（Q₄）（Q₅）をオン状態にし積分クリアゲート信号（IC
G）が消滅した後もハイレベルを保持してトランジスタ
（Q₄）（Q₅）をオン状態になし、各色温度検出用ホトダ
イオード（13）（14）で発生した電荷をそれぞれのコン
デンサ（C₄）（C₅）に蓄積させる。そして、指示信号
（V_FLG）の発生から蓄積部クリアゲート信号（STICG）
の発生を経てバリアゲート信号（BG）の発生立下り時に
色温度検出ゲート信号（PDS）は立下り、前記トランジ
スタ（Q₄）（Q₅）をオフ状態とする。これにより、各色
温度検出用ホトダイオード（13）（14）で発生する電荷
の前記コンデンサ（C₄）（C₅）での積分動作は完了し、
次の積分開始まで、この完了時点での電位が色温度検出
出力信号（OSR）（OSY）として保持される。

以上の説明は被写体が比較的明るい場合の低輝度積分
モードであるが、被写体が極めて暗い場合における低輝
度積分モードでは積分完了動作等が少し異なる。このと
きの各信号のタイムチャートは第16図（ｂ）に示され
る。システムコントローラ（53）は前述の積分開始後、
積分完了信号（TINT）の受信待ち状態においてタイマー
回路（59）を用いて積分時間の計時を行なう。そして、
積分開始後100ms経過後も積分が継続され、積分完了信
号（TINT）が受信されない場合、システムコントローラ
（53）は光電変換素子（12）に強制的に積分を完了させ
るためシフトパルス発生信号（SHM）を与える。このシ
フトパルス発生信号（SHM）を入力した光電変換素子（1
2）の積分時間制御回路（17b）は光電変換部（15）に対
して前述の蓄積部クリアゲート信号（STICG）を与え
て、蓄積部（23）の不要電荷を排出した後、バリアゲー
ト信号（BG）を与えて画素ホトダイオード（PD）の蓄積
電荷を蓄積部（23）に移す。これによって積分は完了す
る。尚、このときに蓄積部のポテンシャル準位を持ち上
げるべく信号（ST）をローレベルにしないのは、この蓄
積部の蓄積時間が殆どないからである。各蓄積部（23）
の電荷は引き続いて転送クロック発生部（16A）から与
えられるシフトパルス（SH）によってシフトレジスタ
（26）にシフトされ、続いて送られてくる転送クロック
（φ_１）（φ_２）によって順次コンデンサ（C₁）側へ転
送される。このようにシステムコントローラ側からの指
令に基づく強制的な積分完了では、適正な積分レベルま
で電荷蓄積が行なわれていないので、その出力レベルは
小さくS/N比の低下の原因となったり、システムコント
ローラ（53）のA/D変換部（54）におけるダイナミック
レンジに対し不適になったりする。そこで、このような
場合、アナログ処理部（18）でゲイン補正をしてやるの
が望ましい。このゲイン補正量の決定を行なうのが、先
に第15図で述べた輝度判定回路（17a）であり、ゲイン
不足量に応じて×１、×２、×４、×８の出力路（72）
（73）（74）（75）のいずれかが選択（ハイレベル化）
される。その選択された状態は次の積分が完了しモニタ
ー出力信号が処理されるまでの間、保持される。

以上で低輝度積分モードの積分動作についての説明を
終えるが、低輝度積分モードで積分開始し1ms以前に積
分完了信号（TINT）が検知された場合には低輝度積分モ
ードでは過剰積分成分が多くなって画素出力信号のアナ
ログ処理やA/D変換処理において飽和してしまうため、
システムコントローラ（53）は高輝度積分モードへモー
ド信号（MD₁）（MD₂）を切換える。

次に、この高輝度積分モード時の積分動作を第17図
（ａ）のタイムチャートを参照して説明する。

まず低輝度積分モード時と同様にシステムコントロー
ラ（53）は積分クリア信号（ICS）を発生する。このパ
ルス幅は低輝度積分モード時と同一に選ばれる。この積
分クリア信号（ICS）を受けて積分時間制御回路（17b）
は光電変換部（15）の初期化のため積分クリアゲート信
号（ICG）、蓄積部クリアゲート信号（STICG）、バリア
ゲート信号（BG）を発生する。次に、積分クリア信号
（ICS）の消滅と共に低輝度積分モード時と同様に積分
の開始が行なわれるが、今回は高輝度積分であるため第
17図（ａ）に示す如くバリアゲート信号（BG）は積分開
始から終了までハイレベルの信号として積分時間制御回
路（17b）から出力されている。このことは画素ホトダ
イオード（PD）と蓄積部（23）間のバリアゲート（22）
をオン状態としたまま積分を行ない、始めから蓄積部
（23）で画素ホトダイオードに生じた電荷を蓄積させる
ことを意味する。尚、この積分時に蓄積部クリアゲート
（24）はオフとなる。こうして積分が開始し低輝度積分
モード時と同様にモニター出力信号（AGCOS）が、その
初期電位に相当するモニター出力補償信号（AGCDOS）の
レベルから所定量Vth（＝１×8R）だけ低下した時点で
指示信号（V_FLG）が輝度判定回路（17a）から発生され
積分時間制御回路（17b）へ供給される。積分時間制御
回路（17b）は、この指示信号（V_FLG）を受けてバリア
ゲート信号（BG）をローレベルになし、その時点までオ
ン状態であったバリアゲート（22）をオフ状態とする。
これによって画素ホトダイオード（PD）から蓄積部（2
3）への電荷流入をストップすると共に、システムコン
トローラ（53）へ積分完了信号（TINT）を送出する。こ
のように高輝度積分モードでは低輝度積分モードでみら
れた画素ホトダイオード（PD）から蓄積部（23）への電
荷の転送は行なう必要はなく、単にバリアゲート（22）
をオン状態からオフ状態へ切換えるだけで積分完了動作
を終了することができるため、指示信号（V_FLG）に対す
る積分完了は第17図（ａ）にみられるように遅れをなく
すことができる。これに対し低輝度積分モードでは前述
したように50〜100μｓの時間の遅れ（ｔ）〔第16図
（ａ）参照〕が生じる。そして、バリアゲート（22）が
オフ状態となると、信号（ST）をローレベルにして蓄積
部の電位を持ち上げて暗時電荷の発生を少なくする。こ
うして電位の高くなった蓄積部（23）に蓄えられた適正
積分レベルまで積分された電荷は低輝度積分モード時と
同様にシステムコントローラ（53）からのシフトパルス
発生信号（SHM）を入力してシフトパルス（SH）と転送
クロック（φ_１）（φ_２）を形成する転送クロック発生
部（16A）の制御によってシフトレジスタ（26）へシフ
トされ順次シフトレジスタ（26）の出力コンデンサ
（C₁）へ転送される。上記信号（ST）はシフトパルス
（SH）の消滅と同期してハイレベルとなり、これによっ
て蓄積部の電荷はもとの状態に戻る。尚、色温度検出用
ホトダイオード（13）（14）の出力の積分を制御する色
温度検出ゲート信号（PDS）は、ここではバリアゲート
信号（BG）と同値の信号として出力されバリアゲート信
号（BG）の立下りで立下って画素ホトダイオード（PD）
の積分完了時点での色温度検出出力信号（OSR）（OSY）
の出力を保持する。

尚、上記高輝度積分モードにおいて被写体の輝度が極
めて低い場合は第17図（ｂ）のタイムチャートに示して
ある。この場合、システムコントローラ（53）のタイマ
ー回路による所定の計時時間内に積分完了信号が発生し
ないので、第16図（ｂ）の低輝度積分モードでの極低輝
度時と同様にシステムコントローラ側から（TINT）の受
信よりも先に（SHM）が発生し、積分動作を完了させ
る。積分動作の完了の動作は第17図（ａ）と同じであ
る。

以上において、光電変換部（15）の積分動作について
低輝度積分モード時、高輝度積分モード時の各々につい
て説明したが、第19図と第20図は光電変換部の画素ホト
ダイオード（PD）、バリアゲート（22）、蓄積部（2
3）、シフトゲート（25）、シフトレジスタ（26）の物
理的動作を模式的に示している。また、これらの図にお
いて画素ホトダイオード（PD）以外の部分は印加信号の
信号で示している。尚、（OG）は画素ホトダイオード
（PD）の端部に添設されたアウトゲートを示しており、
必要な場合、例えば第20図（ｂ）（ｃ）の如く画素ホト
ダイオード（PD）に不要な電荷が著しく生じた場合に、
このアウトゲート（OG）を通して不要電荷を排出するこ
とができる。第19図は低輝度積分モード、第20図は高輝
度積分モードの場合をそれぞれ表わす。

第19図において、（ａ）は積分中。（ｂ）は積分完了
動作（ｉ）として画素ホトダイオード（PD）の電荷を移
送する前に蓄積部（23）の電荷を蓄積部クリアゲート
（24）を通して電源（Vcc）へ排出する動作を示してい
る。（ｃ）は積分完了動作（ii）として画素ホトダイオ
ードの電荷を蓄積部（23）へ移送する動作を示す。
（ｄ）は積分完了時点の状態を示すが、ここで蓄積部の
電位制御信号（ST）をハイレベルからローレベルに変え
て蓄積部のポテンシャル準位を上げているが、これは次
の理由による。画素ホトダイオード（PD）からの電荷を
保持する状態では、蓄積部（23）は深いポテンシャルほ
ど蓄積部自身での暗時電荷が生じ易くなって蓄積電荷量
が変化するのでポテンシャルを浅くすることによって、
蓄積部自身での暗時電荷の発生を抑えるためである。こ
の点に関しては第20図の高輝度積分モードの場合でも同
じである。第19図（ｅ）は初期化、即ち積分のクリア動
作を示す。

高輝度積分モードでは、第20図（ａ）が積分中を、
（ｂ）が積分完了時を、そして（ｃ）がシフトレジスタ
への電荷転送を示す。この場合でも、積分クリア動作に
ついては第19図（ｅ）のように行なわれる。

次に第14図に示すアナログ処理部（18）について、第
16図〜第18図のタイムチャートを参照しながら説明す
る。第７図に示すようにシフトレジスタ（26）のうち右
から１番目〜５番目のセグメントは対応する画素ホトダ
イオードを有しない。従って、バッファ（27）を通して
出力される画素出力信号（OS）の最初の５個はホトダイ
オードを有しないレジスタ・セグメントの出力であり、
続いて遮光画素ホトダイオード（OPD）の出力が６番目
〜10番目に出力され、しかる後、基準部（M₀）における
画素ホトダイオードの出力、不要部（Ｓ）に対応するレ
ジスタ・セグメントの出力、参照部（M₁）のホトダイオ
ードの出力、そして最後に左端側の遮光画素ホトダイオ
ード（OPD）の出力、という順序で続くようになってい
る。その出力波形を第18図で（OS）として示す。

画素出力信号（OS）の初期化は第７図においてコンデ
ンサ（C₁）をリセットすることにより行なう。その際、
リセットパルス（OSRST）をトランジスタ（Q₁）のゲー
トに加え、該トランジスタ（Q₁）を導通させてコンデン
サ（C₁）を電源電圧（Vcc）に充電するが、そのリセッ
トパルス（OSRST）の印加時にMOS型のトランジスタ
（Q₁）のクロックフィールドスルー効果により誘導を受
けた信号が発生し、このリセットパルス（OSRST）が終
わった時にコンデンサ（C₁）は略電源電圧まで充電さ
れ、本来の基準レベルを示す。ただし、この基準レベル
は前記リセットパルス（OSRST）印加時の電源電圧変動
により変動する。次に、転送クロック（φ_１）の立下り
でシフトレジスタ（26）が１位相転送し、コンデンサ
（C₁）に次の画素ホトダイオードの蓄積電荷が流入さ
れ、出力される。このときの電圧降下量が、その画素ホ
トダイオードの入射光量に比例した画素出力信号Vos
（ｎ）である。次に、またリセットパルス（OSRST）が
トランジスタ（Q₁）に印加されてコンデンサ（C₁）がリ
セットされ、次の転送クロック（φ_１）で次の画素ホト
ダイオードの画素出力信号Vos（ｎ＋１）が得られる。
順次、斯様にして画素出力信号が出力されていく。そし
て、このようにして出力された一連の画素出力信号は第
１サンプルホールド回路（66）において第18図の（RSS/
H）のタイミングでサンプリング且つホールドされた（V
_RS）との差動を減算回路（67）でとることによって、そ
の差動出力（OSdif）のリセットレベルが一定値に揃え
られ、そのレベルからの電圧低下が画素出力信号の値と
なる。この電源ノイズ除去方法は一般に２重サンプリン
グ方式と呼ばれる。

次に、こうして得られた前記差動出力（OSdif）を用
いて同じ減算回路（67）に設けられている第２サンプル
ホールド回路（不図示）でサンプルホールドを行なう。
これは、後段のシステムコントローラ（53）内のA/D変
換部（54）に対して入力アナログ量を一定に保つ時間を
確保するためである。前記減算回路（67）でサンプルホ
ールドされた画素出力信号は第18図の（VosS/H）から、
それぞれVos（ｎ）、Vos（ｎ＋１）、Vos（ｎ＋２）下
がった値の信号となる。

こうして処理された画素出力信号（Vos）のうち７番
目〜９番目に出力される暗時画素出力信号が次の第３サ
ンプルホールド回路（70）でサンプルホールドされる。
このときのサンプリングパルス（OBS/H）は第16図に示
されるように、丁度画素出力信号（Vos）のうち７番目
〜９番目のアルミニウム膜によって遮光された遮光画素
ホトダイオード（OPD）の出力信号を抽出するようなパ
ルスとなっている。尚、６番目の信号はサンプリングさ
れず、従って使用されないことなるが、これは次の理由
による。即ち、６番目の画素出力信号は第７図に示すよ
うに遮光画素ホトダイオード（OPD）のうち、最端部に
位置するものであるため、外部からのノイズの影響を受
け易く、従ってその出力は必ずしも正確な暗時画素出力
とならないからである。前記（OBS/H）によりサンプリ
ングされた７番目〜９番目の暗時画素出力は、少なくと
も一連の画素ホトダイオードの出力が終わるまで（シフ
トレジスタのセグメントでいう128番目の出力が処理さ
れるまで）保持されるものとする。

このように、サンプルホールドされた暗時画素出力
（V_OB）と前述の11番目以降に出力される画素出力信号
（Vos）との差動を次段のAGC減算回路（71）でとること
によって暗時出力の除去された光電荷出力のみによる画
素出力信号（Vos）を得ることができる。この減算は先
に第15図に示したAGC減算回路（71）で行なわれる。第1
5図において、（A₅）は端子（77）から入力される暗時
画素出力（V_OB）と端子（76）から入力される画素出力
信号（Vos）との差動をとる演算増幅器である。尚、こ
の演算増幅器（A₅）の出力端とマイナス入力端子（−）
間に接続される抵抗（r₁）（r₂）（r₃）（r₄）及び基準
電圧（Vref）とプラス入力端子（＋）間に接続される抵
抗（r₅）（r₆）（r₇）（r₈）の前述の利得制御信号（AG
C）によりアナログスイッチ（S₁）〜（S₈）を介して切
換えることによって、低輝度時における積分の強制停止
に基づく画像出力信号のゲイン不足分を補正する。この
AGC減算回路（71）を通った信号は光電変換素子（12）
からシステムコントローラ（53）へ出力される。そのた
めシステムコントローラ（53）内のA/D変換部（54）の
ダイナミックレンジ（1/3Vref≦DR≦Vref）に出力レベ
ルを調整し、暗時画素出力を（Vref）とし、画素出力
（Vos）が増大すれば、Vref−Vosとする出力形態をとる
ことができるように前記AGC減算回路（71）は構成され
ている。即ち、端子（77）に入力される暗時出力電圧
（V_OB）に等しい電圧の画素出力電圧（Vos）が端子（7
6）に入力された場合には演算増幅器（A₅）の出力はVre
fとなり、入力の（Vos）が（V_OB）よりも低くなると、
演算増幅器（A₅）の出力はVref−Vosとなる。

一方、色温度検出出力信号（OSR）（OSY）は第２、第
３減算回路（68）（69）で基準電圧出力として作用する
色温度検出補償信号（PDDOS）との差動をとる。更に、
その差動出力を暗時出力補償し、且つ適正なゲインにな
すと共に基準電圧に調整するために前述のAGC減算回路
（71）に供給する。このときAGC減算回路（71）への供
給タイミングは減算回路（67）（68）（69）に後続する
アナログスイッチ（AN₁）（AN₂）（AN₃）に対し、信号
処理タイミング発生部（16B）から与えられる、第16
図、第17図に示す制御信号（ANS₁）（ANS₂）（ANS₃）に
よって行なわれる。その結果、本実施例では第16図及び
第17図の画素出力信号（Vos）に示されるように、暗時
出力のサンプリングが終わった直後の10番目の画素出力
信号の出力中に、それに代わって黄色温度検出信号（OS
Y）が、11番目の画素出力信号の出力中にそれに代わっ
て赤色温度検出信号（OSR）がそれぞれAGC減算回路（7
1）へ供給される。尚、色温度検出信号（OSR）（OSY）
を光電変換部（15）において別設の出力バッファを用い
て出力させる方法でなく、第13図に示したように遮光画
素ホトダイオード（OPD）を利用して通常の画素出力信
号と同一の経路で出力させるようにした場合には、10番
目及び127番目の画素出力信号としてバッファ（27）か
ら出力される。そこで、これらの出力は前述の２重サン
プリングでノイズ成分の除去、暗時出力サンプリング値
との差をとるによって暗時出力補償された後、前記AGC
減算回路（71）へ供給される。この場合には、第２、第
３減算回路（68）（69）やアナログスイッチ（AN₁）（A
N₂）（AN₃）は不要となる。

以上でアナログ処理部（18）の説明を終え、次に温度
検出部（19）について説明する。第２図に示すオートフ
ォーカス検出機構のうち、例えばレンズホルダ（９）の
アクリル材料部分や再結像レンズ（4a）（4b）を保持す
る基板（５）は温度によって膨張して所定部分の寸法を
微妙に変化させたりする。これは温度によるオートフォ
ーカス誤差を生じる。このような点から、温度補償を電
気的に行なうべく温度検出部（19）が設けられるが、こ
の温度検出部（19）は第21図に示すように電源（Vcc）
から所定電位低い値の前記基準電圧（Vref）とアース間
に抵抗（R₁）（R₂）を直列に接続し、その接続中点を演
算増幅器（A₆）のプラス入力端子（＋）に接続してい
る。マイナス入力端子（−）と出力端は直かに接続す
る。ここで、抵抗（R₁）は温度係数βR₁＝5000ppmのイ
オン注入型抵抗、（R₂）は温度係数βR₂＝500ppmのポリ
シリコン抵抗であり、25℃における抵抗値は（R₁）
（R₂）とも10KΩである。そして、第21図で電源電圧Vcc
＝13V、基準電圧Vref＝5Vとしたときの温度検出部の出
力特性を第22図に示す。検出出力は抵抗（R₁）の両端電
圧で表わされる。

第16図及び第17図のタイムチャートにおいて、AGC減
算回路（71）から出力される画素出力信号（Vos）のう
ち、９番目の出力までは、光電変換素子（12）の出力信
号としてシステムコントローラ（53）へ与える必要は存
しない。システムコントローラ（53）へ供給すべき信号
としては10番目に位置する黄色温度検出信号（OSY）か
らである。従って９番目までは画素出力信号に代わって
前記温度検出信号（V_TEM）を同一の出力ラインを通して
システムコントローラ（53）へ与える。このためAGC減
算回路（71）と温度検出回路（19）の結合点（イ）の手
前にそれぞれアナログスイッチ（AN₄）（AN₅）が設けら
れていて、これらのアナログスイッチ（AN₄）（AN₅）に
信号処理タイミング発生部（20a）から、それぞれ第16
図（及び第17図）に示されるゲート信号（ANS₄）（AN
S₅）が供給される。

次に、転送クロック発生部（16A）の具体的構成を第2
6図（ａ）と第26図（ｂ）に示す。そのうち、第26図
（ａ）はシフトパルス（SH）を形成する部分を、第26図
（ｂ）は転送クロック（φ_１）（φ_２）をはじめ、（OS
RST）（RSS/H）（OSS/H）（ADS）等を発生する部分を示
す。第26図（ａ）において、（16a）はシステムコント
ローラ（53）からの基本クロック（CP）を分周する第１
分周器であり、その分周出力は（SHM）（ICS）（TINT）
のロジックによりシフトパルス（SH）を形成するシフト
パルス形成部（16b）の出力でリセットされる第２分周
器（16c）で分周され、（QD0）（QD1）（QD2）を発生す
る。これらの出力は第26図（ｂ）のデコーダ部（16d）
でデコードされデコーダ部（16d）に後続する回路を通
して（φ_１）（φ_２）（OSRST）等が作成される。

第27図は信号処理タイミング発生部（20a）の具体例
を示しており、（φ_１）（SH）（ICS）を入力して、（A
NS₁）〜（ANS₅）と（OBS/H）（ADT）を発生する。（AD
T）はシステムコントローラ（53）のA/D変換をトリガー
する制御信号である。

次に、システムコントローラ（53）の説明を行なう。
システムコントローラ（53）内のA/D変換部（54）は第2
3図に示すように形成されており、端子（78）に前述の
光電変換素子（12）からの画素出力信号（Vout）が入力
され、端子（79）に基準電圧（Vref）、端子（80）に
（ADT）が入力される。そして端子（O₁）（O₂）…（O
n）からA/D変換出力が導出される。

システムコントローラ（53）は、こうしてA/D変換し
た色温度検出信号（OSR）（OSY）のディジタル値
（V_OSR）（V_OSY）の比Ｒを算出することで被写体の色温
度を検出し、その色温度に応じた補正を行なう訳である
が、そのフローチャートを第24図に示す。第24図には合
焦検出動作全体のフローを、第25図（ａ）（ｂ）（ｃ）
（ｄ）には，そのうちの特に色温度補正のフローを示
す。

まず、第24図を用いて合焦検出動作の概要を説明す
る。カメラにおけるシャッター釦の押下により合焦検出
動作がスタートすると、システムコントローラ（53）は
フラグをリセットしてレンズデータ出力部（61）から色
温度補正データを含むレンズデータを入力する。システ
ムコントローラ（53）は積分モードとして、蓄積部に蓄
積を行なわれる積分モード（ST）を設定し（信号MD1＝
ローレベル、MD2＝ハイレベル）、最大積分時間を20mse
cに設定する。そして、積分クリア信号（ICS）を発生し
て積分を開始させる。その際色温度検出用ホトダイオー
ド（13）（14）の積分も同時に実行させる。そして、積
分終了を示す積分終了信号（TINT）がローレベルになる
のを待ち、ローレベルになれば積分終了とし、それに要
する時間を判定する。その時間が1msec以内であれば次
回の積分モードを蓄積部への積分を行なうモード（STモ
ード）とすべく高輝度フラグ（HLF）をセットし、時間
が1msec〜20msecであれば次回の積分モードは、今回と
同じとし、20msec以内に積分終了信号（TINT）がローレ
ベルにならなければ次回の積分モードを受光部への積分
を行なうモード（PDモード）とすべく低輝度フラグ（LL
F）をセットする。そして、いずれの場合にも、積分完
了動作を示すべく信号（SHM）を出力し、積分終了信号
（TINT）がローレベルになるのを待つ。これによって低
輝度積分モードで20msec以内に積分が終了しなかった場
合だけ、積分終了信号がローレベルになるのを待つこと
になり、それ以外はすでにローレベルとなっている。
尚、ハード的にシフトパルスにより、画素データはシフ
トレジスタに送られる。そして、積分終了信号（TINT）
がローレベルであるとシステムコントローラ（53）は、
データ入力モードを設定し、ディジタル信号のAGCデー
タを入力する。次に温度データを入力するが、このアナ
ログデータに対するA/D変換が信号（ADT）のパルスによ
り開始され、この、A/D変換が終了するのを待つ。A/D変
換が終了した時点で温度データ（SBT）を入力し、所定
のレジスタに格納する。上述したように、この温度デー
タ入力は、シフトレジスタ（26）の９番目のデータ入力
のタイミング（タイムチャート参照）である（シフトレ
ジスタのデータは入力しない）。

次にシステムコントローラ（53）は色温度検出用ホト
ダイオードの数、及び画素出力信号の数を含めた取込デ
ータの画素数をセットし、入力するアナログ信号（Vo
s）のA/D変換を行ない、この終了によって生じる割込み
信号のたびに内部のメモリにデータを格納し、これを上
記セットした数だけ繰り返す。こうして、メモリ（55）
内に格納された基準部（M₀）並びに参照部（M₁）のそれ
ぞれの像に対応したディジタル信号は特開昭60−247211
号に本出願人が開示しているような相関演算を用いて両
部（M₀）（M₁）の像間隔を求めることによりディフォー
カスdf₁を算出する。測距演算でdf₁を算出した後に、温
度検出部（19）からの出力に基づく温度補正も行なう。
そこで、βはカメラ自体の温度補正係数、SBTは温度情
報、SBT₀は25℃のときの基本温度情報である。この温度
補正を行なったディフォーカスdf₀は被写体の光源が太
陽光で与えられた場合に真の値となるように設定されて
いる。このディフォーカス量df₀が所定値Tdf（＝２〜3m
m）より大の場合は色温度補正値は、それ程大きな値と
はなっていない（約100〜200μｍ以下）ため、その補正
値自体は大きな影響を持たず、レンズ駆動が行なわれ、
再測定が行なわれるときに、所定値Tdf以下のディフォ
ーカスが検出された場合に色温度補正値Δdfが加えられ
ることになる。こうして色温度補正値Δdfが加えられた
後、合焦判別が行なわれ、合焦範囲内にあれば合焦表示
を行ない、非合焦と判定されると色温度補正値Δdfをデ
ィフォーカス量df₀に加えた検出ディフォーカス量dfに
従いレンズ駆動を開始し、積分モードの設定を経てICS
発生による積分開始のステップ以降のルーチンを繰り返
す。

ここで色温度補正の内部での動作について説明を加え
る。

先にも述べたようにフローチャートのトップ部分でレ
ンズの色温度補正データdF_Lが入力される。この値は、
例えばそれぞれのレンズの800nm単色光源時の550nm（昼
光）時に対する色収差量がレンズ内のメモリに格納され
ている。一方、各画素ホトダイオードと同時に積分制御
され、アナログ処理を施された色温度検出用ホトダイオ
ードの出力信号（OSR）（OSY）はシステムコントローラ
（53）のA/D変換部（54）でディジタル化され（V_OSR）
（V_OSY）としてメモリ内（55）内に格納されている。シ
ステムコントローラ（53）は第25図（ａ）に示すよう
に、この（V_OSR）（V_OSY）の比Ｒを算出する。この比Ｒ
が所定値、例えば1.8以上のときは被写体からの入射光
は長波長成分が多く、色温度が低いと判別され、色温度
補正データのdF_Lに所定の係数ｋ（０≦k₁≦１）を乗算
し、その色温度補正量Δdfとする。また、逆に比Ｒが1.
2以下のときは被写体からの入射光は短波長成分が多
く、色温度が低いと判別され色温度補正データdF_Lに所
定の係数−k₂（０≦k₂≦１）を乗算し、その色温度補正
量をΔdfとする。比Ｒが、1.2〜1.8の間にあるときは、
被写体からの入射光は白昼光に近い成分の光によって積
分され、色温度補正は必要なく、その色温度補正量Δdf
をΔdf＝０とする。このように被写体からの光によっ
て、それぞれ決定された色温度補正量Δdfを測距演算に
より求めたディフォーカス量df₀に対して加算し、真の
検出ディフォーカス量dfを算出する。

こうして色温度補正は行なわれるが、他の方法として
レンズの種類に応じてレンズデータとして色温度補正の
必要性の有無をもたせておいて第25図（ｂ）におけるフ
ローのように色温度補正を行なうか否かの判別を最初に
行なうことで色温度補正の必要のない場合、余分なフロ
ーを通ることなしに高速化できる。また、それぞれの補
正値を（ａ）（ｂ）の如く離散的に決定するのでなく、
Ｒの値に対して連続的に補正値を決定するフローを第25
図（ｃ）に示す。ここで、Ｒは短い波長の単波長成分の
被写体に対し無限大を示す可能性があり、それに対して
光学系の色収差では可視光である限り色収差は当然有限
の値となっている。そのための制限を加えるためにＲ≧
2.5の場合、Ｒの値を2.5までに制限し、その補正量を前
述のレンズの色温度ディフォーカス補正量と所定の係数
k₁及び比Ｒから基準となる昼光色時の1.5を引いた値と
の積で決定する。

次に、第25図（ａ）のように離散的に行なう場合に、
補正量Δdfの値をレンズ個々にもたせることが可能な場
合には、第25図（ｄ）の如く補正量ΔdfはＲ≧1.8のと
きはdf₁、Ｒ≦1.2のときはdf₂という具合にレンズ個々
にもたせた値df₁、df₂になる。

いずれにしても、以上の実施例では可視光内での長波
長成分と短波長成分による色温度を検出して補正を施す
ので合焦検出の精度が高まる。

上述した本実施例では、イメージセンサとしての光電
変換素子（12）内に転送クロック発生部（16A）が設け
られていてディジタル処理回路を含むシステムコントロ
ーラ（53）から与えられる基本クロック（CP）等を基に
転送パルス（Φ_１）（Φ_２）を生成し、この転送パルス
（Φ_１）（Φ_２）によってシフトレジスタ（26）を駆動
する。シフトレジスタ（26）の出力は光電変換素子（1
2）内で各種のアナログ処理を受けた後、該光電変換素
子（12）から出力されてシステムコントローラ（53）の
A/D変換部（54）へ供給される。同時にA/D変換トリガー
用信号（ADT）が光電変換素子（12）からA/D変換部（5
4）へ供給される。この信号（ADT）は転送パルス
（Φ_１）（Φ_２）に同期しており、従って光電変換素子
（12）の出力周期に同期している。第18図の下方には、
この信号（ADT）とシステムコントローラ（53）の動作
との関連が示されている。いずれにしても、システムコ
ントローラ（53）のA/D変換動作を入力とのタイミング
においてトリガーする信号（ADT）は光電変換素子（1
2）側で生成されシステムコントローラ（53）のA/D変換
部（54）へ与えられる。

発明の効果本発明によれば、イメージセンサで入射光強度に応じ
て発生した電気信号をシフトレジスタを通して出力する
際に、そのシフト用の転送クロック信号をイメージセン
サ内で生成して使用すると共にイメージセンサの出力周
期に同期した信号を同時に作成してディジタル処理回路
の動作タイミングのためディジタル処理回路にイメージ
センサから与えるという構成をとっているので、少ない
信号線でイメージセンシングシステムを構成することが
できる。

【図面の簡単な説明】

図はいずれも本発明に関するものであって、第１図は本
発明のイメージセンシングシステムをカメラの焦点検出
用として用いる場合の光学系の原理図である。第２図は
そのセンサーモジュールの分解斜視図であり、第３図は
光電変換素子の概略構成図である。第４図及び第５図は
色温度検出用ホトダイオードに関する分光感度を説明す
るための特性図である。第６図は光電変換素子のブロッ
ク回路図であり、第７図はその光電変換部の回路構成を
示す図である。第８図は第７図の一部についての拡大図
であり、第９図は第８図のＡ−Ａ′線断面図である。第
10図は画素ホトダイオードの物理的構造を示す構造図で
ある。第11図は第７図におけるシフトレジスタの出力部
の構造を従来例と対比して示す図である。第12図は光電
変換部の光入射方向からみた概略形状を示す図である。
第13図は第８図に対応する他の実施例の図である。第14
図はイメージセンシングシステムの全体の構成を示すブ
ロック回路図であり、第15図はその一部分の具体的回路
図である。第16図、第17図はそれぞれ低輝度積分モード
時と高輝度積分モード時における第14図の各部分信号の
タイムチャートである。第18図は第14図におけるアナロ
グ処理部の動作を説明するための各種信号波形図であ
る。第19図、第20図はそれぞれ低輝度積分モード時と高
輝度積分モード時における光電変換部の物理的動作を示
す図である。第21図は温度検出部の具体的回路図であ
り、第22図はその出力特性図である。第23図はシステム
コントローラのA/D変換部の回路構成図である。第24図
はシステムコントローラの動作を示すフローチャートで
あり、第25図はその一部分を詳細に示すフローチャート
である。第26図は転送クロック発生部の具体的回路図で
あり、第27図は信号処理タイミング発生部の具体的回路
図である。（PD）……画素ホトダイオード（受光素子），（12）……光電変換素子（イメージセンサ），（16A）……転送クロック発生部，（16B）……信号処理
タイミング発生部，（26）……シフトレジスタ，（53）
……システムコントローラ（ディジタル処理回路），
（54）……A/D変換部。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 1/40 １０３Ｚ (72)発明者糊田寿夫大阪府大阪市東区安土町２丁目30番地大阪国際ビルミノルタカメラ株式会社内

Claims

(57)【特許請求の範囲】

【請求項１】イメージセンサと、該イメージセンサとは
別体に形成されイメージセンサから与えられる信号をデ
ィジタル的に処理するディジタル処理回路とからなり、
前記イメージセンサは入射光強度に応じた電気信号を出
力する光電変換用受光素子と、該光電変換用受光素子か
らの電気信号を所定の転送クロック信号に応じたタイミ
ングでこれを順次出力するシフトレジスタと、前記転送
クロック信号を生成する手段と、該シフトレジスタから
の出力信号を外部へ導出する出力部と、イメージセンサ
の出力周期に同期した信号を前記ディジタル処理回路に
与えるべく出力する手段を有していることを特徴とする
イメージセンシングシステム。
【請求項２】前記イメージセンサの出力周期に同期した
信号は前記ディジタル処理回路のアナログ・ディジタル
変換トリガー用信号であることを特徴とする特許請求の
範囲第１項に記載のイメージセンシングシステム。