JP2550750B2 - 映像処理回路 - Google Patents
映像処理回路Info
- Publication number
- JP2550750B2 JP2550750B2 JP2135620A JP13562090A JP2550750B2 JP 2550750 B2 JP2550750 B2 JP 2550750B2 JP 2135620 A JP2135620 A JP 2135620A JP 13562090 A JP13562090 A JP 13562090A JP 2550750 B2 JP2550750 B2 JP 2550750B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- svhs
- output
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ビデオ再生装置及びレーザーディスク（以
下、LDと呼ぶ）装置等の映像出力装置から出力される映
像信号を処理して輪郭強調及びLD静止画検出等の処理を
行なう映像処理回路に関し、特にSVHS対応機種からの映
像信号の入力が可能な映像処理回路に関する。
下、LDと呼ぶ）装置等の映像出力装置から出力される映
像信号を処理して輪郭強調及びLD静止画検出等の処理を
行なう映像処理回路に関し、特にSVHS対応機種からの映
像信号の入力が可能な映像処理回路に関する。
［従来の技術］ 近年、ビデオ再生装置及びLD装置等の映像出力装置で
は、その画質向上を図るためSVHS方式の機器が開発され
ている。一方、受像装置においても、輪郭強調処理など
の種々の画質改善のための映像処理がなされている。
は、その画質向上を図るためSVHS方式の機器が開発され
ている。一方、受像装置においても、輪郭強調処理など
の種々の画質改善のための映像処理がなされている。
ところで、このような、輪郭強調処理等を行なう映像
処理回路では、種々の映像出力装置から出力される種々
の映像信号に対応可能であることが必要である。特に、
SVHS方式に対応する場合、通常のNTSC信号だけでなく、
輝度信号（Ｙ信号）と色信号（Ｃ信号）とを独立に入力
する必要がある。また、特に、LD装置のスチル（静止
画）再生時には、通常の動画再生と異なり、同一フィー
ルドの信号を繰り返し再生するため、１フィールド毎に
カラーバースト信号の位相が異なってしまう。このた
め、LDスチル再生時には、その映像信号からLDスチル再
生であることを検出する手段が必要となる。
処理回路では、種々の映像出力装置から出力される種々
の映像信号に対応可能であることが必要である。特に、
SVHS方式に対応する場合、通常のNTSC信号だけでなく、
輝度信号（Ｙ信号）と色信号（Ｃ信号）とを独立に入力
する必要がある。また、特に、LD装置のスチル（静止
画）再生時には、通常の動画再生と異なり、同一フィー
ルドの信号を繰り返し再生するため、１フィールド毎に
カラーバースト信号の位相が異なってしまう。このた
め、LDスチル再生時には、その映像信号からLDスチル再
生であることを検出する手段が必要となる。
第４図は、以上の点を考慮した従来の映像処理装置を
示すブロック図である。
示すブロック図である。
即ち、通常のNTSC方式の入力映像信号及びSVHS方式に
おける輝度信号（以下、SVHS−Ｙ信号と呼ぶ）は入力端
子１から入力され、SVHS方式における色信号（以下、SV
HS−Ｃ信号と呼ぶ）は入力信号２から入力されるように
なっている。入力端子１に入力された信号は、ラインメ
モリ3,4、フィールドメモリ5,6及びラインメモリ7,8に
よって、夫々ライン又はフィールド遅延されるようにな
っている。
おける輝度信号（以下、SVHS−Ｙ信号と呼ぶ）は入力端
子１から入力され、SVHS方式における色信号（以下、SV
HS−Ｃ信号と呼ぶ）は入力信号２から入力されるように
なっている。入力端子１に入力された信号は、ラインメ
モリ3,4、フィールドメモリ5,6及びラインメモリ7,8に
よって、夫々ライン又はフィールド遅延されるようにな
っている。
入力端子１から入力された信号及びラインメモリ３の
出力信号は、夫々映像処理用IC10に内蔵された輪郭強調
信号発生回路11、フィールド内YC分離回路12及び動き検
出回路13に夫々入力されている。また、ラインメモリ４
の出力は、スイッチ９の端子9aを介して上記の各回路1
1,12,13に入力されるようになっている。更に、フィー
ルドメモリ６及びラインメモリ7,8の各出力も、動き検
出回路13に入力されている。
出力信号は、夫々映像処理用IC10に内蔵された輪郭強調
信号発生回路11、フィールド内YC分離回路12及び動き検
出回路13に夫々入力されている。また、ラインメモリ４
の出力は、スイッチ９の端子9aを介して上記の各回路1
1,12,13に入力されるようになっている。更に、フィー
ルドメモリ６及びラインメモリ7,8の各出力も、動き検
出回路13に入力されている。
輪郭強調信号発生回路11は、隣接する３ライン分の映
像信号に基づいて、画像の輪郭部を検出し、輪郭強調信
号を加算器14の一方の入力端に出力するものとなってい
る。加算器14の他方の入力端には、ラインメモリ３によ
って１ライン分遅延された映像信号が入力されている。
像信号に基づいて、画像の輪郭部を検出し、輪郭強調信
号を加算器14の一方の入力端に出力するものとなってい
る。加算器14の他方の入力端には、ラインメモリ３によ
って１ライン分遅延された映像信号が入力されている。
フィールド内YC分離回路12は、隣接する３ライン分の
映像信号を加減算することにより、１フィールド内でＹ
信号とＣ信号とを分離する。また、ラインメモリ３の出
力とラインメモリ７の出力とがフレーム間YC分離回路15
に入力されており、両者の加減算処理により、フレーム
間でＹ信号とＣ信号とが分離されるようになっている。
これら２つのYC分離回路12,15は、混合器16に入力され
ている。混合器16は、動き検出回路13の出力に基づい
て、両分離回路12,15の出力を混合し、Ｃ信号を出力す
る。このＣ信号は、減算器17の一方の入力端に入力され
ている。減算器17の他方の入力端には、加減算14の出力
が与えられている。従って、減算器17は、加算器14によ
って輪郭強調された映像信号からＣ信号を減算してＹ信
号を出力する。このＹ信号は、出力端子18から出力され
るようになっている。また、混合器17からのＣ信号は、
出力端子19から出力されるようになっている。
映像信号を加減算することにより、１フィールド内でＹ
信号とＣ信号とを分離する。また、ラインメモリ３の出
力とラインメモリ７の出力とがフレーム間YC分離回路15
に入力されており、両者の加減算処理により、フレーム
間でＹ信号とＣ信号とが分離されるようになっている。
これら２つのYC分離回路12,15は、混合器16に入力され
ている。混合器16は、動き検出回路13の出力に基づい
て、両分離回路12,15の出力を混合し、Ｃ信号を出力す
る。このＣ信号は、減算器17の一方の入力端に入力され
ている。減算器17の他方の入力端には、加減算14の出力
が与えられている。従って、減算器17は、加算器14によ
って輪郭強調された映像信号からＣ信号を減算してＹ信
号を出力する。このＹ信号は、出力端子18から出力され
るようになっている。また、混合器17からのＣ信号は、
出力端子19から出力されるようになっている。
一方、入力端子２から入力されるSVHS−Ｃ信号は、ス
イッチ20を介してラインメモリ７に入力されるようにな
っている。ラインメモリ７の出力は、出力端子21から出
力されると共に、3.58MHz検出フィルタ22を介して加算
器23の一方の入力端に入力されている。加算器23の他方
の入力端には、ラインメモリ３の出力が供給されてい
る。この加算器23の出力は、スイッチ９の端子9bを介し
てフィールドメモリ５の入力端に出力されている。
イッチ20を介してラインメモリ７に入力されるようにな
っている。ラインメモリ７の出力は、出力端子21から出
力されると共に、3.58MHz検出フィルタ22を介して加算
器23の一方の入力端に入力されている。加算器23の他方
の入力端には、ラインメモリ３の出力が供給されてい
る。この加算器23の出力は、スイッチ９の端子9bを介し
てフィールドメモリ５の入力端に出力されている。
なお、コントローラ24は、ラインメモリ４及びフィー
ルドメモリ６に対するアウトプットイネーブル信号OE、
並びにスイッチ9,20の駆動制御信号SEL等を出力する。
ルドメモリ６に対するアウトプットイネーブル信号OE、
並びにスイッチ9,20の駆動制御信号SEL等を出力する。
フィールドメモリ５の入力端と出力端の信号は、第５
図に示すLDスチル検出回路に供給されている。LDスチル
検出回路は、フィールドメモリ５の入力端の信号S1と出
力端の信号S2との差分をとる減算器25と、この減算器25
の出力を水平同期期間だけ選択するスイッチ26とにより
構成され、スイッチ26の出力がLDスチル検出信号として
他の回路に供給されるようになっている。
図に示すLDスチル検出回路に供給されている。LDスチル
検出回路は、フィールドメモリ５の入力端の信号S1と出
力端の信号S2との差分をとる減算器25と、この減算器25
の出力を水平同期期間だけ選択するスイッチ26とにより
構成され、スイッチ26の出力がLDスチル検出信号として
他の回路に供給されるようになっている。
次に、このように構成された映像処理回路の動作につ
いて説明する。
いて説明する。
通常の映像信号の入力時には、コントローラ24は、ア
ウトプットイネーブルOEをローレベルにしてラインメモ
リ４及びフィールドメモリ６からのリードを許可する。
また、スイッチ９は端子9aを側に接続され、スイッチ20
はオフ状態に設定される。
ウトプットイネーブルOEをローレベルにしてラインメモ
リ４及びフィールドメモリ６からのリードを許可する。
また、スイッチ９は端子9aを側に接続され、スイッチ20
はオフ状態に設定される。
これにより、入力端子１から入力された映像信号と、
ラインメモリ３で1H遅延された映像信号と、ラインメモ
リ４で2H遅延された映像信号とが、輪郭強調信号発生回
路11、フィールド内YC分離回路12及び動き検出回路13に
入力される。この結果、輪郭強調信号発生回路11から
は、輪郭強調信号が出力され、これが加算器14において
ラインメモリ３からの1H遅延映像信号に加算される。ま
た、２つのYC分離回路12,15及び動き検出回路13にも正
規の信号が供給されるので、混合器16からは分離された
Ｃ信号が出力され、この信号が出力端子19から出力され
る。また、輪郭強調された映像信号は、減算器17におい
てＣ信号成分を分離されてＹ信号となり、出力端子18か
ら出力される。
ラインメモリ３で1H遅延された映像信号と、ラインメモ
リ４で2H遅延された映像信号とが、輪郭強調信号発生回
路11、フィールド内YC分離回路12及び動き検出回路13に
入力される。この結果、輪郭強調信号発生回路11から
は、輪郭強調信号が出力され、これが加算器14において
ラインメモリ３からの1H遅延映像信号に加算される。ま
た、２つのYC分離回路12,15及び動き検出回路13にも正
規の信号が供給されるので、混合器16からは分離された
Ｃ信号が出力され、この信号が出力端子19から出力され
る。また、輪郭強調された映像信号は、減算器17におい
てＣ信号成分を分離されてＹ信号となり、出力端子18か
ら出力される。
更に、ラインメモリ3,4によって2H遅延された映像信
号S1と、この信号S1をフィールドメモリ５によって１フ
ィールド遅延させた映像信号S2とが、第５図に示すLDス
チル検出回路に供給される。そして、両信号の差分がと
られ、水平同期期間及びバースト信号に差分があった場
合には、LDスチル検出信号が出力される。
号S1と、この信号S1をフィールドメモリ５によって１フ
ィールド遅延させた映像信号S2とが、第５図に示すLDス
チル検出回路に供給される。そして、両信号の差分がと
られ、水平同期期間及びバースト信号に差分があった場
合には、LDスチル検出信号が出力される。
一方、SVHS信号入力時には、SVHSコントローラ14は、
アウトプットイネーブル信号OEをハイレベルにしてライ
ンメモリ４及びフィールドメモリ６からのリードを禁止
する。また、スイッチ９は端子9b側に接続され、スイッ
チ20はオン状態に設定される。
アウトプットイネーブル信号OEをハイレベルにしてライ
ンメモリ４及びフィールドメモリ６からのリードを禁止
する。また、スイッチ９は端子9b側に接続され、スイッ
チ20はオン状態に設定される。
SVHS信号入力時には、入力端子1,2から夫々SVHS−Ｙ
信号及びSVHS−Ｃ信号が分離された状態で入力される。
このため、ラインメモリ３で1H遅延されたSVHS−Ｙ信号
が、加算器14及び減算器17を介してＹ信号として出力さ
れ、また、スイッチ20及びラインメモリ７で1H遅延され
たSVHS−Ｃ信号が、そのままＣ信号として出力される。
信号及びSVHS−Ｃ信号が分離された状態で入力される。
このため、ラインメモリ３で1H遅延されたSVHS−Ｙ信号
が、加算器14及び減算器17を介してＹ信号として出力さ
れ、また、スイッチ20及びラインメモリ７で1H遅延され
たSVHS−Ｃ信号が、そのままＣ信号として出力される。
また、SVHS信号入力時には、水平同期信号とバースト
信号とが分離されているので、LDスチル検出のため、こ
れを結合した信号を生成する必要がある。そこで、ライ
ンメモリ７から出力されるSVHS−Ｃ信号は、3.58MHz検
出フィルタ22にてバースト成分を抽出され、ラインメモ
リ３からのSVHS−Ｙ信号に加算され、スイッチ９を介し
てフィールドメモリ５の入力端に出力される。そして、
この信号S1と、これを１フィールド遅延させた信号S2と
がLDスチル検出回路に供給されることになる。
信号とが分離されているので、LDスチル検出のため、こ
れを結合した信号を生成する必要がある。そこで、ライ
ンメモリ７から出力されるSVHS−Ｃ信号は、3.58MHz検
出フィルタ22にてバースト成分を抽出され、ラインメモ
リ３からのSVHS−Ｙ信号に加算され、スイッチ９を介し
てフィールドメモリ５の入力端に出力される。そして、
この信号S1と、これを１フィールド遅延させた信号S2と
がLDスチル検出回路に供給されることになる。
一方、SVHS信号入力時においては、スイッチ９が端子
9b側に設定されているので、輪郭強調信号発生回路11に
２つの映像信号しか供給されない。このため、輪郭強調
信号はローレベルに固定される。また、混合器16の出力
もローレベルに固定される。
9b側に設定されているので、輪郭強調信号発生回路11に
２つの映像信号しか供給されない。このため、輪郭強調
信号はローレベルに固定される。また、混合器16の出力
もローレベルに固定される。
［発明が解決しようとする課題］ しかしながら、上述した従来の映像処理回路では、LD
スチル検出用の信号として、通常の映像信号入力時には
2H遅延信号を使用し、SVHS信号入力時には映像処理回路
内でＹ信号とＣ信号とによって生成された信号を使用し
ているので、ラインメモリ及びフィールドメモリ並びに
スイッチ9,20の配置構成上、SVHS信号入力時には、輪郭
強調信号発生回路11へ３つの信号を供給することができ
ず、結局、SVHS信号入力時には、輪郭強調処理等の映像
処理を行なうことができなかった。
スチル検出用の信号として、通常の映像信号入力時には
2H遅延信号を使用し、SVHS信号入力時には映像処理回路
内でＹ信号とＣ信号とによって生成された信号を使用し
ているので、ラインメモリ及びフィールドメモリ並びに
スイッチ9,20の配置構成上、SVHS信号入力時には、輪郭
強調信号発生回路11へ３つの信号を供給することができ
ず、結局、SVHS信号入力時には、輪郭強調処理等の映像
処理を行なうことができなかった。
本発明はかかる問題点に鑑みてなされたものであっ
て、SVHS信号入力時においても、輪郭強調処理等の映像
処理と静止画検出との双方を行なうことがでる映像処理
回路を提供することを目的とする。
て、SVHS信号入力時においても、輪郭強調処理等の映像
処理と静止画検出との双方を行なうことがでる映像処理
回路を提供することを目的とする。
［課題を解決するための手段］ 本発明に係る映像処理回路は、入力映像信号を順次遅
延させる複数のラインメモリと、前記入力映像信号と前
記各ラインメモリの出力信号とに基づいて前記入力映像
信号に対して所定の映像処理を施す映像処理手段と、前
記入力映像信号がSVHSの輝度信号である場合に上記輝度
信号のブランキング期間にSVHSの色信号に含まれるバー
スト信号を前記SVHSの輝度信号に付加するバースト付加
手段と、前記ラインメモリから前記映像処理手段への信
号の供給及び取出しと前記バースト付加手段から出力さ
れる信号の取出しとを択一的に選択する選択手段と、こ
の選択手段を制御して前記入力映像信号がSVHSの輝度信
号でない場合には前記ラインメモリからの信号を取り出
し前記入力映像信号がSVHSの輝度信号である場合には前
記ブランキング期間だけ前記バースト付加手段からの信
号を取り出す制御手段と、前記選択手段で取り出された
信号とその１フィールド遅延信号との差分から静止画を
検出する静止画検出手段とを有することを特徴とする。
延させる複数のラインメモリと、前記入力映像信号と前
記各ラインメモリの出力信号とに基づいて前記入力映像
信号に対して所定の映像処理を施す映像処理手段と、前
記入力映像信号がSVHSの輝度信号である場合に上記輝度
信号のブランキング期間にSVHSの色信号に含まれるバー
スト信号を前記SVHSの輝度信号に付加するバースト付加
手段と、前記ラインメモリから前記映像処理手段への信
号の供給及び取出しと前記バースト付加手段から出力さ
れる信号の取出しとを択一的に選択する選択手段と、こ
の選択手段を制御して前記入力映像信号がSVHSの輝度信
号でない場合には前記ラインメモリからの信号を取り出
し前記入力映像信号がSVHSの輝度信号である場合には前
記ブランキング期間だけ前記バースト付加手段からの信
号を取り出す制御手段と、前記選択手段で取り出された
信号とその１フィールド遅延信号との差分から静止画を
検出する静止画検出手段とを有することを特徴とする。
［作用］ 本発明によれば、入力映像信号がSVHSの輝度信号であ
る場合、バースト付加回路からの信号がブランキング期
間だけ取り出されて静止画検出手段に供給される。この
ため、SVHS信号入力時においても、ブランキング期間以
外では、ラインメモリからの映像処理手段への信号供給
が滞りなく行なわれ、輪郭強調等の所定の映像処理を実
行することができ、ブランキング期間では、静止画検出
に必要な情報が全て静止画検出手段に供給されて静止画
検出を支障なく行なうことが可能である。
る場合、バースト付加回路からの信号がブランキング期
間だけ取り出されて静止画検出手段に供給される。この
ため、SVHS信号入力時においても、ブランキング期間以
外では、ラインメモリからの映像処理手段への信号供給
が滞りなく行なわれ、輪郭強調等の所定の映像処理を実
行することができ、ブランキング期間では、静止画検出
に必要な情報が全て静止画検出手段に供給されて静止画
検出を支障なく行なうことが可能である。
［実施例］ 以下、添付の図面を参照して本発明の実施例について
説明する。
説明する。
第１図は本発明の実施例に係る映像処理回路の構成を
示す図である。なお、この第１図において、第４図に示
した従来の回路と同一部分には同一符号を付し、重複す
る部分の説明を省略する。
示す図である。なお、この第１図において、第４図に示
した従来の回路と同一部分には同一符号を付し、重複す
る部分の説明を省略する。
本実施例の回路が従来の回路と異なる点は、コントロ
ーラ31の内容である。即ち、このコントローラ31からフ
ィールドメモリ６及びスイッチ20に夫々出力されるアウ
トプットイネーブル信号OE2及びスイッチ制御信号SEL2
は、第４図におけるアウトプットイネーブル信号OE及び
スイッチ制御信号SELと同様であるが、コントローラ31
からラインメモリ４及びスイッチ９に夫々出力されるア
ウトプットイネーブル信号OE1及びスイッチ制御信号SEL
1は、夫々SVHS−Ｙ信号のブランキング期間だけハイレ
ベルとなる信号及びスイッチ９が端子9b側となるように
制御する信号となっている。他の構成については同様で
ある。
ーラ31の内容である。即ち、このコントローラ31からフ
ィールドメモリ６及びスイッチ20に夫々出力されるアウ
トプットイネーブル信号OE2及びスイッチ制御信号SEL2
は、第４図におけるアウトプットイネーブル信号OE及び
スイッチ制御信号SELと同様であるが、コントローラ31
からラインメモリ４及びスイッチ９に夫々出力されるア
ウトプットイネーブル信号OE1及びスイッチ制御信号SEL
1は、夫々SVHS−Ｙ信号のブランキング期間だけハイレ
ベルとなる信号及びスイッチ９が端子9b側となるように
制御する信号となっている。他の構成については同様で
ある。
なお、この実施例では、輪郭強調信号発生回路11及び
加算器14が映像処理手段を構成し、3.58MHz検出フィル
タ22及び加算器23がバースト付加手段を構成し、スイッ
チ９が選択手段を構成し、コントローラ24が制御手段を
構成している。
加算器14が映像処理手段を構成し、3.58MHz検出フィル
タ22及び加算器23がバースト付加手段を構成し、スイッ
チ９が選択手段を構成し、コントローラ24が制御手段を
構成している。
次に、この実施例の回路の動作について説明する。
第２図は、入力映像信号及びSVHS信号を示す波形図で
ある。
ある。
輝度信号にカラーバースト信号が重畳された通常の入
力映像信号が入力される場合には、コントローラ31は、
アウトプットイネーブルOE1,OE2をローレベルにしてラ
インメモリ４及びフィールドメモリ６からのリードを許
可する。また、スイッチ９は端子9a側に接続さえ、スイ
ッチ20はオフ状態に設定される。
力映像信号が入力される場合には、コントローラ31は、
アウトプットイネーブルOE1,OE2をローレベルにしてラ
インメモリ４及びフィールドメモリ６からのリードを許
可する。また、スイッチ９は端子9a側に接続さえ、スイ
ッチ20はオフ状態に設定される。
これにより、入力端子１から入力された映像信号と、
ラインメモリ３で1H遅延された映像信号と、ラインメモ
リ４で2H遅延された映像信号とが、輪郭強調信号発生回
路11、フィールド内YC分離回路12及び動き検出回路13に
入力される。この結果、輪郭強調信号発生回路11から
は、輪郭強調信号が出力され、これが加算器14において
ラインメモリ３からの1H遅延映像信号に加算される。
ラインメモリ３で1H遅延された映像信号と、ラインメモ
リ４で2H遅延された映像信号とが、輪郭強調信号発生回
路11、フィールド内YC分離回路12及び動き検出回路13に
入力される。この結果、輪郭強調信号発生回路11から
は、輪郭強調信号が出力され、これが加算器14において
ラインメモリ３からの1H遅延映像信号に加算される。
また、２つのYC分離回路12,15及び動き検出回路13に
も正規の信号が供給されるので、混合器16からは分離さ
れたＣ信号が出力され、この信号が出力端子19から出力
される。また、輪郭強調された映像信号は、減算器17に
おいてＣ信号が分離されてＹ信号となり、出力端子18か
ら出力される。
も正規の信号が供給されるので、混合器16からは分離さ
れたＣ信号が出力され、この信号が出力端子19から出力
される。また、輪郭強調された映像信号は、減算器17に
おいてＣ信号が分離されてＹ信号となり、出力端子18か
ら出力される。
更に、ラインメモリ3,4によって2H遅延された映像信
号S1と、この信号S1をフィールドメモリ５によって１フ
ィールド遅延させた映像信号S2とが、第５図に示すLDス
チル検出回路に供給される。この回路では、スイッチ26
はブランキング信号がハイレベルの期間だけオン状態と
なる。そして、両信号の差分がとられ、水平同期期間及
びバースト信号に差分があった場合には、LDスチル検出
信号が出力される。
号S1と、この信号S1をフィールドメモリ５によって１フ
ィールド遅延させた映像信号S2とが、第５図に示すLDス
チル検出回路に供給される。この回路では、スイッチ26
はブランキング信号がハイレベルの期間だけオン状態と
なる。そして、両信号の差分がとられ、水平同期期間及
びバースト信号に差分があった場合には、LDスチル検出
信号が出力される。
一方、SVHS信号入力時には、コントローラ31は、第２
図に示すブランキング信号がハイレベルの期間だけアッ
トプットイネーブル信号OE1をハイレベルにしてライン
メモリ４及びフィールドメモリ６からのリードを禁止す
ると共に、スイッチ９の端子9b側に接続する。また、ス
イッチ20は常時オン状態に設定される。
図に示すブランキング信号がハイレベルの期間だけアッ
トプットイネーブル信号OE1をハイレベルにしてライン
メモリ４及びフィールドメモリ６からのリードを禁止す
ると共に、スイッチ９の端子9b側に接続する。また、ス
イッチ20は常時オン状態に設定される。
ブランキング信号がローレベルのときには、スイッチ
９は端子9a側に接続されるので、入力端子１から入力さ
れたSVHS−Ｙ信号と、これをラインメモリ3,4で夫々遅
延させた信号とが輪郭強調信号発生回路11に入力され
る。このため、輪郭強調信号発生回路11が作動して輪郭
強調信号が出力される。従って、加算器14の出力からは
輪郭強調がなされたSVHS−Ｙ信号が出力される。
９は端子9a側に接続されるので、入力端子１から入力さ
れたSVHS−Ｙ信号と、これをラインメモリ3,4で夫々遅
延させた信号とが輪郭強調信号発生回路11に入力され
る。このため、輪郭強調信号発生回路11が作動して輪郭
強調信号が出力される。従って、加算器14の出力からは
輪郭強調がなされたSVHS−Ｙ信号が出力される。
なお、このとき、SVHS−Ｙ信号には、分離されるべき
Ｃ成分がないので、混合器16の出力はローレベルとな
り、加算器14の出力がそのままＹ信号として出力端子18
から出力される。
Ｃ成分がないので、混合器16の出力はローレベルとな
り、加算器14の出力がそのままＹ信号として出力端子18
から出力される。
また、スイッチ20及びラインメモリ７で1H遅延された
SVHS−Ｃ信号は、そのままＣ信号として出力端子21から
出力される。
SVHS−Ｃ信号は、そのままＣ信号として出力端子21から
出力される。
一方、ラインメモリ７から出力されるSVHS−Ｃ信号
は、3.58Mz検出フィルタ22にてバースト成分を抽出さ
れ、加算器23でラインメモリ３からのSVHS−Ｙ信号に加
算される。そして、ブランキング信号がハイレベルのと
きには、ラインメモリ４がリード禁止状態になると共
に、スイッチ９が端子9b側に接続されるので、加算器23
の出力がスイッチ９を介してフィールドメモリ５の入力
端に出力される。そして、この信号S1と、これを１フィ
ールド遅延させた信号S2とがLDスチル検出回路に供給さ
れることになる。
は、3.58Mz検出フィルタ22にてバースト成分を抽出さ
れ、加算器23でラインメモリ３からのSVHS−Ｙ信号に加
算される。そして、ブランキング信号がハイレベルのと
きには、ラインメモリ４がリード禁止状態になると共
に、スイッチ９が端子9b側に接続されるので、加算器23
の出力がスイッチ９を介してフィールドメモリ５の入力
端に出力される。そして、この信号S1と、これを１フィ
ールド遅延させた信号S2とがLDスチル検出回路に供給さ
れることになる。
このように、本実施例の回路によれば、ブランキング
期間のみスイッチ９を端子9b側に設定すると共に、ライ
ンメモリ４をリード禁止状態とするので、SVHS信号入力
時においても、LDスチル検出と輪郭強調処理の双方を行
なわせることができる。
期間のみスイッチ９を端子9b側に設定すると共に、ライ
ンメモリ４をリード禁止状態とするので、SVHS信号入力
時においても、LDスチル検出と輪郭強調処理の双方を行
なわせることができる。
第３図は、通常の映像信号入力時とSVHS信号入力時と
を自動的に切替える回路である。
を自動的に切替える回路である。
即ち、SVHS−Ｃ信号は、3.58MHzのバンドパスフィル
タ41に入力されている。このバンドパスフィルタ41の出
力は、積分器42で積分され、比較器43で所定の基準値V
Refと比較されるようになっている。そして、比較器43
の出力がSVHS切換信号として使用される。
タ41に入力されている。このバンドパスフィルタ41の出
力は、積分器42で積分され、比較器43で所定の基準値V
Refと比較されるようになっている。そして、比較器43
の出力がSVHS切換信号として使用される。
この回路によれば、通常の映像信号入力時には、SVHS
−Ｃ信号の代わりに雑音がバンドパスフィルタ41に入力
されるから、バンドパスフィルタ41からの出力はなく、
積分器42の出力もない。従って、比較器43からのSVHS切
換信号はローレベルとなる。
−Ｃ信号の代わりに雑音がバンドパスフィルタ41に入力
されるから、バンドパスフィルタ41からの出力はなく、
積分器42の出力もない。従って、比較器43からのSVHS切
換信号はローレベルとなる。
また、SVHS信号入力時には、SVHS−Ｃ信号がバンドパ
スフィルタ41に入力されるので、バンドパスフィルタ41
からカラーバースト信号が出力され、積分器42の出力レ
ベルが増加する。このため、比較器43からのSVHS切換信
号はハイレベルとなる。
スフィルタ41に入力されるので、バンドパスフィルタ41
からカラーバースト信号が出力され、積分器42の出力レ
ベルが増加する。このため、比較器43からのSVHS切換信
号はハイレベルとなる。
この回路によれば、従来マニュアル操作で切替えてい
たSVHS入力モードと非SVHS入力モードとを、自動的に切
替えることができる。また、この回路から出力されるSV
HS切換信号は、例えば第１図の回路におけるアウトプッ
トイネーブル信号OE2及びスイッチ20の選択信号SEL2と
して使用することができる。
たSVHS入力モードと非SVHS入力モードとを、自動的に切
替えることができる。また、この回路から出力されるSV
HS切換信号は、例えば第１図の回路におけるアウトプッ
トイネーブル信号OE2及びスイッチ20の選択信号SEL2と
して使用することができる。
なお、ここでは、映像処理手段として輪郭強調信号発
生回路11及び加算器14を例にとったが、他の映像処理を
行なう場合でも本発明を適用可能であることは言うまで
もない。
生回路11及び加算器14を例にとったが、他の映像処理を
行なう場合でも本発明を適用可能であることは言うまで
もない。
［発明の効果］ 以上述べたように、本発明によれば、入力映像信号が
SVHSの輝度信号である場合、バースト付加回路からの信
号がブランキング期間だけ取り出されて静止画検出手段
に供給されるため、SVHS信号入力時においても、ブラン
キング期間以外では、輪郭強調等の所定の映像処理を実
行することができ、また、ブランキング期間では、静止
画検出に必要な情報が全て静止画検出手段に供給されて
静止画検出を行なうことが可能である。
SVHSの輝度信号である場合、バースト付加回路からの信
号がブランキング期間だけ取り出されて静止画検出手段
に供給されるため、SVHS信号入力時においても、ブラン
キング期間以外では、輪郭強調等の所定の映像処理を実
行することができ、また、ブランキング期間では、静止
画検出に必要な情報が全て静止画検出手段に供給されて
静止画検出を行なうことが可能である。
第１図は本発明の実施例に係る映像処理回路の要部を示
すブロック図、第２図は同回路の動作を説明するための
波形図、第３図は同回路におけるSVHS自動切換えのため
の回路を示すブロック図、第４図は従来の映像処理回路
の要部を示すブロック図、第５図は映像処理回路におけ
るLDスチル検出回路のブロック図である。 1,2;入力端子、3,4,7,8;ラインメモリ、5,6;フィールド
メモリ、9,20,26;スイッチ、10;映像処理用IC、11;輪郭
強調信号発生回路、12;フィールド内YC分離回路、13;動
き検出回路、14,23;加算器、15;フレーム間YC分離回
路、16;混合器、17,25;減算器、18,19,21;出力端子、2
2;3.58MHz検出フィルタ、24,31;コントローラ、41;バン
ドパスフィルタ、42;積分器、43;比較器
すブロック図、第２図は同回路の動作を説明するための
波形図、第３図は同回路におけるSVHS自動切換えのため
の回路を示すブロック図、第４図は従来の映像処理回路
の要部を示すブロック図、第５図は映像処理回路におけ
るLDスチル検出回路のブロック図である。 1,2;入力端子、3,4,7,8;ラインメモリ、5,6;フィールド
メモリ、9,20,26;スイッチ、10;映像処理用IC、11;輪郭
強調信号発生回路、12;フィールド内YC分離回路、13;動
き検出回路、14,23;加算器、15;フレーム間YC分離回
路、16;混合器、17,25;減算器、18,19,21;出力端子、2
2;3.58MHz検出フィルタ、24,31;コントローラ、41;バン
ドパスフィルタ、42;積分器、43;比較器
Claims (1)
- 【請求項１】入力映像信号を順次遅延させる複数のライ
ンメモリと、前記入力映像信号と前記各ラインメモリの
出力信号とに基づいて前記入力映像信号に対して所定の
映像処理を施す映像処理手段と、前記入力映像信号がSV
HSの輝度信号である場合に上記輝度信号のブランキング
期間にSVHSの色信号に含まれるバースト信号を前記SVHS
の輝度信号に付加するバースト付加手段と、前記ライン
メモリから前記映像処理手段への信号の供給及び取出し
と前記バースト付加手段から出力される信号の取出しと
を択一的に選択する選択手段と、この選択手段を制御し
て前記入力映像信号がSVHSの輝度信号でない場合には前
記ラインメモリからの信号を取り出し前記入力映像信号
がSVHSの輝度信号である場合には前記ブランキング期間
だけ前記バースト付加手段からの信号を取り出す制御手
段と、前記選択手段で取り出された信号とその１フィー
ルド遅延信号との差分から静止画を検出する静止画検出
手段とを有することを特徴とする映像処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2135620A JP2550750B2 (ja) | 1990-05-25 | 1990-05-25 | 映像処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2135620A JP2550750B2 (ja) | 1990-05-25 | 1990-05-25 | 映像処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435190A JPH0435190A (ja) | 1992-02-05 |
| JP2550750B2 true JP2550750B2 (ja) | 1996-11-06 |
Family
ID=15156066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2135620A Expired - Fee Related JP2550750B2 (ja) | 1990-05-25 | 1990-05-25 | 映像処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550750B2 (ja) |
-
1990
- 1990-05-25 JP JP2135620A patent/JP2550750B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0435190A (ja) | 1992-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3242948B2 (ja) | 動き検出回路 | |
| US7336321B2 (en) | Video signal processor | |
| US5225898A (en) | Noise reduction apparatus for television receiver | |
| JPH0837670A (ja) | 映像信号処理装置 | |
| US5339113A (en) | Motion-and nonstandard-adaptive three-dimensional YC separating circuit for NTSC signal | |
| JP2550750B2 (ja) | 映像処理回路 | |
| KR930010356B1 (ko) | 동적응재생회로 | |
| US5081522A (en) | Dual picture video signal processsing circuit | |
| US5161033A (en) | Apparatus for playing video signal recording medium | |
| JP3157785B2 (ja) | 映像信号処理回路及び同期分離システム | |
| CA1322047C (en) | Magnetic video recording apparatus | |
| US5132790A (en) | Detecting circuit of a video motion signal | |
| JP2873035B2 (ja) | 画像再生装置 | |
| JPH0385989A (ja) | 記録媒体演奏装置におけるノイズ低減回路 | |
| JP3822920B2 (ja) | ビデオ信号処理装置 | |
| JP2764902B2 (ja) | Ｖｔｒ | |
| JP2897277B2 (ja) | 映像信号制御装置 | |
| JPS6345983A (ja) | 映像信号記録再生装置 | |
| JPH06237424A (ja) | テレビジョン受像機 | |
| JPH02101888A (ja) | デジタル画像信号処理装置 | |
| JPH0198378A (ja) | 磁気再生装置 | |
| JPS62102695A (ja) | 磁気記録再生装置 | |
| JPH06205364A (ja) | フィールド記録ダビング方式 | |
| JPH036978A (ja) | 画像処理装置 | |
| JPH06326892A (ja) | 垂直ディテール強調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |