JP2547759Y2 - MES type compound semiconductor device - Google Patents

MES type compound semiconductor device

Info

Publication number
JP2547759Y2
JP2547759Y2 JP1988044107U JP4410788U JP2547759Y2 JP 2547759 Y2 JP2547759 Y2 JP 2547759Y2 JP 1988044107 U JP1988044107 U JP 1988044107U JP 4410788 U JP4410788 U JP 4410788U JP 2547759 Y2 JP2547759 Y2 JP 2547759Y2
Authority
JP
Japan
Prior art keywords
impurity region
semiconductor device
type impurity
compound semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1988044107U
Other languages
Japanese (ja)
Other versions
JPH01146556U (en
Inventor
哲也 冨永
Original Assignee
ローム 株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム 株式会社 filed Critical ローム 株式会社
Priority to JP1988044107U priority Critical patent/JP2547759Y2/en
Publication of JPH01146556U publication Critical patent/JPH01146556U/ja
Application granted granted Critical
Publication of JP2547759Y2 publication Critical patent/JP2547759Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案はMES型化合物半導体装置に係り、特にサージ
電圧に対する保護構造に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a MES type compound semiconductor device, and particularly to a protection structure against surge voltage.

[従来の技術] GaAs等を用いたMES型化合物半導体装置は、MOS型半導
体装置に較べ、ゲート耐圧が低いという構造上からくる
不可避的な欠点がある。
[Related Art] A MES type compound semiconductor device using GaAs or the like has an unavoidable disadvantage due to its structure that the gate breakdown voltage is lower than that of a MOS type semiconductor device.

このため、この種のMES型化合物半導体装置にあって
は、ゲート電極に印加されるサージ電圧による誤動作の
防止、ダメージの軽減を図るための措置が必要となる。
For this reason, in this type of MES type compound semiconductor device, it is necessary to take measures to prevent malfunction due to a surge voltage applied to the gate electrode and reduce damage.

ゲート耐圧を補償する手段としては、OR回路を例に第
2図に示すようにゲート電極1、2とソース電極3との
間に保護ダイオード4、5を設ける構造のものが知られ
ており(電気通信学会技術研究報告ED84−86 第7頁参
照)、過大なサージ電圧がゲート電極1若しくは2に印
加された場合に保護ダイオード4若しくは5のブレーク
ダウンによりサージ電流をソース電極3に流し、サージ
電流がドレイン電極10へ流れるのを防止する。
As a means for compensating the gate withstand voltage, a device having a structure in which protective diodes 4 and 5 are provided between gate electrodes 1 and 2 and a source electrode 3 as shown in FIG. If an excessive surge voltage is applied to the gate electrode 1 or 2, a surge current flows to the source electrode 3 due to breakdown of the protection diode 4 or 5 when an excessive surge voltage is applied to the gate electrode 1 or 2. The current is prevented from flowing to the drain electrode 10.

このような構造を半導体基板上に実現する場合にあっ
ては、第3図〜第5図に示すように、ゲート電極1、2
とソース電極3との間において基板6にn型不純物領域
7、p型不純物領域8、n型不純物領域9を設け、これ
によって、n型不純物領域7とp型不純物領域8とから
成るpn型保護ダイオード4と、p型不純物領域8とn型
不純物領域9とから成るpn型保護ダイオード5とを互い
に向きを逆にして直列に設けることが従来より一般的に
考えられる。
When such a structure is realized on a semiconductor substrate, as shown in FIGS. 3 to 5, the gate electrodes 1, 2
An n-type impurity region 7, a p-type impurity region 8, and an n-type impurity region 9 are provided on a substrate 6 between the semiconductor device 1 and the source electrode 3, whereby the pn-type impurity region 7 and the p-type impurity region 8 Conventionally, it is generally considered that a protection diode 4 and a pn-type protection diode 5 including a p-type impurity region 8 and an n-type impurity region 9 are provided in series with their directions reversed.

[考案が解決しようとする課題] 上記従来の構造では、保護ダイオード4、5のn型不
純物領域7、9とp型不純物領域8との接合面が直線で
あるため電流の流路面積が十分に確保できなかった。こ
のため、サージ電流をソース電極3に流しきれず、保護
ダイオードとしての機能を十分に達成することができな
いという問題点があった。
[Problem to be Solved by the Invention] In the above-described conventional structure, the junction surface between the n-type impurity regions 7 and 9 of the protection diodes 4 and 5 and the p-type impurity region 8 is straight, so that the current flow path area is sufficient. Could not be secured. For this reason, there is a problem that the surge current cannot fully flow through the source electrode 3 and the function as the protection diode cannot be sufficiently achieved.

本考案は上記の事情に鑑みてなされたもので、MES型
化合物半導体装置においてサージ耐圧の向上を達成する
ことを目的とする。
The present invention has been made in view of the above circumstances, and has as its object to achieve an improvement in surge withstand voltage in a MES type compound semiconductor device.

[課題を解決するための手段] 本考案は保護ダイオードにおけるサージ電流の流路面
積の拡大によりサージ耐圧が向上できることに着目した
ものであり、ゲート電極とソース電極との間に2つのpn
型保護ダイオードを互いに向きを逆にして直列に設け、
該保護ダイオードのn型不純物領域とp型不純物領域と
で形成される2つの接合面を、波形形状とするととも
に、前記ダイオードの向きと直交する方向の接合長さを
略同一としたことを特徴とするMES型化合物半導体装置
である。
[Means for Solving the Problems] The present invention focuses on the fact that the surge withstand voltage can be improved by increasing the flow area of the surge current in the protection diode, and two pns are provided between the gate electrode and the source electrode.
Type protection diodes are provided in series with their directions reversed,
The two junction surfaces formed by the n-type impurity region and the p-type impurity region of the protection diode have a waveform shape, and the junction length in a direction orthogonal to the direction of the diode is substantially the same. Is a MES type compound semiconductor device.

[考案の作用および効果] ゲート電極とソース電極との間に設けた保護ダイオー
ドのn型不純物領域とp型不純物領域との接合面を例え
ば櫛形等の非直線形状とすることにより、保護ダイオー
ドのサージ電流に対する流路面積の増大が図られて抵抗
が低減され、サージ電流が効率よくソース電極へ流れる
こととなる。従って、MES型化合物半導体装置におい
て、保護ダイオードの機能を十分に発揮させてサージ耐
圧の向上を達成することができる。
[Operation and Effect of the Invention] By making the junction surface between the n-type impurity region and the p-type impurity region of the protection diode provided between the gate electrode and the source electrode a non-linear shape such as a comb shape, The flow path area for the surge current is increased, the resistance is reduced, and the surge current efficiently flows to the source electrode. Therefore, in the MES-type compound semiconductor device, the function of the protection diode can be sufficiently exhibited, and the surge withstand voltage can be improved.

そして、単に直線形状の接合面を増大しようとする場
合にはこれに伴って半導体チップも大型化せざるを得な
いが、接合面を波形形状にした場合には半導体チップを
大型化せずとも接合面積を増大することができる。
When simply increasing the bonding surface in a linear shape, the semiconductor chip must be enlarged accordingly, but when the bonding surface is formed in a corrugated shape, the semiconductor chip does not need to be enlarged. The joining area can be increased.

[実施例] 第1図に示した一実施例に基づいて本考案を具体的に
説明する。尚、第1図は前記した第5図に対応して保護
ダイオード部分の構造を平面図で表しており、また、図
中において前記した従来と同一部分には同一符号を付し
てある。
[Embodiment] The present invention will be specifically described based on an embodiment shown in FIG. FIG. 1 is a plan view showing the structure of the protection diode portion corresponding to FIG. 5 described above, and the same reference numerals in FIG. 1 denote the same parts as in the prior art.

図示のように、ガリウムひ素(GaAs)基板6に設けら
れているゲート電極1若しくは2側のn型不純物領域7
とp型不純物領域8との接合面4a(図中斜線を付して示
す)を波形形状とすると共に、ソース電極3側のn型不
純物領域9とp型不純物領域8との接合面5a(図中斜線
を付して示す)も波形形状としてある。
As shown, an n-type impurity region 7 on the gate electrode 1 or 2 side provided on a gallium arsenide (GaAs) substrate 6 is provided.
4a (shown by oblique lines in the figure) between the n-type impurity region 9 and the p-type impurity region 8 on the side of the source electrode 3 is formed in a waveform. (Indicated by oblique lines in the figure) also has a waveform shape.

この結果、これら接合面4a、5aが直線であった従来に
較べ、n型不純物領域7とp型不純物領域8との間およ
びp型不純物領域8とn型不純物領域9との間の接合面
積が増大し、保護ダイオード4、5の抵抗が低減され
る。従って、ゲート電極1、2にサージ電圧が印加され
た場合にあっては、サージ電流が低抵抗な保護ダイオー
ド4、5を通してソース電極3へ効率よく流れるため、
ゲート電極1、2部分の絶縁破壊が回避されてMES型化
合物半導体装置の機能が保障される。
As a result, the junction area between the n-type impurity region 7 and the p-type impurity region 8 and the junction area between the p-type impurity region 8 and the n-type impurity region 9 are different from those in the related art where the junction surfaces 4a and 5a are linear. And the resistance of the protection diodes 4 and 5 is reduced. Therefore, when a surge voltage is applied to the gate electrodes 1 and 2, the surge current flows efficiently to the source electrode 3 through the low-resistance protection diodes 4 and 5.
The breakdown of the gate electrodes 1 and 2 is avoided, and the function of the MES type compound semiconductor device is ensured.

また、上記実施例では、デュアルゲートタイプの半導
体装置を例に示したが、本考案はこれに限らずシングル
ゲートタイプのものにも勿論適用することができる。ま
た、上記実施例では、ゲート電極とソース電極との間に
npn構造の不純物領域で保護ダイオードを形成したもの
を示したが、pnp構造の不純物領域で保護ダイオードを
形成することも可能である。
Further, in the above embodiment, a dual gate type semiconductor device has been described as an example, but the present invention is not limited to this and can be applied to a single gate type. Further, in the above embodiment, between the gate electrode and the source electrode
Although the protection diode is formed by the impurity region of the npn structure, the protection diode can be formed by the impurity region of the pnp structure.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本考案の一実施例に係る半導体装置の要部の平
面図、第2図は保護ダイオードを備えたOR回路の構成
図、第3図、第4図、第5図はそれぞれ従来の保護ダイ
オードを備えた半導体装置の平面図、その要部の平面
図、その断面図である。 1、2……ゲート電極、3……ソース電極、4、5……
保護ダイオード、4a、5a……接合面、7、9……n型不
純物領域、8……p型不純物領域である。
FIG. 1 is a plan view of a main part of a semiconductor device according to an embodiment of the present invention, FIG. 2 is a configuration diagram of an OR circuit having a protection diode, and FIGS. FIG. 1 is a plan view of a semiconductor device provided with a protection diode of FIG. 1, 2, ... gate electrode, 3 ... source electrode, 4, 5, ...
Protective diodes, 4a, 5a... Junction surface, 7, 9... N-type impurity region, 8.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/088 H01L 27/08 102F 29/41 29/812 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical display location H01L 27/088 H01L 27/08 102F 29/41 29/812

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】ゲート電極とソース電極との間に2つのpn
型保護ダイオードを互いに向きを逆にして直列に設け、
該保護ダイオードのn型不純物領域とp型不純物領域と
で形成される2つの接合面を、波形形状とするととも
に、前記ダイオードの向きと直交する方向の接合長さを
略同一としたことを特徴とするMES型化合物半導体装
置。
1. Two pns between a gate electrode and a source electrode.
Type protection diodes are provided in series with their directions reversed,
The two junction surfaces formed by the n-type impurity region and the p-type impurity region of the protection diode have a waveform shape, and the junction length in a direction orthogonal to the direction of the diode is substantially the same. MES type compound semiconductor device.
JP1988044107U 1988-03-31 1988-03-31 MES type compound semiconductor device Expired - Lifetime JP2547759Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988044107U JP2547759Y2 (en) 1988-03-31 1988-03-31 MES type compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988044107U JP2547759Y2 (en) 1988-03-31 1988-03-31 MES type compound semiconductor device

Publications (2)

Publication Number Publication Date
JPH01146556U JPH01146556U (en) 1989-10-09
JP2547759Y2 true JP2547759Y2 (en) 1997-09-17

Family

ID=31270482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988044107U Expired - Lifetime JP2547759Y2 (en) 1988-03-31 1988-03-31 MES type compound semiconductor device

Country Status (1)

Country Link
JP (1) JP2547759Y2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298184A (en) * 1986-06-17 1987-12-25 Sanyo Electric Co Ltd Protecting diode of semiconductor device

Also Published As

Publication number Publication date
JPH01146556U (en) 1989-10-09

Similar Documents

Publication Publication Date Title
JP3074736B2 (en) Semiconductor device
JPS6358380B2 (en)
US4543593A (en) Semiconductor protective device
JPS61296770A (en) Insulated gate field effect type semiconductor device
KR100276495B1 (en) Polarity-reversal protecion for integrated electronic circuits in cmos technology
JP2547759Y2 (en) MES type compound semiconductor device
CA2115477A1 (en) Esd input protection arrangement
JPH0712045B2 (en) Current detection element
JP3158534B2 (en) Semiconductor integrated circuit
JP3018417B2 (en) Integrated circuit protection device
US6525388B1 (en) Compound semiconductor device having diode connected between emitter and collector of bipolar transistor
JP2681655B2 (en) Dual gate type MES type compound semiconductor device
US3990090A (en) Semiconductor controlled rectifier
JPH0648837Y2 (en) Semiconductor device
JPH0342680Y2 (en)
JPS62165978A (en) Protective diode
JPS62179142A (en) Semiconductor device
JPH0414929Y2 (en)
KR100194684B1 (en) Protection device of semiconductor device
JP2021153130A (en) Semiconductor device
JPH02153539A (en) Compound semiconductor device
JPS62165353A (en) Semiconductor integrated circuit device
JPH05326568A (en) Compound semiconductor integrated circuit
JPH0750783B2 (en) Electrostatic protection circuit
JPS62183159A (en) Semiconductor device