JP2543447Y2 - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JP2543447Y2 JP2543447Y2 JP12428790U JP12428790U JP2543447Y2 JP 2543447 Y2 JP2543447 Y2 JP 2543447Y2 JP 12428790 U JP12428790 U JP 12428790U JP 12428790 U JP12428790 U JP 12428790U JP 2543447 Y2 JP2543447 Y2 JP 2543447Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- resistance
- dividing circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】 〔概要〕 A/D変換器のVCC電圧（フルスケール電圧）により大き
い電圧をA/D変換するために、該電圧を抵抗分圧回路に
よって降圧させてA/D変換器に入力させる。この場合、
予め、A/D変換器に外部もしくは内部発生した基準電圧
を印加させ、これをA/D変換して取込み、さらに、不揮
発性メモリに格納する。これにより、抵抗分圧回路の抵
抗比を把握するので抵抗比の調整は不要となる。
い電圧をA/D変換するために、該電圧を抵抗分圧回路に
よって降圧させてA/D変換器に入力させる。この場合、
予め、A/D変換器に外部もしくは内部発生した基準電圧
を印加させ、これをA/D変換して取込み、さらに、不揮
発性メモリに格納する。これにより、抵抗分圧回路の抵
抗比を把握するので抵抗比の調整は不要となる。
本考案は基準電圧（フルスケール電圧）より高い電圧
をA/D変換するA/D変換装置に関する。
をA/D変換するA/D変換装置に関する。
たとえば本考案に係るA/D変換装置は第10図に示す内
燃機関に適用される。第10図において、制御回路10は、
たとえばマイクロコンピュータであって、定電圧発生回
路１、マルチプレクサ内蔵A/D変換器２、入出力インタ
ーフェイス３、CPU4、プログラム、定数等を記憶するRO
M5、データを一時的に記憶するRAM6、バッテリ電圧＋Ｂ
がイグニッションスイッチ（図示せず）を介せず直接接
続されているバックアップRAM7、各種のクロック信号を
発生するクロック発生回路８等により構成されている。
また、９はたとえばO2センサ（図示せず）のヒータ11を
駆動するドライバである。
燃機関に適用される。第10図において、制御回路10は、
たとえばマイクロコンピュータであって、定電圧発生回
路１、マルチプレクサ内蔵A/D変換器２、入出力インタ
ーフェイス３、CPU4、プログラム、定数等を記憶するRO
M5、データを一時的に記憶するRAM6、バッテリ電圧＋Ｂ
がイグニッションスイッチ（図示せず）を介せず直接接
続されているバックアップRAM7、各種のクロック信号を
発生するクロック発生回路８等により構成されている。
また、９はたとえばO2センサ（図示せず）のヒータ11を
駆動するドライバである。
第10図の制御回路においては、バッテリ電圧＋Ｂを正
確に把握しなければならないことがある。たとえば、O2
センサのヒータ11はバッテリ電圧＋Ｂによって駆動する
ので、ドライバ９がオンした場合のヒータ11の電力が必
要となると、バッテリ電圧＋ＢのA/D変換が必要とな
る。
確に把握しなければならないことがある。たとえば、O2
センサのヒータ11はバッテリ電圧＋Ｂによって駆動する
ので、ドライバ９がオンした場合のヒータ11の電力が必
要となると、バッテリ電圧＋ＢのA/D変換が必要とな
る。
ところで、制御回路10の各部は電源電圧VCCたとえば5
Vで動作しており、従って、A/D変換器２のフルスケール
（８ビットであれば256）は5Vである。他方、バッテリ
電圧＋Ｂは約13Vである。従って、バッテリ電圧をA/D変
換器２に直接印加することはできない。
Vで動作しており、従って、A/D変換器２のフルスケール
（８ビットであれば256）は5Vである。他方、バッテリ
電圧＋Ｂは約13Vである。従って、バッテリ電圧をA/D変
換器２に直接印加することはできない。
そこで、第10図に示すように、バッテリ電圧＋Ｂは２
つの抵抗R1，R2よりなる抵抗分圧回路によって降圧して
A/D変換器２に印加することになる。なお、キャパシタC
1、抵抗R3は平滑回路を構成する。この結果、A/D変換器
２によるA/D変換値をｙとすれば、バッテリ電圧＋Ｂ
は、 で表わすことができる。しかしながら、この場合、抵抗
分圧回路の分割比R1／R2が予め定められた値たとえば1/
3に一致していなければ制御回路10においてバッテリ電
圧＋Ｂを正確に得ることができない。
つの抵抗R1，R2よりなる抵抗分圧回路によって降圧して
A/D変換器２に印加することになる。なお、キャパシタC
1、抵抗R3は平滑回路を構成する。この結果、A/D変換器
２によるA/D変換値をｙとすれば、バッテリ電圧＋Ｂ
は、 で表わすことができる。しかしながら、この場合、抵抗
分圧回路の分割比R1／R2が予め定められた値たとえば1/
3に一致していなければ制御回路10においてバッテリ電
圧＋Ｂを正確に得ることができない。
そこでさらに、抵抗分圧回路の分圧比R1／R2を実質的
に正確にしてバッテリ電圧＋Ｂを正確に得るために、第
11図に示すA/D変換器２の入力回路が知られている。す
なわち、第11図においては、抵抗分圧回路に調整用可変
抵抗R0を外付け付加している。この調整用可変抵抗R0を
調整することにより、抵抗分圧回路の抵抗比R1／R2′
（R2′は抵抗R0，R2の合成抵抗）を1/3とすればよい。
に正確にしてバッテリ電圧＋Ｂを正確に得るために、第
11図に示すA/D変換器２の入力回路が知られている。す
なわち、第11図においては、抵抗分圧回路に調整用可変
抵抗R0を外付け付加している。この調整用可変抵抗R0を
調整することにより、抵抗分圧回路の抵抗比R1／R2′
（R2′は抵抗R0，R2の合成抵抗）を1/3とすればよい。
しかしながら、上述の第11図に示す従来形において
は、調整用可変抵抗R0を設けているばかりか、その調整
も容易でないという課題がある。
は、調整用可変抵抗R0を設けているばかりか、その調整
も容易でないという課題がある。
従って、本考案の目的は、抵抗分圧回路の抵抗分割比
を無調整にしたA/D変換装置を提供することにある。
を無調整にしたA/D変換装置を提供することにある。
上述の課題を解決するための手段は第１図に示され
る。すなわち、電源電圧VCCを有するA/D変換器２を用い
て該電源電圧より高いアナログ電圧＋ＢをA/D変換する
ためのA/D変換装置において、基準電圧印加手段は抵抗
分圧回路R1，R2に外部あるいは内部発生した基準電圧を
印加する。この結果、A/D取込手段は抵抗分圧回路の出
力を前記A/D変換器によりA/D変換してディジタル値ｘと
して取込み、不揮発性記憶手段はこのディジタル値を記
憶するものである。
る。すなわち、電源電圧VCCを有するA/D変換器２を用い
て該電源電圧より高いアナログ電圧＋ＢをA/D変換する
ためのA/D変換装置において、基準電圧印加手段は抵抗
分圧回路R1，R2に外部あるいは内部発生した基準電圧を
印加する。この結果、A/D取込手段は抵抗分圧回路の出
力を前記A/D変換器によりA/D変換してディジタル値ｘと
して取込み、不揮発性記憶手段はこのディジタル値を記
憶するものである。
上述の手段によれば、アナログ電圧のディジタル値演
算は上記ディジタル値ｘのみで補正することにより得ら
れるので、抵抗分圧回路の抵抗分割比の把握は不要とな
る。
算は上記ディジタル値ｘのみで補正することにより得ら
れるので、抵抗分圧回路の抵抗分割比の把握は不要とな
る。
第２図は本考案に係るA/D変換装置の第１の実施例を
説明するための内燃機関の制御回路を示す。第２図にお
いては、第８図のバックアップRAM7を不揮発性RAM（た
とえばEEPROM）７′とする。不揮発性RAM7′はイグニシ
ョンスイッチがオフの場合はもちろん、バッテリ電圧＋
Ｂが印加されてなくとも、その記憶内容は消滅しない。
但し、不揮発性RAM7′は書込み、消去時に通常の電源電
圧VCCより高い電圧たとえば20〜30Vを用いるが、このた
め、昇圧回路を内蔵している。
説明するための内燃機関の制御回路を示す。第２図にお
いては、第８図のバックアップRAM7を不揮発性RAM（た
とえばEEPROM）７′とする。不揮発性RAM7′はイグニシ
ョンスイッチがオフの場合はもちろん、バッテリ電圧＋
Ｂが印加されてなくとも、その記憶内容は消滅しない。
但し、不揮発性RAM7′は書込み、消去時に通常の電源電
圧VCCより高い電圧たとえば20〜30Vを用いるが、このた
め、昇圧回路を内蔵している。
第１の実施例においては、制御回路（マイクロコンピ
ュータ）を車載する前に、第２図のノードN1，N2，N
3に、それぞれ、外部より、基準電圧たとえば2.5V、5.0
V,5.0Vを印加し、また、接地線（図示せず）には0Vを印
加する。この印加方法は、第３図に示すごとく、制御回
路搭載のプリント基板ＡにピンボードＢを押し付けて行
う。このピンボードＢの配線には上記の電圧が印加され
る。
ュータ）を車載する前に、第２図のノードN1，N2，N
3に、それぞれ、外部より、基準電圧たとえば2.5V、5.0
V,5.0Vを印加し、また、接地線（図示せず）には0Vを印
加する。この印加方法は、第３図に示すごとく、制御回
路搭載のプリント基板ＡにピンボードＢを押し付けて行
う。このピンボードＢの配線には上記の電圧が印加され
る。
上述のピンボードＢをプリント基板Ａに押し付けて上
述の電圧を印加すると、制御回路10は第４図のルーチン
の動作を行うことになる。
述の電圧を印加すると、制御回路10は第４図のルーチン
の動作を行うことになる。
第４図はイニシャルルーチンであって、イグニッショ
ンスイッチがオンが所定時間後に１回のみ実行される
が、この場合、定電圧発生回路１の出力すなわちノード
N3の電位がピンボードＢからの電圧印加により上昇する
ことによりスタートする。ステップ401では、入出力イ
ンターフェイス３のポートＸが“1"（ハイレベル）か否
かを判別する。この場合、ポートＸ＝“1"であるのでス
テップ402に進。なお、ポートＸ＝“0"であればステッ
プ406に直接進む。ステップ402ではCPU4はポートA0のA/
D変換指令をA/D変換器２に送出する。この結果、A/D変
換器２はポートA0を選択してA/D変換動作を開始する。
ステップ403では、A/D変換器２からのA/D変換終了信号
を待つ。A/D変換器２からA/D変換終了信号がCPU4に送出
されると、ステップ404に進み、A/D変換器２の出力値を
取込み、これを値ｘとする。ステップ405では、値ｘをE
EPROM7に格納する。ステップ406では、他の初期化処理
を行い、メインルーチン（アイドルループ）へ進むこと
になる。
ンスイッチがオンが所定時間後に１回のみ実行される
が、この場合、定電圧発生回路１の出力すなわちノード
N3の電位がピンボードＢからの電圧印加により上昇する
ことによりスタートする。ステップ401では、入出力イ
ンターフェイス３のポートＸが“1"（ハイレベル）か否
かを判別する。この場合、ポートＸ＝“1"であるのでス
テップ402に進。なお、ポートＸ＝“0"であればステッ
プ406に直接進む。ステップ402ではCPU4はポートA0のA/
D変換指令をA/D変換器２に送出する。この結果、A/D変
換器２はポートA0を選択してA/D変換動作を開始する。
ステップ403では、A/D変換器２からのA/D変換終了信号
を待つ。A/D変換器２からA/D変換終了信号がCPU4に送出
されると、ステップ404に進み、A/D変換器２の出力値を
取込み、これを値ｘとする。ステップ405では、値ｘをE
EPROM7に格納する。ステップ406では、他の初期化処理
を行い、メインルーチン（アイドルループ）へ進むこと
になる。
なお、ステップ404にて得られた値ｘは、 なる関係を有する。
EEPROM7′にｘが格納され、所定の検査終了後、制御
回路10は車載され、第10図の状態となる。その後は、第
５図のルーチンが実行される。
回路10は車載され、第10図の状態となる。その後は、第
５図のルーチンが実行される。
第５図は所定時間毎に行われるA/D変換ルーチンであ
る。ステップ501では、CPU4はポートA0すなわち＋ＢのA
/D変換指令をA/D変換器２に送出する。この結果、A/D変
換器２はポートA0すなわち＋Ｂを選択してA/D変換動作
を開始する。ステップ502では、A/D変換器２からのA/D
変換終了信号を待つ。A/D変換器２からA/D変換終了信号
がCPU4に送出されると、ステップ503に進み、A/D変換器
２の出力値を取込み、これを値ｙとする。ステップ504
では、バッテリ電圧＋Ｂを とする。
る。ステップ501では、CPU4はポートA0すなわち＋ＢのA
/D変換指令をA/D変換器２に送出する。この結果、A/D変
換器２はポートA0すなわち＋Ｂを選択してA/D変換動作
を開始する。ステップ502では、A/D変換器２からのA/D
変換終了信号を待つ。A/D変換器２からA/D変換終了信号
がCPU4に送出されると、ステップ503に進み、A/D変換器
２の出力値を取込み、これを値ｙとする。ステップ504
では、バッテリ電圧＋Ｂを とする。
なお、バッテリ電圧＋Ｂと値ｙとの関係は である。従って、（１），（２）式から、 となる、この結果、＋Ｂの演算には、抵抗分割比R2／R1
は関与しない。また、このように電圧絶対値として得ら
れるので電源電圧VCCが多少ばらついても＋Ｂの演算に
は関係しない。
は関与しない。また、このように電圧絶対値として得ら
れるので電源電圧VCCが多少ばらついても＋Ｂの演算に
は関係しない。
第６図は本考案に係るA/D変換装置の第２の実施例を
説明するための内燃機関の制御回路を示す。第６図にお
いては、第８図のバックアップRAM7を不揮発性RAM（た
とえばEEPROM）７′とするのは第１の実施例と同様であ
る。
説明するための内燃機関の制御回路を示す。第６図にお
いては、第８図のバックアップRAM7を不揮発性RAM（た
とえばEEPROM）７′とするのは第１の実施例と同様であ
る。
第２の実施例においては、制御回路を車載する前に、
第７図に示すコネクタおよび基準電源5V（VCC相当）を
用いて、電源電圧VCCを抵抗分圧回路R1，R2に印加する
ものである。この場合には、制御回路10は第８図に示す
ルーチンを実行することになる。
第７図に示すコネクタおよび基準電源5V（VCC相当）を
用いて、電源電圧VCCを抵抗分圧回路R1，R2に印加する
ものである。この場合には、制御回路10は第８図に示す
ルーチンを実行することになる。
第８図のルーチンにおいては、第４図のステップ401
の代りにステップ401′を設け、また、ステップ801,802
を付加している。すなわち、ステップ401′では、EEPRO
M7′よりポートA0のA/D動作をしたか否かを示すフラグ
Ｆを続出し、フラグＦ＝“1"か否かを判別する。この結
果、Ｆ＝“0"（A/D動作未完）の場合のみステップ402〜
405に進み、第４図の場合と同様の動作を行う。他方、
Ｆ＝“1"（A/D動作完）の場合にはステップ406に直接進
む。
の代りにステップ401′を設け、また、ステップ801,802
を付加している。すなわち、ステップ401′では、EEPRO
M7′よりポートA0のA/D動作をしたか否かを示すフラグ
Ｆを続出し、フラグＦ＝“1"か否かを判別する。この結
果、Ｆ＝“0"（A/D動作未完）の場合のみステップ402〜
405に進み、第４図の場合と同様の動作を行う。他方、
Ｆ＝“1"（A/D動作完）の場合にはステップ406に直接進
む。
なお、ステップ402〜405のフローを終了後は、ステッ
プ801にてフラグＦを“1"とし、ステップ802にてEEPROM
7′に格納する。これにより、ステップ402〜405のフロ
ーは一回のみ実行されることになる。
プ801にてフラグＦを“1"とし、ステップ802にてEEPROM
7′に格納する。これにより、ステップ402〜405のフロ
ーは一回のみ実行されることになる。
また、ステップ404にて得られた値ｘは、 なる（256＝28のフルスケール）関係を有する。
EEPROM7′にｘが格納され、所定の検査終了後、制御
回路10は車載され、第10図の状態となる。その後は、第
９図のルーチンが実行される。
回路10は車載され、第10図の状態となる。その後は、第
９図のルーチンが実行される。
第９図においては、第５図のステップ504の代りにス
テップ504′を設けてある。すなわち、ステップ504′で
は、バッテリ電圧＋Ｂを とする。この場合、バッテリ電圧＋Ｂは絶対値でない。
なお、バッテリ電圧＋Ｂと値ｙとの関係は、 従って、（３），（４）式から となる。つまり、バッテリ電圧＋Ｂの演算には抵抗分割
比R1／R2は関与しない。
テップ504′を設けてある。すなわち、ステップ504′で
は、バッテリ電圧＋Ｂを とする。この場合、バッテリ電圧＋Ｂは絶対値でない。
なお、バッテリ電圧＋Ｂと値ｙとの関係は、 従って、（３），（４）式から となる。つまり、バッテリ電圧＋Ｂの演算には抵抗分割
比R1／R2は関与しない。
なお、上述の実施例においては、抵抗分圧回路の抵抗
分割比を把握する必要がないが、この抵抗分割比は、電
圧VCCより大きい電圧を抵抗分圧した際に該電圧が電圧V
CC以下となるような値にしておく必要があることは言う
までもない。
分割比を把握する必要がないが、この抵抗分割比は、電
圧VCCより大きい電圧を抵抗分圧した際に該電圧が電圧V
CC以下となるような値にしておく必要があることは言う
までもない。
以上説明したように本考案によれば、抵抗分圧回路を
介してアナログ電圧をA/D変換する際に、抵抗分圧回路
の抵抗分割比はA/D変換演算に用いられないので、抵抗
調整を不要にすることができる。
介してアナログ電圧をA/D変換する際に、抵抗分圧回路
の抵抗分割比はA/D変換演算に用いられないので、抵抗
調整を不要にすることができる。
第１図は本考案の基本構成を示すブロック回路図、 第２図は本考案に係るA/D変換装置の第１の実施例を含
む内燃機関の制御回路のブロック回路図、 第３図は第２図の制御回路に電圧印加するための図、 第４図、第５図は第２図の回路動作を説明するフローチ
ャート、 第６図は本考案に係るA/D変換装置の第２の実施例を含
む内燃機関の制御回路のブロック回路図、 第７図は第６図の制御回路に電圧印加するための図、 第８図、第９図は第６図の回路動作を説明するフローチ
ャート、 第10図は本考案が適用される内燃機関の制御回路を示す
ブロック回路図、 第11図は従来のA/D変換器入力部を示す回路図である。 （符号の説明） VCC……電源電圧、＋Ｂ……バッテリ電圧、R1，R2……
抵抗分圧回路の抵抗、２……A/D変換器、７′……EEPRO
M（不揮発性RAM）。
む内燃機関の制御回路のブロック回路図、 第３図は第２図の制御回路に電圧印加するための図、 第４図、第５図は第２図の回路動作を説明するフローチ
ャート、 第６図は本考案に係るA/D変換装置の第２の実施例を含
む内燃機関の制御回路のブロック回路図、 第７図は第６図の制御回路に電圧印加するための図、 第８図、第９図は第６図の回路動作を説明するフローチ
ャート、 第10図は本考案が適用される内燃機関の制御回路を示す
ブロック回路図、 第11図は従来のA/D変換器入力部を示す回路図である。 （符号の説明） VCC……電源電圧、＋Ｂ……バッテリ電圧、R1，R2……
抵抗分圧回路の抵抗、２……A/D変換器、７′……EEPRO
M（不揮発性RAM）。
Claims (5)
- 【請求項１】電源電圧（VCC）を有するA/D変換器（２）
を用いて該電源電圧より高いアナログ電圧（＋Ｂ）をA/
D変換するためのA/D変換装置において、 抵抗分圧回路（R1，R2）と、 該抵抗分圧回路に外部あるいは内部発生した基準電圧を
印加する基準電圧印加手段と、 前記基準電圧を印加した際の該抵抗分圧回路の出力を前
記A/D変換器によりA/D変換してディジタル値（ｘ）とし
て取込むA/D取込手段と、 該ディジタル値を記憶する不揮発性記憶手段とを具備す
るA/D変換装置。 - 【請求項２】前記基準電圧印加手段は外部から所定電圧
を前記抵抗分圧回路に印加する請求項１に記載のA/D変
換装置。 - 【請求項３】前記A/D取込手段は該A/D変換装置の特定ポ
ートの電位に応じて動作する請求項１に記載のA/D変換
装置。 - 【請求項４】前記基準電圧印加手段は内部に発生した前
記電源電圧を前記抵抗分圧回路に印加する請求項１に記
載のA/D変換装置。 - 【請求項５】前記A/D取込手段は１回の取込動作後その
旨を前記不揮発性記憶手段に書込み、その後のA/D取込
手段の動作を禁止するようにした請求項１に記載のA/D
変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12428790U JP2543447Y2 (ja) | 1990-11-28 | 1990-11-28 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12428790U JP2543447Y2 (ja) | 1990-11-28 | 1990-11-28 | Ａ／ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0485832U JPH0485832U (ja) | 1992-07-27 |
| JP2543447Y2 true JP2543447Y2 (ja) | 1997-08-06 |
Family
ID=31871946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12428790U Expired - Fee Related JP2543447Y2 (ja) | 1990-11-28 | 1990-11-28 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2543447Y2 (ja) |
-
1990
- 1990-11-28 JP JP12428790U patent/JP2543447Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0485832U (ja) | 1992-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149256A (en) | Analog signal processing system | |
| US7565255B2 (en) | Thermal flow meter and control system | |
| US4532593A (en) | Electronic control method and apparatus for internal combustion engine | |
| JPH025901B2 (ja) | ||
| JP2543447Y2 (ja) | Ａ／ｄ変換装置 | |
| JP2010084544A (ja) | エンジンセッティングシステム及びエンジンセッティング方法 | |
| JPS5828665A (ja) | 電力量計 | |
| US20040073345A1 (en) | Electric power steering control device | |
| JP3626702B2 (ja) | Ａｄ変換装置 | |
| JPH0454059B2 (ja) | ||
| JPS63172191A (ja) | 電圧調整装置 | |
| JP2543446Y2 (ja) | Ａ／ｄ変換装置 | |
| US20020084926A1 (en) | Method and device for detecting signals | |
| JP2955430B2 (ja) | 電子機器の計測方法 | |
| JP2002503785A (ja) | 動力車の決められるべき運転量を算定するための方法 | |
| JP3260005B2 (ja) | Ａ／ｄ変換処理方式 | |
| JPH0356417B2 (ja) | ||
| JP3623592B2 (ja) | 力覚センサにおける温度補正方法 | |
| JPH10300826A (ja) | アナログ測定ユニットのデジタルキャリブレーション方法 | |
| JPH0227166Y2 (ja) | ||
| JP3683351B2 (ja) | 計測値表示装置 | |
| JP2770727B2 (ja) | 線路絶縁抵抗測定方法 | |
| JP3270281B2 (ja) | シミュレーション装置 | |
| JP2006236207A (ja) | 車両用電子制御装置及びその製造方法 | |
| JP2558264Y2 (ja) | 内燃機関用制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |