JP2542687B2 - オ―バ―サンプル符号化装置 - Google Patents
オ―バ―サンプル符号化装置Info
- Publication number
- JP2542687B2 JP2542687B2 JP63271860A JP27186088A JP2542687B2 JP 2542687 B2 JP2542687 B2 JP 2542687B2 JP 63271860 A JP63271860 A JP 63271860A JP 27186088 A JP27186088 A JP 27186088A JP 2542687 B2 JP2542687 B2 JP 2542687B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- signal
- speed
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアナログ−デジタル変換装置に関し、特にオ
ーバーサンプル符号化装置に関する。
ーバーサンプル符号化装置に関する。
従来のアナログ−デジタル変換装置の一例は、アナロ
グ入力信号をfwに帯域制限するアナログ低減ろ波器と、
速度変換fs（fs＞2fw）でデジタル信号に変換するアナ
ログ−デジタル変換器とを備え、周波数帯域fwのデジタ
ル信号を出力する構成となっていた。
グ入力信号をfwに帯域制限するアナログ低減ろ波器と、
速度変換fs（fs＞2fw）でデジタル信号に変換するアナ
ログ−デジタル変換器とを備え、周波数帯域fwのデジタ
ル信号を出力する構成となっていた。
また、従来のアナログ−デジタル変換装置の他の例と
して、アナログ入力信号を通過域fw以下、阻止域（m/
2）fs以上で低域ろ波するアナログ低域ろ波器と、変換
速度mfs（mfs＞2mfw,mは整数でｍ≧２）でデジタル信号
に変換するアナログ−デジタル変換回路と、そのデジタ
ル信号の周波数帯域をfwに低域ろ波する速度mfsで動作
するデジタルフィルタと、そのデジタル信号を間引くこ
とにより速度をmfsからfsに変換する間引き回路とを備
えて、変換速度fsにてアナログ−デジタル変換を行う前
記アナログ−デジタル変換装置と同じ結果を得るｍ倍の
オーバーサンプル符号化装置がある。
して、アナログ入力信号を通過域fw以下、阻止域（m/
2）fs以上で低域ろ波するアナログ低域ろ波器と、変換
速度mfs（mfs＞2mfw,mは整数でｍ≧２）でデジタル信号
に変換するアナログ−デジタル変換回路と、そのデジタ
ル信号の周波数帯域をfwに低域ろ波する速度mfsで動作
するデジタルフィルタと、そのデジタル信号を間引くこ
とにより速度をmfsからfsに変換する間引き回路とを備
えて、変換速度fsにてアナログ−デジタル変換を行う前
記アナログ−デジタル変換装置と同じ結果を得るｍ倍の
オーバーサンプル符号化装置がある。
上述した従来のアナログ−デジタル変換装置は、アナ
ログ低域ろ波器を用いてアナログ入力信号の帯域を制限
しているので、変換速度fsと、デジタル出力信号の周波
数帯域fwの関係がfs＝2fwに近い場合（fs＞2fw）には、
（サンプリング定理によるところの折り返し雑音を吸収
させる）アナログ低域ろ波器の構成が複雑になる。ま
た、アナログ−デジタル変換によるアナログ信号の特性
に対し、アナログ低域ろ波器の周波数特性および群遅延
特性が支配的になり、特性の劣化を生じさせる欠点があ
る。
ログ低域ろ波器を用いてアナログ入力信号の帯域を制限
しているので、変換速度fsと、デジタル出力信号の周波
数帯域fwの関係がfs＝2fwに近い場合（fs＞2fw）には、
（サンプリング定理によるところの折り返し雑音を吸収
させる）アナログ低域ろ波器の構成が複雑になる。ま
た、アナログ−デジタル変換によるアナログ信号の特性
に対し、アナログ低域ろ波器の周波数特性および群遅延
特性が支配的になり、特性の劣化を生じさせる欠点があ
る。
一方、オーバーサンプル符号化装置は、アナログ−デ
ジタル変換回路の変換速度がmfsとなっているので、周
波数帯域が広いデジタル出力信号を得る場合には、ｍが
最小値２の場合でもmfs＝4fwであり、アナログ−デジタ
ル変換回路の構成が複雑となる他、特性の劣化およびコ
スト高になるという欠点がある。
ジタル変換回路の変換速度がmfsとなっているので、周
波数帯域が広いデジタル出力信号を得る場合には、ｍが
最小値２の場合でもmfs＝4fwであり、アナログ−デジタ
ル変換回路の構成が複雑となる他、特性の劣化およびコ
スト高になるという欠点がある。
上記欠点を解決するために、本発明は、アナログ信号
をデジタル信号に変換速度fsをもって変換するオーバー
サンプル符号化装置において、アナログ信号を変換速度
1.5fsでデジタル信号に変換するアナログ−デジタル変
換回路と、前記アナログ−デジタル変換回路から出力さ
れるデジタル信号に対して3fsなる速度で動作し、前記
デジタル信号を補間して速度3fsのデジタル信号を出力
する補間回路と、前記補間回路から出力されるデジタル
信号に対して、3fsの速度で動作し、デジタル低域ろ波
器として動作するデジタルフィルタと、前記デジタルフ
ィルタの出力信号に対し速度3fsを速度fsに低下させる
手段として用いる間引き回路とを設けたものである。
をデジタル信号に変換速度fsをもって変換するオーバー
サンプル符号化装置において、アナログ信号を変換速度
1.5fsでデジタル信号に変換するアナログ−デジタル変
換回路と、前記アナログ−デジタル変換回路から出力さ
れるデジタル信号に対して3fsなる速度で動作し、前記
デジタル信号を補間して速度3fsのデジタル信号を出力
する補間回路と、前記補間回路から出力されるデジタル
信号に対して、3fsの速度で動作し、デジタル低域ろ波
器として動作するデジタルフィルタと、前記デジタルフ
ィルタの出力信号に対し速度3fsを速度fsに低下させる
手段として用いる間引き回路とを設けたものである。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。
このオーバーサンプル符号化装置は、アナログ信号を変
換速度1.5fsでデジタル信号に変換するアナログ−デジ
タル変換回路１と、このアナログ−デジタル変換回路か
ら出力されるデジタル信号に対して速度3fsのデジタル
信号を補間して速度3fsのデジタル信号を出力する補間
回路２と、速度3fsで動作しデジタル低域ろ波器として
動作するデジタルフィルタ３と、このデジタルフィルタ
の出力信号に対して、速度3fsを速度fsに低下させる手
段である間引き回路４とを有している。
このオーバーサンプル符号化装置は、アナログ信号を変
換速度1.5fsでデジタル信号に変換するアナログ−デジ
タル変換回路１と、このアナログ−デジタル変換回路か
ら出力されるデジタル信号に対して速度3fsのデジタル
信号を補間して速度3fsのデジタル信号を出力する補間
回路２と、速度3fsで動作しデジタル低域ろ波器として
動作するデジタルフィルタ３と、このデジタルフィルタ
の出力信号に対して、速度3fsを速度fsに低下させる手
段である間引き回路４とを有している。
アナログ−デジタル変換回路１は、アナログ信号を通
過域fw以下、阻止域（1.5/2）fs以上（fs＞2fw）で低域
ろ波するアナログ低域ろ波器５と、帯域制限されたアナ
ログ信号をｎビットのデジタル信号に変換速度1.5fsで
変換するアナログ−デジタル変換器６とにより構成され
ている。
過域fw以下、阻止域（1.5/2）fs以上（fs＞2fw）で低域
ろ波するアナログ低域ろ波器５と、帯域制限されたアナ
ログ信号をｎビットのデジタル信号に変換速度1.5fsで
変換するアナログ−デジタル変換器６とにより構成され
ている。
次に、本実施例の動作を説明する。
入力端子11からのアナログ入力信号ａは、アナログ−
デジタル変換回路１に入力される。アナログ−デジタル
変換回路１のアナログ低域ろ波器５では、アナログ信号
ａを通過域fw以下、阻止域（1.5/2）fs以上（fs＞2fw）
で低域ろ波し、帯域制限されたアナログ信号ｂをアナロ
グ−デジタル変換器６に出力する。アナログ−デジタル
変換器６は、クロック入力端子12から入力されるクロッ
クｃ（周波数1.5fs）により、アナログ信号ｂを変換速
度1.5fsでｎビットのデジタル信号ｆに変換し、補間回
路２へ出力する。
デジタル変換回路１に入力される。アナログ−デジタル
変換回路１のアナログ低域ろ波器５では、アナログ信号
ａを通過域fw以下、阻止域（1.5/2）fs以上（fs＞2fw）
で低域ろ波し、帯域制限されたアナログ信号ｂをアナロ
グ−デジタル変換器６に出力する。アナログ−デジタル
変換器６は、クロック入力端子12から入力されるクロッ
クｃ（周波数1.5fs）により、アナログ信号ｂを変換速
度1.5fsでｎビットのデジタル信号ｆに変換し、補間回
路２へ出力する。
補間回路２は、クロック入力端子13から入力されるク
ロックｄ（２倍の周波数3fs）で、デジタル信号ｆに対
し補間を行い、速度3fsのｎビットのデジタル信号ｇを
形成して、デジタルフィルタ３へ出力する。
ロックｄ（２倍の周波数3fs）で、デジタル信号ｆに対
し補間を行い、速度3fsのｎビットのデジタル信号ｇを
形成して、デジタルフィルタ３へ出力する。
デジタルフィルタ３は、クロック入力端子13からのク
ロックｄ（周波数3fs）でデジタル低域ろ波器として動
作し、デジタル信号ｇを周波数帯域fwに低域ろ波し、速
度3fsのｎビットのデジタル信号ｈを間引き回路４へ出
力する。
ロックｄ（周波数3fs）でデジタル低域ろ波器として動
作し、デジタル信号ｇを周波数帯域fwに低域ろ波し、速
度3fsのｎビットのデジタル信号ｈを間引き回路４へ出
力する。
間引き回路４は、クロック入力端子14から入力される
クロックｅ（周波数fs）で動作し、デジタル信号ｈを間
引くことにより速度変換を行い、速度fsのｎビットのデ
ジタル信号ｉを、出力端子15から出力する。
クロックｅ（周波数fs）で動作し、デジタル信号ｈを間
引くことにより速度変換を行い、速度fsのｎビットのデ
ジタル信号ｉを、出力端子15から出力する。
デジタル出力信号ｉは、周波数帯域がfwに低域ろ波さ
れたデジタル信号であり、アナログ入力信号ａに対して
周波数帯域をfwに低域ろ波するアナログフィルタとその
アナログフィルタ出力をｎビットのデジタル信号に変換
速度fs（fs＞2fw）で変換したデジタル信号と等しい情
報をもつデジタル信号である。
れたデジタル信号であり、アナログ入力信号ａに対して
周波数帯域をfwに低域ろ波するアナログフィルタとその
アナログフィルタ出力をｎビットのデジタル信号に変換
速度fs（fs＞2fw）で変換したデジタル信号と等しい情
報をもつデジタル信号である。
以上説明したように本発明は、アナログ信号を変換速
度1.5fsでデジタルに変換するアナログ−デジタル変換
回路と、このアナログ−デジタル変換回路から出力され
るデジタル信号に対して3fsで動作し、デジタル信号を
補間して速度3fsのデジタル信号を出力する補間回路
と、速度3fsで動作し、デジタル低域ろ波器として動作
するデジタルフィルタと、このデジタルフィルタの出力
信号に対して速度3fsを速度fsに低下させる手段として
用いる間引き回路とを有することにより、デジタル出力
信号の周波数帯域fwと変換速度fsの関係がfs＝2fwに近
い場合でも、アナログ−デジタル変換回路のアナログ低
域ろ波器は、通過帯域fw以下、阻止域（1.5/2）fs以上
に帯域制限するために、その構成が簡単になるという効
果がある。
度1.5fsでデジタルに変換するアナログ−デジタル変換
回路と、このアナログ−デジタル変換回路から出力され
るデジタル信号に対して3fsで動作し、デジタル信号を
補間して速度3fsのデジタル信号を出力する補間回路
と、速度3fsで動作し、デジタル低域ろ波器として動作
するデジタルフィルタと、このデジタルフィルタの出力
信号に対して速度3fsを速度fsに低下させる手段として
用いる間引き回路とを有することにより、デジタル出力
信号の周波数帯域fwと変換速度fsの関係がfs＝2fwに近
い場合でも、アナログ−デジタル変換回路のアナログ低
域ろ波器は、通過帯域fw以下、阻止域（1.5/2）fs以上
に帯域制限するために、その構成が簡単になるという効
果がある。
また、デジタル出力信号の周波数帯域が広い場合で
も、アナログ−デジタル変換回路が変換速度1.5fsで動
作するため、アナログ−デジタル変換回路の構成が、従
来技術のオーバーサンプル符号化装置で述べたｍの最小
値２とした変換速度2fsの場合より簡単に構成でき、特
性の劣化，コスト高に対しても効果がある。
も、アナログ−デジタル変換回路が変換速度1.5fsで動
作するため、アナログ−デジタル変換回路の構成が、従
来技術のオーバーサンプル符号化装置で述べたｍの最小
値２とした変換速度2fsの場合より簡単に構成でき、特
性の劣化，コスト高に対しても効果がある。
第１図は本発明の一実施例を示すブロック図である。 １……アナログ−デジタル変換回路 ２……補間回路 ３……デジタルフィルタ ４……間引き回路 ５……アナログ低域ろ波器 ６……アナログ−デジタル変換器 ａ……アナログ入力信号 ｂ……帯域制限されたアナログ信号 ｃ……クロック周波数1.5fs ｄ……クロック周波数3fs ｅ……クロック周波数fs ｆ……デジタル信号 ｇ……デジタル信号 ｈ……デジタル信号 ｉ……デジタル出力信号
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−145730（ＪＰ，Ａ) 特開 昭52−43308（ＪＰ，Ａ) 特開 昭62−39642（ＪＰ，Ａ)
Claims (1)
- 【請求項１】アナログ信号をデジタル信号に変換速度fs
をもつて変換するオーバーサンプル符号化装置におい
て、アナログ信号を変換速度1.5fsでデジタル信号に変
換するアナログ−デジタル変換回路と、前記アナログ−
デジタル変換回路から出力されるデジタル信号に対して
3fsなる速度で動作し、前記デジタル信号を補間して速
度3fsのデジタル信号を出力する補間回路と、前記補間
回路から出力されるデジタル信号に対して、3fsの速度
で動作し、デジタル低減ろ波器として動作するデジタル
フィルタと、前記デジタルフィルタの出力信号に対し速
度3fsを速度fsに低下させる手段として用いる間引き回
路とを備えることを特徴とするオーバーサンプル符号化
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271860A JP2542687B2 (ja) | 1988-10-27 | 1988-10-27 | オ―バ―サンプル符号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271860A JP2542687B2 (ja) | 1988-10-27 | 1988-10-27 | オ―バ―サンプル符号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02117216A JPH02117216A (ja) | 1990-05-01 |
| JP2542687B2 true JP2542687B2 (ja) | 1996-10-09 |
Family
ID=17505899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63271860A Expired - Fee Related JP2542687B2 (ja) | 1988-10-27 | 1988-10-27 | オ―バ―サンプル符号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2542687B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2912681B2 (ja) * | 1990-06-22 | 1999-06-28 | 松下電器産業株式会社 | アナログ／ディジタル変換器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243308A (en) * | 1975-10-01 | 1977-04-05 | Fujitsu Ltd | Signal transmitting system |
| JPS60145730A (ja) * | 1984-01-10 | 1985-08-01 | Pioneer Electronic Corp | Ａ／ｄ変換装置 |
| JPS6239642A (ja) * | 1985-08-13 | 1987-02-20 | Nobuo Shiraishi | 複合樹脂組成物 |
-
1988
- 1988-10-27 JP JP63271860A patent/JP2542687B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02117216A (ja) | 1990-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057793A (en) | Digital decimation filter and method for achieving fractional data rate reduction with minimal hardware or software overhead | |
| US5311181A (en) | Sigma delta modulator | |
| US5148166A (en) | Third order sigma delta oversampled analog-to-digital converter network with low component sensitivity | |
| US6411242B1 (en) | Oversampling analog-to-digital converter with improved DC offset performance | |
| US5610942A (en) | Digital signal transcoder and method of transcoding a digital signal | |
| KR100218812B1 (ko) | 샘플링 주파수 변환기 | |
| CA2160045A1 (en) | Parallel Cascaded Integrator-Comb Filter | |
| US4876543A (en) | Multi-rate cascaded noise shaping modulator | |
| EP0390531A3 (en) | Sampling rate converter | |
| US6927717B1 (en) | Buffered oversampling analog-to-digital converter with improved DC offset performance | |
| JPH08321781A (ja) | オーバサンプリング変調器 | |
| US6542094B1 (en) | Sample rate converters with minimal conversion error and analog to digital and digital to analog converters using the same | |
| JPH0691467B2 (ja) | デジタル−アナログ変換の高次插間 | |
| US5446917A (en) | Programmable length decimation filter as for sigma-delta modulators | |
| US5191334A (en) | Sampling frequency conversion apparatus | |
| US6408318B1 (en) | Multiple stage decimation filter | |
| JP2542687B2 (ja) | オ―バ―サンプル符号化装置 | |
| US5682160A (en) | High-order delta sigma analog-to-digital converter with unit-delay integrators | |
| JPH06237176A (ja) | 三次シグマ−デルタ・アナログ−デジタル変換器回路網 | |
| JPS63138570A (ja) | 信号記録装置 | |
| KR100360631B1 (ko) | 실질적으로균일한크기응답및실질적으로선형인위상응답의제공및양자화신호들의필터링을위한데시메이션회로및방법 | |
| JP2000307384A (ja) | デジタルフィルタおよび該デジタルフィルタを用いたオーバーサンプリングアナログデジタル変換装置またはデジタルアナログ変換装置 | |
| EP1678832B1 (en) | Delta sigma modulator with integral decimation | |
| JPH0376318A (ja) | ディジタル／アナログ変換器またはアナログ／ディジタル変換器におけるデルタシグマ変調回路 | |
| JPH02211720A (ja) | Ａ／ｄ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |