JP2526586B2 - Wiring board manufacturing method - Google Patents

Wiring board manufacturing method

Info

Publication number
JP2526586B2
JP2526586B2 JP62159102A JP15910287A JP2526586B2 JP 2526586 B2 JP2526586 B2 JP 2526586B2 JP 62159102 A JP62159102 A JP 62159102A JP 15910287 A JP15910287 A JP 15910287A JP 2526586 B2 JP2526586 B2 JP 2526586B2
Authority
JP
Japan
Prior art keywords
pattern
wiring
pattern wiring
plating
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62159102A
Other languages
Japanese (ja)
Other versions
JPS644093A (en
Inventor
喜夫 渡邊
健治 大沢
邦彦 戸倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62159102A priority Critical patent/JP2526586B2/en
Publication of JPS644093A publication Critical patent/JPS644093A/en
Application granted granted Critical
Publication of JP2526586B2 publication Critical patent/JP2526586B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ファインピッチのパターン配線を有する配
線基板の製造方法に関する。
TECHNICAL FIELD The present invention relates to a method for manufacturing a wiring board having fine pitch pattern wiring.

〔従来の技術〕[Conventional technology]

従来、例えばモーターやロータリートランス等は、導
線を巻回したコイルを使用していたが、近年これらのも
のに対して小型化、薄型化の要望が強くパターン配線を
エッチングにより作製したシートコイルやロータリート
ランスが提案されている。
Conventionally, for example, a motor or a rotary transformer has used a coil around which a conductive wire is wound, but in recent years, there has been a strong demand for miniaturization and thinning of these, and a sheet coil or a rotary formed by etching pattern wiring. A transformer is proposed.

例えば、上記シートコイルは、シート状の配線基板上
に銅箔を形成し、これをエッチングすることにより所定
の特性を有するようなファインピッチのパターン配線を
有してなるものである。このようにエッチングによって
形成されたファインピッチなパターン配線は、その手法
上の制約から厚い銅箔を使用した場合には、エッチング
を施した際サイドエッチを生じてしまい信頼性に欠ける
パターン配線となる虞がある。したがって、配線基板上
に形成する銅箔としては、非常に薄い銅箔を使用しなけ
ればならず、パターン配線の断面積(以下、占積率とい
う。)は低くなりシートコイルの特性を向上させること
がむづかしい。
For example, the sheet coil has a fine-pitch pattern wiring that has a predetermined characteristic by forming a copper foil on a sheet-shaped wiring board and etching the copper foil. The fine-pitch pattern wiring formed by etching in this way becomes a pattern wiring that lacks reliability because side etching occurs when etching is performed when a thick copper foil is used due to restrictions on the method. There is a risk. Therefore, a very thin copper foil must be used as the copper foil formed on the wiring board, and the cross-sectional area of the pattern wiring (hereinafter referred to as the space factor) is reduced to improve the characteristics of the sheet coil. It's difficult.

そこで、上述のようなファインピッチのパターン配線
の占積率を向上させる方法として、配線基板上に形成し
たパターン配線に対して電気メッキを施し、前記パター
ン配線上にメッキ層を形成してパターン配線の占積率を
向上させることが提案されている。
Therefore, as a method for improving the space factor of the fine pitch pattern wiring as described above, the pattern wiring formed on the wiring board is electroplated, and a plating layer is formed on the pattern wiring to form the pattern wiring. It has been proposed to improve the space factor of.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

ところが、上述のようなパターン配線に対して電気メ
ッキを行った場合、最外周のパターン配線上には特に幅
方向に異常成長したメッキ層が形成されてしまう。これ
は、以下のような原因に基づくものである。
However, when electroplating is performed on the above-described pattern wiring, a plating layer abnormally grown especially in the width direction is formed on the outermost pattern wiring. This is based on the following causes.

すなわち、 最外周のパターン配線が電極と直接接続されている
ため、その部分の電位差が高くなってしまい、電気メッ
キの特性上該最外周部のパターン配線上にメッキが析出
し易いこと、 内周側はファインピッチのパターン配線が形成され
ているため、メッキ液の液循環があまり良好でなく、し
たがってパターン配線の側面、すなわちパターン配線の
幅方向へのメッキ成長はあまりない。これに対して、最
外周部のパターン配線の外側には隣接するパターン配線
がなく、内周側に比べ該パターン配線の側面部分におけ
るメッキ液の循環が良好で金属イオンの供給が充分に行
われるため、パターン配線の幅方向にメッキが成長し易
いこと、 等の原因に基づく。
That is, since the outermost peripheral pattern wiring is directly connected to the electrode, the potential difference in that portion becomes high, and plating is likely to be deposited on the outermost peripheral pattern wiring due to the characteristics of electroplating. Since the fine-pitch pattern wiring is formed on the side, the liquid circulation of the plating liquid is not so good, and therefore the plating growth on the side surface of the pattern wiring, that is, in the width direction of the pattern wiring is not so large. On the other hand, there is no adjacent pattern wiring outside the pattern wiring in the outermost peripheral portion, the circulation of the plating solution is better in the side surface portion of the pattern wiring than in the inner peripheral side, and the metal ions are sufficiently supplied. Therefore, the plating is likely to grow in the width direction of the pattern wiring.

上述のように最外周部に位置するパターン配線上にメ
ッキ層が異常成長した場合、シートコイルの外周径の歪
みや内周側と外周側とのパターン配線の厚み差等が生じ
外周側に位置するパターン配線と内周側に位置するパタ
ーン配線の抵抗がばらつくこととなりシートコイルの信
頼性が劣化してしまう。又、配線基板上に形成されたパ
ターン配線はファインピッチであるため、最外周部で幅
方向に異常成長したメッキ層パターンは内側に隣接する
パターン配線上に形成されたメッキ層パターンと接触し
易く、ショート等を引き起こす虞があり歩留りの低下を
招くことになってしまう。
When the plating layer abnormally grows on the pattern wiring located on the outermost peripheral portion as described above, the outer diameter of the sheet coil is distorted, the thickness of the pattern wiring between the inner peripheral side and the outer peripheral side is different, and the plating layer is located on the outer peripheral side. The resistance of the patterned wiring and the resistance of the patterned wiring located on the inner peripheral side vary, and the reliability of the sheet coil deteriorates. Further, since the pattern wiring formed on the wiring board has a fine pitch, the plating layer pattern abnormally grown in the width direction at the outermost peripheral portion easily contacts the plating layer pattern formed on the inner adjacent pattern wiring. However, there is a risk of causing a short circuit or the like, resulting in a decrease in yield.

そこで、本発明は上述の従来の実情に鑑みて提案され
たもので、外周部メッキ層の異常成長を防止するととも
に、パターン配線に均一性の高いメッキ層を形成可能と
し、パターン配線の占積率や歩留りを向上させることが
可能な配線基板の製造方法を提供することを目的とする
ものである。
Therefore, the present invention has been proposed in view of the above-mentioned conventional circumstances, and it is possible to prevent abnormal growth of the outer peripheral plating layer and to form a highly uniform plating layer on the pattern wiring, thereby occupying the space of the pattern wiring. It is an object of the present invention to provide a method for manufacturing a wiring board that can improve the yield and the yield.

〔課題を解決するための手段〕[Means for solving the problem]

本発明は、上述の目的を達成するために、基板上に形
成されたパターン配線に対して電気メッキを施し配線補
強するに際し、予めパターン配線の外周部にこのパター
ン配線のパターン間隔と略等しい間隔で形成された第1
のダミーパターンをパターン配線が延長されるように設
けると共に、これら第1のダミーパターンとパターン配
線との隙間を埋めるように第2のダミーパターンを設
け、しかる後に上記パターン配線に対して電気メッキを
行うことを特徴とする。
In order to achieve the above-mentioned object, the present invention provides a pattern wiring formed on a substrate by electroplating to reinforce the wiring. First formed by
And a second dummy pattern is provided so as to fill the gap between the first dummy pattern and the pattern wiring, and then the above-mentioned pattern wiring is electroplated. It is characterized by performing.

また、第1のダミーパターンとパターン配線のパター
ン幅、ピッチ、及び、パターン間距離が略等しいことを
特徴とする。
Further, the pattern width, pitch, and inter-pattern distance of the first dummy pattern and the pattern wiring are substantially equal.

本発明は、第1のダミーパターンを第1のダミーパタ
ーンをパターン配線が延長されるように設けることによ
り、この第1のダミーパターン上にメッキ層が厚く形成
されることとなり、パターン配線上に形成されるメッキ
層の厚みが均一となる。
According to the present invention, by providing the first dummy pattern so that the pattern wiring is extended, the plating layer is formed thick on the first dummy pattern, and the first dummy pattern is formed on the pattern wiring. The formed plating layer has a uniform thickness.

また、本発明は、第1のダミーパターンとパターン配
線との隙間を埋めるように第2のダミーパターンを設け
ることにより、パターン配線近傍でのメッキ液の循環等
電気メッキ作業条件が内周側近傍と外周側近傍とで同一
となる。
Further, according to the present invention, by providing the second dummy pattern so as to fill the gap between the first dummy pattern and the pattern wiring, the electroplating work condition such as circulation of the plating solution near the pattern wiring is near the inner circumference side. Is the same in the vicinity of the outer peripheral side.

〔実施例〕〔Example〕

以下、本発明方法を具体的な実施例に基づき図面を参
照に説明する。
Hereinafter, the method of the present invention will be described with reference to the drawings based on specific embodiments.

配線基板上にパターン配線を第1図A乃至第1図Cに
示すようにして作製した。
Pattern wiring was produced on the wiring board as shown in FIGS. 1A to 1C.

即ち、先ず第1図Aに示すように、配線基板(1)上
に後工程でパターン配線(4)として加工される金属箔
(2)を積層形成した。
That is, first, as shown in FIG. 1A, a metal foil (2) to be processed as a pattern wiring (4) in a later step was laminated and formed on a wiring board (1).

上記金属箔(2)は、銅、アルミニウム等の導体金属
等パターン配線(4)として所定の特性を有するような
材料を適宜選択し、所定の厚さに積層して形成すればよ
い。
The metal foil (2) may be formed by appropriately selecting a material having a predetermined characteristic as the pattern wiring (4) such as a conductor metal such as copper or aluminum and laminating it to a predetermined thickness.

次に、第1図Bに示すように、上記金属箔(2)上全
面に亘ってレジスト(3)を形成した後、所定の形状及
び特性を有するパターン配線(4)が得られるように、
該パターン配線(4)形成部分に上記レジスト(3)パ
ターンが残存するように現像処理を行った。
Next, as shown in FIG. 1B, after forming a resist (3) over the entire surface of the metal foil (2), a pattern wiring (4) having a predetermined shape and characteristics is obtained.
A development process was performed so that the resist (3) pattern remained on the pattern wiring (4) formation portion.

そして、第1図Cに示すように、上述の工程で形成し
たレジスト(3)パターンをマスクとして、エッチング
処理を施し金属箔(2)を除去し、所定のパターン配線
(4)を得た。
Then, as shown in FIG. 1C, using the resist (3) pattern formed in the above step as a mask, etching treatment was performed to remove the metal foil (2) to obtain a predetermined pattern wiring (4).

このようにして得られたパターン配線(4)の要部概
略平面図を第2図に示す。即ち、コイル部(6)とこの
コイル部(6)を延長するように外周側に設けられた第
1のダミーパターン(7a)と該第1のダミーパターン
(7a)の隙間を埋めるように形成される第2のダミーパ
ターン(7b)とからなるものである。
FIG. 2 shows a schematic plan view of a main part of the pattern wiring (4) thus obtained. That is, the coil portion (6) and the first dummy pattern (7a) provided on the outer peripheral side so as to extend the coil portion (6) and the gap between the first dummy pattern (7a) are formed. The second dummy pattern (7b) is formed.

上記コイル部(6)は、シートコイルに要求される所
定の特性が得られるように所定数螺旋状に巻回して形成
したコイルを所定数配置してなるものである。
The coil portion (6) is formed by arranging a predetermined number of coils formed by spirally winding a predetermined number so as to obtain a predetermined characteristic required for the sheet coil.

また、上記コイル部(6)の最外周部からさらに外周
側に延長するように形成される第1のダミーパターン
(7a)は、コイル部(6)の巻回径と略等しい幅に蛇行
して形成されており、そのパターン幅w,ピッチp及びパ
ターン間距離1はコイル部(6)のパターン配線(4)
の有するパターン幅,ピッチ及びパターン間距離と略同
一である。さらに、第1のダミーパターン(7a)のパタ
ーン間隔(a1)とパターン配線(4)のパターン間隔
(a1)とは略等しい間隔で形成されている。
Further, the first dummy pattern (7a) formed so as to extend further from the outermost peripheral portion of the coil portion (6) to the outer peripheral side meanders in a width substantially equal to the winding diameter of the coil portion (6). The pattern width w, the pitch p, and the inter-pattern distance 1 are defined by the pattern wiring (4) of the coil portion (6).
The pattern width, the pitch, and the distance between patterns are substantially the same. Further, the pattern interval (a1) of the first dummy pattern (7a) and the pattern interval (a1) of the pattern wiring (4) are formed at substantially equal intervals.

このように第1のダミーパターン(7a)を形成したの
は、次のような理由による。即ち、電気メッキは第5図
に示すように、電極に近く電位差の高い部分ではメッキ
が厚く析出し、電極から遠くなり電位差が低くなるに従
い薄く析出するようになり、さらに電極から所定距離離
れた部分から先では均一に析出する傾向がある。
The reason why the first dummy pattern (7a) is formed in this way is as follows. That is, in electroplating, as shown in FIG. 5, the plating deposits thickly in a portion close to the electrode and having a high potential difference, and becomes farther away from the electrode and becomes thinner as the potential difference decreases, and further away from the electrode by a predetermined distance. The part tends to be uniformly precipitated.

したがって、第1のダミーパターン(7a)を第2のダ
ミーパターンコイル部(6)介して形成すれば、この第
1のダミーパターン(7a)上にメッキ層(8)が厚く形
成されることとなり、コイル部(6)のパターン配線
(4)上に形成されるメッキ層(8)の厚みが均一とな
るのである。上記第1のダミーパターン(7a)は本実施
例の場合には全パターン配線(4)長〔コイル部(6)
と第1のダミーパターン(7a)との合計距離〕の10%を
第1のダミーパターン(7a)が占めているようにしてい
る。このように、形成される第1のダミーパターン(7
a)の長さはメッキ条件によって異なるが、メッキ条件
に応じて全配線パターン長の5〜15%程度の間で適宜選
択すればよい。
Therefore, if the first dummy pattern (7a) is formed via the second dummy pattern coil portion (6), the plating layer (8) is formed thick on the first dummy pattern (7a). The thickness of the plating layer (8) formed on the pattern wiring (4) of the coil portion (6) is uniform. In the case of the present embodiment, the first dummy pattern (7a) has the entire pattern wiring (4) length [coil part (6)].
And the total distance between the first dummy pattern (7a) and the first dummy pattern (7a)]. In this way, the first dummy pattern (7
The length of a) varies depending on the plating conditions, but may be appropriately selected from about 5 to 15% of the total wiring pattern length according to the plating conditions.

一方、第2のダミーパターン(7a)は、上記第1のダ
ミーパターン(7a)の最外部から連続して上記第1のダ
ミーパターン(7a)の隙間を埋めるように全面に形成さ
れている。そして、コイル部(6)の最外周部のパター
ン配線(4)近傍では、コイル部(6)のパターン配線
(4)のパターン間隔(a1)と略等しい間隔で隣接して
いる。従って、第2のダミーパターン(7b)はコイル部
(6)のパターン配線(4)より幅広いパターンとして
形成されている。
On the other hand, the second dummy pattern (7a) is formed on the entire surface continuously from the outermost part of the first dummy pattern (7a) so as to fill the gap of the first dummy pattern (7a). Then, in the vicinity of the pattern wiring (4) at the outermost peripheral portion of the coil portion (6), they are adjacent to each other at an interval substantially equal to the pattern spacing (a 1 ) of the pattern wiring (4) of the coil portion (6). Therefore, the second dummy pattern (7b) is formed as a wider pattern than the pattern wiring (4) of the coil part (6).

このような第2のダミーパターン(7a)を形成するこ
とにより、コイル部(6)の最外周部に位置するパター
ン配線(4)近傍でのメッキ液の循環等電気メッキの作
業条件をコイル部(6)の内周側と外周側とで同一とす
ることができる。したがって、電気メッキ工程でのメッ
キ作業条件をコイル部(6)全体で同一条件とすること
ができるため、コイル部(6)の内周側と外周側のメッ
キ層の成長を均一とすることができる。
By forming such a second dummy pattern (7a), the working conditions of electroplating such as circulation of a plating solution near the pattern wiring (4) located on the outermost peripheral part of the coil part (6) can be set. The inner peripheral side and the outer peripheral side of (6) can be the same. Therefore, the plating operation conditions in the electroplating process can be the same for the entire coil portion (6), so that the growth of the plating layer on the inner peripheral side and the outer peripheral side of the coil portion (6) can be made uniform. it can.

この第2のダミーパターン(7b)の最外周部は、電気
メッキを行う際の電極と結合される端子となっている。
The outermost peripheral portion of the second dummy pattern (7b) serves as a terminal that is connected to an electrode for electroplating.

尚、パターン配線(4)は、配線基板(1)の一方の
面にのみ形成してもよく、又両面に形成してもよい。
The pattern wiring (4) may be formed only on one surface of the wiring board (1) or may be formed on both surfaces.

配線基板(1)上にパターン配線(4)を形成するに
は上述の方法の他、無電解メッキを利用する方法もあ
る。
In order to form the pattern wiring (4) on the wiring board (1), there is a method using electroless plating in addition to the above method.

無電解メッキを利用して配線基板(1)上にパターン
配線(4)を形成するには、第4図A乃至第4図Bに示
すようにして作製する。
In order to form the pattern wiring (4) on the wiring substrate (1) by utilizing electroless plating, it is manufactured as shown in FIGS. 4A and 4B.

即ち、第4図Aに示すように、配線基板(1)上にレ
ジスト(2)を積層形成し、後工程で無電解メッキによ
り形成するパターン配線(4)形成部分を除去するよう
にレジスト(2)を現像処理し、続いて第4図Bに示す
ように、上記配線基板(1)に対して無電解メッキを行
い、上述の工程でレジスト(3)を除去して形成した所
定のパターン配線(4)部分にメッキを析出させパター
ン配線(4)を形成する。
That is, as shown in FIG. 4A, a resist (2) is laminated and formed on a wiring board (1), and a resist (2) is formed so as to remove a pattern wiring (4) forming portion formed by electroless plating in a later step. 2) is developed, and subsequently, as shown in FIG. 4B, a predetermined pattern formed by performing electroless plating on the wiring board (1) and removing the resist (3) in the above step. A pattern wiring (4) is formed by depositing plating on the wiring (4) portion.

尚、パターン配線(4)は、上述のように配線基板
(1)の一方の面にのみ形成してもよく、又配線基板
(1)の両面に形成してもよい。
The pattern wiring (4) may be formed on only one surface of the wiring board (1) as described above, or may be formed on both surfaces of the wiring board (1).

上述のようにして配線基板(1)上に所定のパターン
配線(4)を形成した後、電気メッキにより上記パター
ン配線(4)上にメッキ層(8)を形成する。
After forming a predetermined pattern wiring (4) on the wiring board (1) as described above, a plating layer (8) is formed on the pattern wiring (4) by electroplating.

電気メッキを行うに際しては、第1図Dに示すよう
に、メッキ浴(9)中に上記パターン配線(4)を形成
した配線基板(1)を陰極として、また、銅板(10)を
陽極として浸漬した。
When performing electroplating, as shown in FIG. 1D, the wiring board (1) having the pattern wiring (4) formed in the plating bath (9) is used as a cathode, and the copper plate (10) is used as an anode. Soaked.

上記メッキ浴(9)中のメッキ液(11)組成は、CuSO
4・5H2O:300g/1、H2SO4:200g/1、C1-:40mg/1、光沢剤:5
cc/1である。上記メッキ液(11)中の硫酸銅濃度は、10
0g/1〜飽和濃度、即ち銅濃度としては25g/1〜飽和濃度
の範囲内にあることが好ましく、特に75±13g/1である
ことが好ましい。銅濃度が25g/1以下では、銅濃度が少
なすぎ良好な銅の析出が望めないためである。また、上
記メッキ液(11)組成中塩素濃度はできるだけ少なくす
ることが電着均一性(スローイング・パワー)を低くす
ることからも好ましく、20〜60mg/1の範囲内とすること
が好ましい。
The composition of the plating solution (11) in the plating bath (9) is CuSO.
4 · 5H 2 O: 300g / 1, H 2 SO 4: 200g / 1, C1 -: 40mg / 1, brighteners: 5
It is cc / 1. The concentration of copper sulfate in the plating solution (11) is 10
It is preferable that the concentration of 0 g / 1 to the saturated concentration, that is, the concentration of copper is within the range of 25 g / 1 to the saturated concentration, and particularly 75 ± 13 g / 1. This is because if the copper concentration is 25 g / 1 or less, the copper concentration is too low and good copper precipitation cannot be expected. Further, it is preferable that the chlorine concentration in the composition of the plating solution (11) is as low as possible in order to reduce the electrodeposition uniformity (throwing power), and it is preferably in the range of 20 to 60 mg / 1.

上記組成のメッキ液(11)を入れたメッキ浴(9)
は、温度は50℃に保った状態で、撹拌はブロワーによる
非常に弱い撹拌で電気メッキを行った。撹拌は非常に弱
いブロワーによる撹拌とするか、外力による撹拌を全く
しない状態に保ことが好ましい。撹拌が強いと電着均一
性(スローイング・パワー)が高くなってしまいパター
ン配線(4)に対して幅方向にメッキ層(8)が析出形
成し易く、パターン配線(4)の厚み方向にメッキ層
(8)が析出しなくなってしまうからである。
A plating bath (9) containing a plating solution (11) of the above composition
The electroplating was carried out with the temperature kept at 50 ° C and the stirring was very weak with a blower. It is preferable that the stirring is performed by a very weak blower or the stirring is not performed at all by an external force. If the agitation is strong, the electrodeposition uniformity (throwing power) will be high and the plating layer (8) will be easily deposited and formed in the width direction with respect to the pattern wiring (4), and plating will be performed in the thickness direction of the pattern wiring (4). This is because the layer (8) will not be deposited.

上述のような作業条件で電気メッキを行うが、さら
に、電気メッキを行う際には、電流密度を10A/dm2、20A
/dm2、25A/dm2、30A/dm2、35A/dm2、40A/dm2と順次段階
的に変化させ、各々10分間づつ合計60分間メッキの析出
を行い、メッキ層(8)を形成した。このようにしてメ
ッキ層(8)を析出形成した配線基板(1)は、第3図
に示すように、高占積率を有したシートコイルとなる。
尚、パターン配線(4)を無電解メッキにより作製した
場合にも同様である。
Electroplating is performed under the above working conditions, but when performing electroplating, the current density is 10 A / dm 2 , 20 A
/ dm 2 , 25A / dm 2 , 30A / dm 2 , 35A / dm 2 , 40A / dm 2 are gradually changed step by step, depositing plating for 10 minutes each for a total of 60 minutes to form the plating layer (8). Formed. The wiring board (1) on which the plated layer (8) is deposited and formed as described above becomes a sheet coil having a high space factor, as shown in FIG.
The same applies when the pattern wiring (4) is produced by electroless plating.

ここで、電気メッキを行う際の電流密度は、5〜60A/
dm2の範囲内で段階的もしくは連続的に変化させること
が好ましく、特にメッキ開始時におけるメッキ電流密度
は5〜15A/dm2、メッキ最終時におけるメッキ電流密度
は35〜60A/dm2となるようにメッキ開始時からメッキ最
終時に亘って多段階的あるいは連続的に上昇させること
が好ましい。上記電流密度は、60A/dm2以上では銅の粒
状突起として析出することとなり、良好なメッキ層を形
成することが出来なくなってしまう。また、電流密度が
5A/dm2以下では、スローイング・パワーが高くなってし
まいパターン配線(4)の幅方向にメッキが析出してし
まう虞があるからである。
Here, the current density during electroplating is 5 to 60 A /
It is preferable to change it stepwise or continuously within the range of dm 2 , especially the plating current density at the start of plating is 5 to 15 A / dm 2 , and the plating current density at the end of plating is 35 to 60 A / dm 2. Thus, it is preferable to raise the temperature in multiple stages or continuously from the start of plating to the end of plating. If the current density is 60 A / dm 2 or more, copper particles will be deposited, and a good plating layer cannot be formed. Also, the current density
This is because if it is 5 A / dm 2 or less, the throwing power becomes high and the plating may be deposited in the width direction of the pattern wiring (4).

以上示した各メッキ条件はいずれもスローイング・パ
ワーを低下させる条件であり、この条件でメッキを析出
させると、第3図に示すように、パターン配線(4)の
幅方向にメッキ層(8)が析出することなく、パターン
配線(4)の厚み方向にのみ良好にメッキ層(8)が析
出形成することができる。したがって、パターン配線
(4)の構成とあいまってコイル部(6)のパターン配
線(4)上に形成されるメッキ層(8)は均一性の高い
良好なものとすることができる。
Each of the plating conditions described above is a condition that lowers the throwing power. When plating is deposited under these conditions, as shown in FIG. 3, the plating layer (8) extends in the width direction of the pattern wiring (4). It is possible to favorably deposit and form the plating layer (8) only in the thickness direction of the pattern wiring (4) without depositing. Therefore, the plating layer (8) formed on the pattern wiring (4) of the coil portion (6) together with the structure of the pattern wiring (4) can have good uniformity and good quality.

尚、上記ダミーパターン(7)は製品とする際に切断
してもよく、又該ダミーパターン(7)を検査用ランド
部として用いる場合にはそのまま残存させておいてもよ
い。
The dummy pattern (7) may be cut when it is made into a product, or may be left as it is when the dummy pattern (7) is used as an inspection land portion.

上述のようにして配線基板(1)上に所定のパターン
配線(4)を形成した後、実施例1と同様の方法により
電気メッキを施し上記パターン配線(4)上にメッキ層
(8)を析出形成した。
After forming the predetermined pattern wiring (4) on the wiring board (1) as described above, electroplating is performed in the same manner as in Example 1 to form the plating layer (8) on the pattern wiring (4). Precipitated and formed.

尚、上記ダミーパターン(7a),(7b)は製品とする
際に切断してもよく、又該ダミーパターンを検査用ラン
ド部として用いる場合にはそのまま残存させておいても
よい。
The dummy patterns (7a) and (7b) may be cut when they are made into a product, or may be left as they are when the dummy patterns are used as inspection land portions.

〔発明の効果〕 以上の説明から明らかなように、本発明においては、
予めパターン配線の外周部にこのパターン配線のパター
ン間隔と略等しい間隔で形成された第1のダミーパター
ンをパターン配線を延長するように設けると共に、これ
ら第1のダミーパターンとパターン配線との隙間を埋め
るように第2のダミーパターンを設けているので、コイ
ル部最外周に位置するパターン配線近傍でのメッキ液の
循環等の条件をコイル部の内周側の条件と同一にするこ
とができるため、コイル部の内周側と外周側のメッキ層
の成長を均一とすることができる。
[Effects of the Invention] As apparent from the above description, in the present invention,
A first dummy pattern formed in advance on the outer peripheral portion of the pattern wiring at an interval substantially equal to the pattern interval of the pattern wiring is provided so as to extend the pattern wiring, and a gap between the first dummy pattern and the pattern wiring is provided. Since the second dummy pattern is provided so as to be filled, the conditions such as the circulation of the plating solution near the pattern wiring located at the outermost circumference of the coil portion can be made the same as the conditions on the inner circumference side of the coil portion. The growth of the plating layers on the inner and outer peripheral sides of the coil portion can be made uniform.

従って外周部のメッキ層の異常成長を防止するととも
に、パターン配線に均一性の高いメッキ層を形成し、パ
ターン配線の占積率や歩留りを向上させることができ
る。
Therefore, it is possible to prevent abnormal growth of the plating layer on the outer peripheral portion, form a highly uniform plating layer on the pattern wiring, and improve the space factor and the yield of the pattern wiring.

【図面の簡単な説明】[Brief description of drawings]

第1図A乃至第1図Dは本発明方法を適用した配線基板
の製造工程の一例をその工程順に従って示す要部概略断
面図で、第1図Aは金属箔形成工程、第1図Bはレジス
トパターン形成工程、第1図Cはエッチング工程、第1
図Dは電気メッキ工程をそれぞれ示すものである。 第2図はパターン配線形成工程により形成されたパター
ン配線の一例を示す要部概略平面図である。 第3図は本発明方法を適用して作製した配線基板を示す
要部概略断面図である。第4図A乃至第4図Bは配線パ
ターンの形成工程の他の例をその工程順に従って示す要
部概略断面図で、第4図Aは配線レジストパターン形成
工程、第4図Bは無電解メッキ工程をそれぞれ示してい
る。 第5図は配線パターンの長さとメッキ層の厚さとの関係
を示す特性図である。 1……配線基板 2……パターン配線 6……コイル部 7a……第1のダミーパターン 7b……第2のダミーパターン 8……メッキ層
1A to 1D are schematic cross-sectional views of an essential part showing an example of a manufacturing process of a wiring board to which the method of the present invention is applied according to the order of the process. FIG. 1A is a metal foil forming process, and FIG. Is a resist pattern forming step, FIG. 1C is an etching step, first
FIG. D shows the electroplating process, respectively. FIG. 2 is a schematic plan view of an essential part showing an example of the pattern wiring formed by the pattern wiring forming step. FIG. 3 is a schematic sectional view of an essential part showing a wiring board manufactured by applying the method of the present invention. 4A to 4B are schematic cross-sectional views of the main part showing another example of the step of forming the wiring pattern in the order of the steps. FIG. 4A shows the step of forming the wiring resist pattern, and FIG. Each plating process is shown. FIG. 5 is a characteristic diagram showing the relationship between the length of the wiring pattern and the thickness of the plating layer. 1 ... Wiring board 2 ... Pattern wiring 6 ... Coil part 7a ... First dummy pattern 7b ... Second dummy pattern 8 ... Plating layer

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−196891(JP,A) 実開 昭60−174203(JP,U) 実公 昭59−38068(JP,Y1) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP 62-196891 (JP, A) Actual development 60-174203 (JP, U) Actual public 59-38068 (JP, Y1)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板上に形成されたパターン配線に対して
電気メッキを施し配線補強するに際し、 予めパターン配線の外周部にこのパターン配線のパター
ン間隔と略等しい間隔で形成された第1のダミーパター
ンをパターン配線が延長されるように設けると共に、 これら第1のダミーパターンとパターン配線との隙間を
埋めるように第2のダミーパターンを設け、 しかる後に上記パターン配線に対して電気メッキを行う
ことを特徴とする配線基板の製造方法。
1. A first dummy formed in advance on a peripheral portion of a pattern wiring at a pitch substantially equal to the pattern pitch of the pattern wiring when electroplating the pattern wiring formed on the substrate to reinforce the wiring. The pattern is provided so that the pattern wiring is extended, and the second dummy pattern is provided so as to fill the gap between the first dummy pattern and the pattern wiring, and then the above-mentioned pattern wiring is electroplated. And a method for manufacturing a wiring board.
【請求項2】第1のダミーパターンとパターン配線のパ
ターン幅、ピッチ、及び、パターン間距離が略等しいこ
とを特徴とする請求項1記載の配線基板の製造方法。
2. The method of manufacturing a wiring board according to claim 1, wherein the first dummy pattern and the pattern wiring have substantially the same pattern width, pitch, and inter-pattern distance.
JP62159102A 1987-06-26 1987-06-26 Wiring board manufacturing method Expired - Lifetime JP2526586B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62159102A JP2526586B2 (en) 1987-06-26 1987-06-26 Wiring board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62159102A JP2526586B2 (en) 1987-06-26 1987-06-26 Wiring board manufacturing method

Publications (2)

Publication Number Publication Date
JPS644093A JPS644093A (en) 1989-01-09
JP2526586B2 true JP2526586B2 (en) 1996-08-21

Family

ID=15686281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62159102A Expired - Lifetime JP2526586B2 (en) 1987-06-26 1987-06-26 Wiring board manufacturing method

Country Status (1)

Country Link
JP (1) JP2526586B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101514499B1 (en) * 2012-03-15 2015-04-22 삼성전기주식회사 Method for manufacturing common mode filter and common mode filter

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4798858B2 (en) * 2001-03-12 2011-10-19 電気化学工業株式会社 Method for forming columnar metal body and method for manufacturing multilayer wiring board
JP2002344117A (en) * 2001-05-14 2002-11-29 Cmk Corp Method of forming fine pattern
JP4996160B2 (en) * 2006-07-25 2012-08-08 新光電気工業株式会社 Manufacturing method of electronic parts
JP6102578B2 (en) * 2012-09-27 2017-03-29 Tdk株式会社 Anisotropic plating method
JP6311200B2 (en) * 2014-06-26 2018-04-18 住友電工プリントサーキット株式会社 Printed wiring board, electronic component, and printed wiring board manufacturing method
JP6458714B2 (en) * 2015-11-18 2019-01-30 豊田合成株式会社 Resin-plated product and manufacturing method thereof
CN117406547B (en) * 2023-12-15 2024-04-05 合肥晶合集成电路股份有限公司 Pseudo-pattern structure of photomask and photomask

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5938068U (en) * 1982-09-01 1984-03-10 株式会社サンメイト倉持 book case
JPS62196891A (en) * 1986-02-24 1987-08-31 三菱電機株式会社 Manufacture of printed wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101514499B1 (en) * 2012-03-15 2015-04-22 삼성전기주식회사 Method for manufacturing common mode filter and common mode filter

Also Published As

Publication number Publication date
JPS644093A (en) 1989-01-09

Similar Documents

Publication Publication Date Title
JP3452515B2 (en) Microstructure having electromigration resistance and method of manufacturing the same
US10455704B2 (en) Method for copper filling of a hole in a component carrier
US12063751B2 (en) Manufacturing sequences for high density interconnect printed circuit boards and a high density interconnect printed circuit board
JP2754157B2 (en) Manufacturing method of electrolytic copper foil for printed wiring board
JP2002053993A (en) Electrolytic copper foil, and method of manufacturing the same
JP2526586B2 (en) Wiring board manufacturing method
US3984290A (en) Method of forming intralayer junctions in a multilayer structure
JP2004319570A (en) Method of manufacturing planar coil
CN113416988A (en) Electroplating method
EP0684647B1 (en) Method of manufacturing electronic parts having airbridge interconnection
JP3416620B2 (en) Electrolytic copper foil manufacturing apparatus and electrolytic copper foil manufacturing method
CN113423189B (en) Preparation method of metal electrode
JPH05251852A (en) Printed-circuit board and its manufacture
JPH0722473A (en) Continuous plating method
JP2005166917A (en) Printed wiring board and its manufacturing method
JPH0888305A (en) Manufacture of lead frame
JPH0199454A (en) Manufacture of sheet coil
JPH0243353B2 (en)
JPS5938068Y2 (en) Pattern structure on the board
US4175010A (en) Method of reinforcing a conductive base pattern by electroplating and device obtained by means of the method
US3934985A (en) Multilayer structure
WO2023132293A1 (en) Coil device
JPS61254039A (en) Forming method for circuit pattern
JPH118469A (en) Via-filling method
KR102301331B1 (en) Producing method of mask

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 12