JP2524771B2 - 周波数変換装置 - Google Patents
周波数変換装置Info
- Publication number
- JP2524771B2 JP2524771B2 JP62248577A JP24857787A JP2524771B2 JP 2524771 B2 JP2524771 B2 JP 2524771B2 JP 62248577 A JP62248577 A JP 62248577A JP 24857787 A JP24857787 A JP 24857787A JP 2524771 B2 JP2524771 B2 JP 2524771B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- vector data
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、交流−直流−交流変換装置即ち周波数変換
装置に関し、更に詳細には、整流出力を平滑するための
直流フイルタを除去又は小型化することが出来る周波数
変換装置に関する。
装置に関し、更に詳細には、整流出力を平滑するための
直流フイルタを除去又は小型化することが出来る周波数
変換装置に関する。
従来の周波数変換装置は、交流を直流に変換する整流
器と、この整流器の出力を平滑するDC（直流）フイルタ
と、DCフイルタから得られる直流を交流に変換するため
の逆変換器（インバータ）とから成る。なお、DCフイル
タは一般にチヨークコイルと電解コンデンサとから成
り、次の３つの機能を有している。
器と、この整流器の出力を平滑するDC（直流）フイルタ
と、DCフイルタから得られる直流を交流に変換するため
の逆変換器（インバータ）とから成る。なお、DCフイル
タは一般にチヨークコイルと電解コンデンサとから成
り、次の３つの機能を有している。
（１）整流器より出力される脈流を平滑する。
（２）逆変換器が逆変換動作をすることによつて直流入
力側に流れるリプル電流を吸収する。
力側に流れるリプル電流を吸収する。
（３）回生電流を吸収する。
ところで、DCフイルタを構成する電解コンデンサの寿
命は、他の構成部品に比較して短く、周波数変換器の製
品寿命は、電解コンデンサの寿命で決まる。また、チヨ
ークコイルの鉄心部は、流す電流の周波数成分の低下に
従つて大型になる。このため、周波数変換器からCDフイ
ルタを除去すること又はDCフイルタを小型化することが
出来れば好都合である。
命は、他の構成部品に比較して短く、周波数変換器の製
品寿命は、電解コンデンサの寿命で決まる。また、チヨ
ークコイルの鉄心部は、流す電流の周波数成分の低下に
従つて大型になる。このため、周波数変換器からCDフイ
ルタを除去すること又はDCフイルタを小型化することが
出来れば好都合である。
電解コンデンサを除去してリプルを有する直流をPWM
インバータに入力させ、リプルを補償するようにPWMイ
ンバータを制御して正弦波出力を得る方式が特開昭60-1
87263号公報及び特開昭60-191468号公報に開示されてい
る。
インバータに入力させ、リプルを補償するようにPWMイ
ンバータを制御して正弦波出力を得る方式が特開昭60-1
87263号公報及び特開昭60-191468号公報に開示されてい
る。
しかし、上記公報には、PWM三相インバータのスイツ
チング素子を予め決められたスイツチングパターン（単
位ベクトルデータの配列）に基づいて三相を一括制御す
ることについての記載はない。
チング素子を予め決められたスイツチングパターン（単
位ベクトルデータの配列）に基づいて三相を一括制御す
ることについての記載はない。
そこで、本発明の目的は、ベクトルに基づいて逆変換
回路を制御して近似正弦波を得る周波数変換装置におい
て、逆変換回路の入力側の平滑フイルタを除去すること
又は小型化することにある。
回路を制御して近似正弦波を得る周波数変換装置におい
て、逆変換回路の入力側の平滑フイルタを除去すること
又は小型化することにある。
上記目的を達成するための本発明は、実施例を示す図
面の符号を参照して説明すると、正弦波交流電圧をリプ
ル成分を含む直流電圧に変換する整流回路４と、前記整
流回路４に接続されており、且つ前記整流回路４から得
られた電圧を複数のスイッチング素子によってパルス幅
変調状態に断続することによって交流電圧に変換するよ
うに形成されている逆変換回路５と、前記逆変換回路５
に平滑された直流電圧を供給した時に前記逆変換回路５
から近似正弦波電圧を得ることができるように前記複数
のスイッチング素子を一括制御するための有値電圧ベク
トルデータと零電圧ベクトルデータとが書き込まれてい
る第１及び第２のメモリM1、M2と、前記整流回路４の出
力電圧のリプル成分を検出するリプル検出回路25と、前
記第１及び第２のメモリM1、M2から前記有値電圧ベクト
ルデータと前記零電圧ベクトルデータとを所定の順番で
それぞれ読み出すためのアドレスカウンタ10と、前記第
１のメモリM1の前記有値電圧ベクトルデータと前記第２
のメモリM2の前記零電圧ベクトルデータとを選択的に送
出するためのものであって、前記リプル検出回路で検出
されたリプル成分が大きくなるに従って前記零電圧ベク
トルデータの選択出力期間が長くなるように形成されて
いるデータ選択制御手段11〜16と、前記データ選択制御
手段で選択されたデータに基づいて前記逆変換回路５の
前記複数のスイッチング素子をオン・オフ駆動するため
の駆動回路８とを備えた周波数変換装置に係わるもので
ある。なお、前記データ選択制御手段は、第１図のAND
ゲート11、ORゲート12、ANDゲート13。比較器14、NOT回
路15、割算機16に対応している。
面の符号を参照して説明すると、正弦波交流電圧をリプ
ル成分を含む直流電圧に変換する整流回路４と、前記整
流回路４に接続されており、且つ前記整流回路４から得
られた電圧を複数のスイッチング素子によってパルス幅
変調状態に断続することによって交流電圧に変換するよ
うに形成されている逆変換回路５と、前記逆変換回路５
に平滑された直流電圧を供給した時に前記逆変換回路５
から近似正弦波電圧を得ることができるように前記複数
のスイッチング素子を一括制御するための有値電圧ベク
トルデータと零電圧ベクトルデータとが書き込まれてい
る第１及び第２のメモリM1、M2と、前記整流回路４の出
力電圧のリプル成分を検出するリプル検出回路25と、前
記第１及び第２のメモリM1、M2から前記有値電圧ベクト
ルデータと前記零電圧ベクトルデータとを所定の順番で
それぞれ読み出すためのアドレスカウンタ10と、前記第
１のメモリM1の前記有値電圧ベクトルデータと前記第２
のメモリM2の前記零電圧ベクトルデータとを選択的に送
出するためのものであって、前記リプル検出回路で検出
されたリプル成分が大きくなるに従って前記零電圧ベク
トルデータの選択出力期間が長くなるように形成されて
いるデータ選択制御手段11〜16と、前記データ選択制御
手段で選択されたデータに基づいて前記逆変換回路５の
前記複数のスイッチング素子をオン・オフ駆動するため
の駆動回路８とを備えた周波数変換装置に係わるもので
ある。なお、前記データ選択制御手段は、第１図のAND
ゲート11、ORゲート12、ANDゲート13。比較器14、NOT回
路15、割算機16に対応している。
［作用］ 本発明では、整流回路４の出力段に平滑用コンデンサ
を接続しないか又はこれを小容量とすることによってリ
プル成分を含む直流を逆変換回路５に供給している。従
って、平滑用コンデンサを設けない分又は小容量にした
分だけ、装置の小型化及び低コスト化が達成される。リ
プル成分を含む直流を逆変換回路に供給し、従来通りに
逆変換回路を動作させると近似性の良い正弦波出力を得
ることが不可能になる。これに対し、本発明ではリプル
成分を検出し、これに基づいて零電圧ベクトルデータを
出力する期間を制御しているので、リプル成分の有無に
無関係に近似性の良い正弦波出力を得ることができる。
を接続しないか又はこれを小容量とすることによってリ
プル成分を含む直流を逆変換回路５に供給している。従
って、平滑用コンデンサを設けない分又は小容量にした
分だけ、装置の小型化及び低コスト化が達成される。リ
プル成分を含む直流を逆変換回路に供給し、従来通りに
逆変換回路を動作させると近似性の良い正弦波出力を得
ることが不可能になる。これに対し、本発明ではリプル
成分を検出し、これに基づいて零電圧ベクトルデータを
出力する期間を制御しているので、リプル成分の有無に
無関係に近似性の良い正弦波出力を得ることができる。
次に、本発明の実施例に係わる周波数変換装置を説明
する。商用電源に接続される三相交流電源線１、２、３
には、ダイオードD1〜D6をブリツジ接続した三相全波整
流回路４が接続されている。全波整流回路４の出力段に
はリプルを除去するためのフイルタは接続されておら
ず、逆変換回路３即ちインバータ回路のスイツチングに
よる高周波ノイズを除去するための１〜2mH程度のリア
クトル６と５μＦ程度の高周波ノイズバイパス用コンデ
ンサ７が接続されている。
する。商用電源に接続される三相交流電源線１、２、３
には、ダイオードD1〜D6をブリツジ接続した三相全波整
流回路４が接続されている。全波整流回路４の出力段に
はリプルを除去するためのフイルタは接続されておら
ず、逆変換回路３即ちインバータ回路のスイツチングに
よる高周波ノイズを除去するための１〜2mH程度のリア
クトル６と５μＦ程度の高周波ノイズバイパス用コンデ
ンサ７が接続されている。
PWM制御可能な三相インバータ５はトランジスタから
成るスイツチング素子A1、A2、B1、B2、C1、C2をブリツ
ジ接続し、各スイツチング素子にダイオードＤを並列接
続したものである。６個のスイツチング素子A1〜C2は、
駆動回路８から供給される制御信号に応答してオン・オ
フ動作する。なお、インバータタ５の上側の３つのスイ
ツチング素子A1、B1、C1と下側の３つのスイツチング素
子A2、B2、C2とは、互いに逆に動作するので、一方の制
御を特定すれば、インバータ全体の制御が特定される。
ここでは、ROM（リードオンリーメモリー）９から読み
出される第１、第２、及び第３の信号Ａ、Ｂ、Ｃにより
インバータ制御状態を特定し、信号Ａ、Ｂ、Ｃが高レベ
ル即ち論理“1"の時にスイツチング素子A1、B1、C1がオ
ン、低レベル即ち論理“0"の時にスイツチング素子A1、
B1、C1がオフとする。
成るスイツチング素子A1、A2、B1、B2、C1、C2をブリツ
ジ接続し、各スイツチング素子にダイオードＤを並列接
続したものである。６個のスイツチング素子A1〜C2は、
駆動回路８から供給される制御信号に応答してオン・オ
フ動作する。なお、インバータタ５の上側の３つのスイ
ツチング素子A1、B1、C1と下側の３つのスイツチング素
子A2、B2、C2とは、互いに逆に動作するので、一方の制
御を特定すれば、インバータ全体の制御が特定される。
ここでは、ROM（リードオンリーメモリー）９から読み
出される第１、第２、及び第３の信号Ａ、Ｂ、Ｃにより
インバータ制御状態を特定し、信号Ａ、Ｂ、Ｃが高レベ
ル即ち論理“1"の時にスイツチング素子A1、B1、C1がオ
ン、低レベル即ち論理“0"の時にスイツチング素子A1、
B1、C1がオフとする。
ROM9はインバータ５をPWM制御するためのPWMスイツチ
ングパターン（単位ベクトルデータ）を予め書き込んだ
第１のメモリM1と、ゼロベクトルを書き込んだ第２のメ
モリM2と、速度調整データを書き込んだ第３のメモリM3
とを有する。各メモリM1〜M3は例えば０〜511までの512
アドレスを夫々有し、夫々カウンタ10の９ビツトの２進
出力ラインの値でアドレス指定される。第１のメモリM1
の有値ベクトルと第２のメモリM2のゼロベクトルとは同
時に出力されず、択一的に出力される。この択一的制御
を行うために、第１のメモリM1の３ビツトの出力ライン
は第１のANDゲート11とORゲート12とを介して駆動回路
８に接続され、第２のメモリM2の３ビツトの出力ライン
は第２のANDゲート13とORゲート12とを介して駆動回路
８に接続され、第１のANDゲート11は第１の比較器14の
出力によつて制御され、第２のANDゲート13は第１の比
較器14の出力に接続されたNOT回路15の出力で制御され
ている。なお、第１図では図示の都合上、第１及び第２
のメモリM1、M2の出力ライン、第１及び第２のANDゲー
ト11、13の出力ライン、及びORゲート12の出力ラインを
１本の線で示されているが、これ等は電圧ベクトルを示
す３つの信号Ａ、Ｂ、Ｃを伝送する３本（３ビツト）の
信号線から成る。後述から明らかになるように第１及び
第２のメモリM1、M2の有値ベクトルとゼロベクトルに基
づく逆変換回路５のスイツチング素子A1〜C2の制御の原
理は、特願昭61-47875号に開示されているものと同一で
ある。
ングパターン（単位ベクトルデータ）を予め書き込んだ
第１のメモリM1と、ゼロベクトルを書き込んだ第２のメ
モリM2と、速度調整データを書き込んだ第３のメモリM3
とを有する。各メモリM1〜M3は例えば０〜511までの512
アドレスを夫々有し、夫々カウンタ10の９ビツトの２進
出力ラインの値でアドレス指定される。第１のメモリM1
の有値ベクトルと第２のメモリM2のゼロベクトルとは同
時に出力されず、択一的に出力される。この択一的制御
を行うために、第１のメモリM1の３ビツトの出力ライン
は第１のANDゲート11とORゲート12とを介して駆動回路
８に接続され、第２のメモリM2の３ビツトの出力ライン
は第２のANDゲート13とORゲート12とを介して駆動回路
８に接続され、第１のANDゲート11は第１の比較器14の
出力によつて制御され、第２のANDゲート13は第１の比
較器14の出力に接続されたNOT回路15の出力で制御され
ている。なお、第１図では図示の都合上、第１及び第２
のメモリM1、M2の出力ライン、第１及び第２のANDゲー
ト11、13の出力ライン、及びORゲート12の出力ラインを
１本の線で示されているが、これ等は電圧ベクトルを示
す３つの信号Ａ、Ｂ、Ｃを伝送する３本（３ビツト）の
信号線から成る。後述から明らかになるように第１及び
第２のメモリM1、M2の有値ベクトルとゼロベクトルに基
づく逆変換回路５のスイツチング素子A1〜C2の制御の原
理は、特願昭61-47875号に開示されているものと同一で
ある。
駆動回路８は３つのNOT回路を含み、入力する信号
Ａ、Ｂ、Ｃはスイツチング素子A1、B1、C1の各ベースに
供給し、NOT回路で信号Ａ、Ｂ、Ｃを反転した信号をス
イツチング素子A2、B2、C2の各ベースに供給する。
Ａ、Ｂ、Ｃはスイツチング素子A1、B1、C1の各ベースに
供給し、NOT回路で信号Ａ、Ｂ、Ｃを反転した信号をス
イツチング素子A2、B2、C2の各ベースに供給する。
第１の比較器14は第１のメモリM1の有値ベクトルを選
択するか、第２のメモリM2のゼロベクトルを選択するか
を示す２値出力を発生するものであり、この非反転入力
端子はリプル補償用割算器16を介して電圧指令信号ライ
ン17に接続され、反転入力端子は速度補償用変調回路18
を介して20kHzの三角波発生回路19に接続されている。
択するか、第２のメモリM2のゼロベクトルを選択するか
を示す２値出力を発生するものであり、この非反転入力
端子はリプル補償用割算器16を介して電圧指令信号ライ
ン17に接続され、反転入力端子は速度補償用変調回路18
を介して20kHzの三角波発生回路19に接続されている。
アドレスカウンタ10の入力端子はANDゲート20を介し
て4MHzのクロツク発振器21に接続されている。ANDゲー
ト20はクロツク信号の通過を制御するものであり、この
もう一方の入力端子は第２の比較器22に接続されてい
る。
て4MHzのクロツク発振器21に接続されている。ANDゲー
ト20はクロツク信号の通過を制御するものであり、この
もう一方の入力端子は第２の比較器22に接続されてい
る。
第２の比較器22の非反転入力端子は周波数指令信号ラ
イン23に接続され、反転入力端子は変調回路18を介して
三角波発生回路19に接続されている。次に動作原理及び
各部を更に詳しく説明する。
イン23に接続され、反転入力端子は変調回路18を介して
三角波発生回路19に接続されている。次に動作原理及び
各部を更に詳しく説明する。
〔動作原理〕 完全に平滑された直流電圧を供給する直流電源に接続
された三相電圧型インバータにおいて各相電圧の和、Va
＋Vb＋Vc＝０に中性点電圧を選べばこれらの瞬時値は空
間ベクトル Ｖ＝2/3（Va＋Vb・ｅ−j2π/3＋Vc・ｅ−j4π/3） として定義される瞬時空間ベクトルで表すことができ
る。インバータのスイツチング状態により、出力の瞬時
空間電圧ベクトルは計８種類ある。そのうちの２つV
0（000）、V7（111）は出力が短縮されるため零電圧ベ
クトルである。出力に正弦波対称三相交流を得るために
は、電圧ベクトルを時間積分したベクトル即ち磁束ベク
トルの軌跡も円にならなければならないから、電圧ベク
トルが円に沿うようにインバータのスイツチが選ばれ
る。またベクトルが一定速度で進んだとしても第４図の
０度の所は30度の所よりもスイツチング回数が多いため
に、直流電圧に比例した速度で回転する磁束ベクトルの
軌跡は、第４図の30度の部分で早く、０度の部分で遅く
なり、完全な正弦波が得られない。磁束ベクトルの速度
の速くなる部分は第４図で30度、90度、150度、210度、
270度、330度の部分であり、速度の遅くなる部分はこれ
等の中間部分である。従つて、この速度分布は三相イン
バータ出力の三相全波整流波形のようになる。そこで、
第１図では第３のメモリM3に、第５図（Ａ）に示す逆変
換回路５の出力電圧の三相全波整流波形に対応する５ビ
ットのデータａが書き込まれている。磁束ベクトルを一
定速度で回転させるためには電圧ベクトルの進む速さを
第５図（Ａ）の三相全波整流波形の逆数に従うように変
調してやればよい。この電圧ベクトルの速度変調は、第
１図では変調回路18に乗算DA変換器（Ｍ・D/A）を使用
し、三角波発生器19から与えられる一定振幅の三角波を
第５図（Ｂ）の三角波信号ｂに示すように変調し、これ
を第２の比較器22に入力させ、第５図（Ｂ）の周波数指
令信号ｃと比較することによつて第５図（Ｄ）に示す比
較出力を形成し、これをANDゲート20に与え、第５図
（Ｄ）の比較出力が高レベルの期間のみ第５図（Ｅ）に
示す如くクロツク信号を通過させ、これをアドレスカウ
ンタ10に加えることにより達成される。要するに、第４
図の磁束ベクトルの回転が速くなる30度の近傍部分で
は、アドレスカウンタ10の単位時間長当りの入力クロツ
クパルス数を多くし、０度の近傍部分では少なくする。
これにより、磁束ベクトルの速度が円周上で一定にな
る。なお、第２のメモリM2のゼロベクトルが選択されて
いる時には、第４図の軌跡の運動は止まり、負荷の時定
数に従つて中心方向に移動し、速度調整が行われる。
された三相電圧型インバータにおいて各相電圧の和、Va
＋Vb＋Vc＝０に中性点電圧を選べばこれらの瞬時値は空
間ベクトル Ｖ＝2/3（Va＋Vb・ｅ−j2π/3＋Vc・ｅ−j4π/3） として定義される瞬時空間ベクトルで表すことができ
る。インバータのスイツチング状態により、出力の瞬時
空間電圧ベクトルは計８種類ある。そのうちの２つV
0（000）、V7（111）は出力が短縮されるため零電圧ベ
クトルである。出力に正弦波対称三相交流を得るために
は、電圧ベクトルを時間積分したベクトル即ち磁束ベク
トルの軌跡も円にならなければならないから、電圧ベク
トルが円に沿うようにインバータのスイツチが選ばれ
る。またベクトルが一定速度で進んだとしても第４図の
０度の所は30度の所よりもスイツチング回数が多いため
に、直流電圧に比例した速度で回転する磁束ベクトルの
軌跡は、第４図の30度の部分で早く、０度の部分で遅く
なり、完全な正弦波が得られない。磁束ベクトルの速度
の速くなる部分は第４図で30度、90度、150度、210度、
270度、330度の部分であり、速度の遅くなる部分はこれ
等の中間部分である。従つて、この速度分布は三相イン
バータ出力の三相全波整流波形のようになる。そこで、
第１図では第３のメモリM3に、第５図（Ａ）に示す逆変
換回路５の出力電圧の三相全波整流波形に対応する５ビ
ットのデータａが書き込まれている。磁束ベクトルを一
定速度で回転させるためには電圧ベクトルの進む速さを
第５図（Ａ）の三相全波整流波形の逆数に従うように変
調してやればよい。この電圧ベクトルの速度変調は、第
１図では変調回路18に乗算DA変換器（Ｍ・D/A）を使用
し、三角波発生器19から与えられる一定振幅の三角波を
第５図（Ｂ）の三角波信号ｂに示すように変調し、これ
を第２の比較器22に入力させ、第５図（Ｂ）の周波数指
令信号ｃと比較することによつて第５図（Ｄ）に示す比
較出力を形成し、これをANDゲート20に与え、第５図
（Ｄ）の比較出力が高レベルの期間のみ第５図（Ｅ）に
示す如くクロツク信号を通過させ、これをアドレスカウ
ンタ10に加えることにより達成される。要するに、第４
図の磁束ベクトルの回転が速くなる30度の近傍部分で
は、アドレスカウンタ10の単位時間長当りの入力クロツ
クパルス数を多くし、０度の近傍部分では少なくする。
これにより、磁束ベクトルの速度が円周上で一定にな
る。なお、第２のメモリM2のゼロベクトルが選択されて
いる時には、第４図の軌跡の運動は止まり、負荷の時定
数に従つて中心方向に移動し、速度調整が行われる。
以上の説明は逆変換回路５の入力段に大容量のコンデ
ンサを設けてリプルの小さい直流電圧を入力させた場合
についてであつた。これに対し、リプルを有する直流電
圧を入力させると、電圧ベクトルはリプルの最大値では
速く進み、最小値では遅く進むため磁束ベクトル軌跡は
円にならない。そこで、第１図では逆変換回路５の入力
直流ライン24にリプル検出ライン25が設けられ、これが
割算器16に接続されている。割算器16はライン17から与
えられる直流の電圧指令信号E1をリプル検出電圧e1で割
算してE1／e1＝ｄを出力するものである。リプル補償さ
れた電圧指令信号ｄは第５図（Ｂ）に示す波形となり、
第１の比較器14に入力する。なおリプル検出電圧e1は入
力電源ライン１、２、３の三相電圧を全波整流した時の
リプルを含む。第１の比較器14では第５図（Ｂ）に示す
三角波信号ｂとリプル補償された電圧指令信号ｄとを比
較し、第５図（Ｃ）に示す比較出力を発生する。第５図
（Ｃ）の波形の高レベルに応答して第１のANDゲート11
が導通状態になり、第１のメモリM1の有値ベクトルが出
力され、第５図（Ｃ）の波形の低レベルに応答して第２
のANDゲート13が導通状態になり、第２のメモリM2のゼ
ロベクトルが出力される。第２のメモリM2からゼロベク
トルを出力する時間長はE1／e1に反比例し、リプルが大
きい期間ほどゼロベクトルの出力時間が長くなり、電圧
ベクトルの速度が補正され、電圧ベクトルが入力波形の
リプルに無関係に一定速度で進むようになる。従つて、
入力ライン24に大型な平滑用電解コンデンサを設けず
に、高周波スイツチングノイズ除去用のバイパスコンデ
ンサ７を設けるのみであつても、逆変換回路５の出力ラ
イン26、27、28に近似正弦波電圧を得ることができる。
ンサを設けてリプルの小さい直流電圧を入力させた場合
についてであつた。これに対し、リプルを有する直流電
圧を入力させると、電圧ベクトルはリプルの最大値では
速く進み、最小値では遅く進むため磁束ベクトル軌跡は
円にならない。そこで、第１図では逆変換回路５の入力
直流ライン24にリプル検出ライン25が設けられ、これが
割算器16に接続されている。割算器16はライン17から与
えられる直流の電圧指令信号E1をリプル検出電圧e1で割
算してE1／e1＝ｄを出力するものである。リプル補償さ
れた電圧指令信号ｄは第５図（Ｂ）に示す波形となり、
第１の比較器14に入力する。なおリプル検出電圧e1は入
力電源ライン１、２、３の三相電圧を全波整流した時の
リプルを含む。第１の比較器14では第５図（Ｂ）に示す
三角波信号ｂとリプル補償された電圧指令信号ｄとを比
較し、第５図（Ｃ）に示す比較出力を発生する。第５図
（Ｃ）の波形の高レベルに応答して第１のANDゲート11
が導通状態になり、第１のメモリM1の有値ベクトルが出
力され、第５図（Ｃ）の波形の低レベルに応答して第２
のANDゲート13が導通状態になり、第２のメモリM2のゼ
ロベクトルが出力される。第２のメモリM2からゼロベク
トルを出力する時間長はE1／e1に反比例し、リプルが大
きい期間ほどゼロベクトルの出力時間が長くなり、電圧
ベクトルの速度が補正され、電圧ベクトルが入力波形の
リプルに無関係に一定速度で進むようになる。従つて、
入力ライン24に大型な平滑用電解コンデンサを設けず
に、高周波スイツチングノイズ除去用のバイパスコンデ
ンサ７を設けるのみであつても、逆変換回路５の出力ラ
イン26、27、28に近似正弦波電圧を得ることができる。
ROM9の各メモリM1、M2、M3には第２図に原理的に示す
如くデータが書き込まれている。即ちROM9の各メモリM1
〜M3は例えばアドレス０〜511を夫々有し、第１のメモ
リM1のアドレス０〜３には例えば電圧ベクトルV6、V2、
V6、V2の３ビツトデータ（Ａ、Ｂ、Ｃ）が順に書き込ま
れ、第２のメモリM2のアドレス０〜３にはゼロベクトル
V7、V0、V7、V0のデータが順に書き込まれ、第３のメモ
リM3には逆変換回路５の三相出力の全波整流波形に対応
する５ビツトのデータａが順次に書き込まれている。残
りのアドレス４〜511にもアドレス０〜３と同一の原理
でベクトルデータが書き込まれている。第２図の各アド
レスのベクトルデータは原理を示すものであるため、実
際のデータとは異なる。今、第１のメモリM1のアドレス
０〜84（０°〜60°区間に対応）の実際の電圧ベクトル
データを示すと、 V6、V6、V6、V6、V2、V2、V2、V2、V2、V2、V6、V6、
V6、V6、V2、V2、V2、V2、V2、V2、V6、V6、V6、V6、
V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、
V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、
V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、
V2、V3、V3、V3、V3、V2、V2、V2、V2、V2、V2、V3、
V3、V3、V3、V2、V2、V2、V2、V2、V2、V3、V3、V3、V3
になる。
如くデータが書き込まれている。即ちROM9の各メモリM1
〜M3は例えばアドレス０〜511を夫々有し、第１のメモ
リM1のアドレス０〜３には例えば電圧ベクトルV6、V2、
V6、V2の３ビツトデータ（Ａ、Ｂ、Ｃ）が順に書き込ま
れ、第２のメモリM2のアドレス０〜３にはゼロベクトル
V7、V0、V7、V0のデータが順に書き込まれ、第３のメモ
リM3には逆変換回路５の三相出力の全波整流波形に対応
する５ビツトのデータａが順次に書き込まれている。残
りのアドレス４〜511にもアドレス０〜３と同一の原理
でベクトルデータが書き込まれている。第２図の各アド
レスのベクトルデータは原理を示すものであるため、実
際のデータとは異なる。今、第１のメモリM1のアドレス
０〜84（０°〜60°区間に対応）の実際の電圧ベクトル
データを示すと、 V6、V6、V6、V6、V2、V2、V2、V2、V2、V2、V6、V6、
V6、V6、V2、V2、V2、V2、V2、V2、V6、V6、V6、V6、
V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、
V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、
V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、V2、
V2、V3、V3、V3、V3、V2、V2、V2、V2、V2、V2、V3、
V3、V3、V3、V2、V2、V2、V2、V2、V2、V3、V3、V3、V3
になる。
第３図は６個の電圧ベクトルV1〜V6と、２つのゼロベ
クトルV0、V7とを示す。スイツチング素子A1、B1、C1の
とり得るスイツチング状態は、（000）、（001）、（01
0）、（011）、（100）、（101）、（110）、（111）の
８つであるので、これをV0、V1、V2、V3、V4、V5、V6、
V7で表すことにする。本実施例の装置では、電圧ベクト
ルV0〜V7が第１及び第２のメモリM1、M2に書き込まれ、
これが制御データ（Ａ、Ｂ、Ｃ）として出力される。８
つのベクトルV0〜V7を組み合せると、正弦波出力電圧及
び回転磁界ベクトルを得ることが出来る。
クトルV0、V7とを示す。スイツチング素子A1、B1、C1の
とり得るスイツチング状態は、（000）、（001）、（01
0）、（011）、（100）、（101）、（110）、（111）の
８つであるので、これをV0、V1、V2、V3、V4、V5、V6、
V7で表すことにする。本実施例の装置では、電圧ベクト
ルV0〜V7が第１及び第２のメモリM1、M2に書き込まれ、
これが制御データ（Ａ、Ｂ、Ｃ）として出力される。８
つのベクトルV0〜V7を組み合せると、正弦波出力電圧及
び回転磁界ベクトルを得ることが出来る。
第４図は回転磁界ベクトルをφ１を得るための電圧ベ
クトルの選択を示すものである。回転磁界ベクトルφ１
の先端（終点）の軌跡を円に近づけるためには、330°
〜30°区間で第６及び第２のベクトルV6、V2、30°〜90
°区間で第２及び第３のベクトルV2、V3、90°〜150°
区間で第３及び第１のベクトルV3、V1、150°〜210°区
間で第１及び第５のベクトルV1、V5210°〜270°区間で
第５及び第４のベクトルV5、V4、270°〜330°区間で第
４及び第６のベクトルV4、V6を選択する。原理的に示す
第４図の330°〜30°区間では有値ベクトルとしてV6とV
2とが選択され、ベクトル回転を止める時にゼロベクト
ルV7が選択されている。
クトルの選択を示すものである。回転磁界ベクトルφ１
の先端（終点）の軌跡を円に近づけるためには、330°
〜30°区間で第６及び第２のベクトルV6、V2、30°〜90
°区間で第２及び第３のベクトルV2、V3、90°〜150°
区間で第３及び第１のベクトルV3、V1、150°〜210°区
間で第１及び第５のベクトルV1、V5210°〜270°区間で
第５及び第４のベクトルV5、V4、270°〜330°区間で第
４及び第６のベクトルV4、V6を選択する。原理的に示す
第４図の330°〜30°区間では有値ベクトルとしてV6とV
2とが選択され、ベクトル回転を止める時にゼロベクト
ルV7が選択されている。
第１の比較器14の出力ビツトが低レベルの時には、第
２のメモリM2が選択され、第１の比較器14の出力が高レ
ベルの時には第１図のメモリM1が選択される。第２の比
較器22の出力が高レベルの期間にはクロツクパルスはAN
Dゲート20を通過してアドレスカウンタ10の入力パルス
となる。これにより、カウンタ10のｎビツト（９ビツ
ト）の値がアツプ動作で増大し、第１のメモリM1のアド
レスが順次に指定される。しかし、第２の比較器22の出
力が低レベルになると、アドレスカウンタ10のクロツク
入力が禁止され、アドレスカウンタはこの時点のアドレ
ス指定を保持する。例えば、第２図に示す如くアドレス
２でメモリM1のベクトルV6が読み出されている時に、メ
モリM2が選択されると、同一のアドレス２におけるゼロ
ベクトルV7（111）が選択される。ゼロベクトルV7は第
１の比較器14の出力が低レベルの間発生し続け、比較出
力が高レベルに戻つて再びカウンタ10にクロツクパルス
が入力し、カウンタ10の出力が１段インクリメントされ
ると、第１のメモリM1のアドレス３の電圧ベクトルV
2（010）が選択される。ゼロベクトルはV0（000）とV7
（111）との２種類から成るが、スイツチ素子A1〜C2の
切換えが少なくてすむ方のベクトルが選択される。カウ
ンタ10が10進数の０〜511に対応する２進数を発生し終
ると、０〜360度の全電圧ベクトルデータが読み出さ
れ、逆変換回路５から三相の近似正弦波電圧が発生し、
ライン26、27、28に接続される例えば三相交流モータに
円軌跡に近い回転磁界ベクトルが生じる。
２のメモリM2が選択され、第１の比較器14の出力が高レ
ベルの時には第１図のメモリM1が選択される。第２の比
較器22の出力が高レベルの期間にはクロツクパルスはAN
Dゲート20を通過してアドレスカウンタ10の入力パルス
となる。これにより、カウンタ10のｎビツト（９ビツ
ト）の値がアツプ動作で増大し、第１のメモリM1のアド
レスが順次に指定される。しかし、第２の比較器22の出
力が低レベルになると、アドレスカウンタ10のクロツク
入力が禁止され、アドレスカウンタはこの時点のアドレ
ス指定を保持する。例えば、第２図に示す如くアドレス
２でメモリM1のベクトルV6が読み出されている時に、メ
モリM2が選択されると、同一のアドレス２におけるゼロ
ベクトルV7（111）が選択される。ゼロベクトルV7は第
１の比較器14の出力が低レベルの間発生し続け、比較出
力が高レベルに戻つて再びカウンタ10にクロツクパルス
が入力し、カウンタ10の出力が１段インクリメントされ
ると、第１のメモリM1のアドレス３の電圧ベクトルV
2（010）が選択される。ゼロベクトルはV0（000）とV7
（111）との２種類から成るが、スイツチ素子A1〜C2の
切換えが少なくてすむ方のベクトルが選択される。カウ
ンタ10が10進数の０〜511に対応する２進数を発生し終
ると、０〜360度の全電圧ベクトルデータが読み出さ
れ、逆変換回路５から三相の近似正弦波電圧が発生し、
ライン26、27、28に接続される例えば三相交流モータに
円軌跡に近い回転磁界ベクトルが生じる。
ROM9には360/2048度毎にスイツチングパターン即ち有
値ベクトル、ゼロベクトル、リプルデータを書き込み、
Ｒ＝10Ω、Ｌ＝10mHの負荷を出力ライン26、27、28に接
続し、第１図のコンデンサ７の代りに470μＦの平滑用
電解コンデンサを接続し、逆変換回路５は単なるPWM駆
動して近似正弦波を出力させた場合の入力電源線１、
２、３における入力電流波形、直流ライン24、25の直流
電圧波形、出力ライン26、27、28の出力電流波形は第６
図（Ａ）に示す通りであつた。また、直流ライン24に平
滑用コンデンサを接続しないで５μＦのバイパス用コン
デンサ７を接続し、リプル検出ライン25及び変調回路18
を省いた場合の第６図（Ａ）と同一位置の入力電流波
形、直流電圧波形、出力電流波形を測定したところ、第
６図（Ｂ）になつた。また、第１図の本実施例に従う方
式で第６図（Ａ）と同一位置の入力電流波形、直流電圧
波形、出力電流波形を測定したところ、第６図（Ｃ）に
なつた。第６図（Ａ）の出力電流波形と第６図（Ｃ）の
出力電流波形との比較から明らかな如く第１図の回路に
よれば平滑用コンデンサを設けた場合と実質的に同一の
出力を得ることができる。また、入力電流波形及び入力
力率の改善が可能になる。また平滑用コンデンサを省く
ことができるのみでなく、この充電用の抵抗や、これを
短絡するスイツチ等を省くことができ、装置の小型化が
達成される。
値ベクトル、ゼロベクトル、リプルデータを書き込み、
Ｒ＝10Ω、Ｌ＝10mHの負荷を出力ライン26、27、28に接
続し、第１図のコンデンサ７の代りに470μＦの平滑用
電解コンデンサを接続し、逆変換回路５は単なるPWM駆
動して近似正弦波を出力させた場合の入力電源線１、
２、３における入力電流波形、直流ライン24、25の直流
電圧波形、出力ライン26、27、28の出力電流波形は第６
図（Ａ）に示す通りであつた。また、直流ライン24に平
滑用コンデンサを接続しないで５μＦのバイパス用コン
デンサ７を接続し、リプル検出ライン25及び変調回路18
を省いた場合の第６図（Ａ）と同一位置の入力電流波
形、直流電圧波形、出力電流波形を測定したところ、第
６図（Ｂ）になつた。また、第１図の本実施例に従う方
式で第６図（Ａ）と同一位置の入力電流波形、直流電圧
波形、出力電流波形を測定したところ、第６図（Ｃ）に
なつた。第６図（Ａ）の出力電流波形と第６図（Ｃ）の
出力電流波形との比較から明らかな如く第１図の回路に
よれば平滑用コンデンサを設けた場合と実質的に同一の
出力を得ることができる。また、入力電流波形及び入力
力率の改善が可能になる。また平滑用コンデンサを省く
ことができるのみでなく、この充電用の抵抗や、これを
短絡するスイツチ等を省くことができ、装置の小型化が
達成される。
本発明は上述の実施例に限定されるものでなく、例え
ば次の変形が可能なものである。
ば次の変形が可能なものである。
（ａ）スイツチング素子A1〜C2としてFETを使用しても
よい。
よい。
（ｂ）電圧指令信号E1を出力電圧と基準値との誤差出力
としてもよい。
としてもよい。
（ｃ）周波数指令信号ｃを出力に基づいて制御するよう
にしてもよい。
にしてもよい。
（ｄ）割算器16の代りに減算回路を使用してリプル補償
した電圧指令信号ｄを形成してもよい。
した電圧指令信号ｄを形成してもよい。
上述から明らかな如く本発明によれば、逆変換回路の
入力段における平滑用コンデンサを省くか又は小型化す
ることが可能になり、装置の小型化を達成することがで
きる。
入力段における平滑用コンデンサを省くか又は小型化す
ることが可能になり、装置の小型化を達成することがで
きる。
第１図は本発明の実施例に係わる周波数変換装置を示す
ブロツク図、 第２図は第１図のROMの内容の一部を原理的に示す図、 第３図は電圧ベクトルを示す図、 第４図は回転磁界ベクトルを示す図、 第５図は第１図の各部の状態を示す波形図、 第６図は第１図及び比較例の各部の波形図である。 １、２、３……電源線、４……整流回路、５……逆変換
回路、７……バイパス用コンデンサ、９……ROM、14…
…第１の比較器、16……割算器、17……電圧指令信号ラ
イン、22……第２の比較器、25……リプル検出ライン。
ブロツク図、 第２図は第１図のROMの内容の一部を原理的に示す図、 第３図は電圧ベクトルを示す図、 第４図は回転磁界ベクトルを示す図、 第５図は第１図の各部の状態を示す波形図、 第６図は第１図及び比較例の各部の波形図である。 １、２、３……電源線、４……整流回路、５……逆変換
回路、７……バイパス用コンデンサ、９……ROM、14…
…第１の比較器、16……割算器、17……電圧指令信号ラ
イン、22……第２の比較器、25……リプル検出ライン。
Claims (1)
- 【請求項１】正弦波交流電圧をリプル成分を含む直流電
圧に変換する整流回路（４）と、 前記整流回路（４）に接続されており、且つ前記整流回
路（４）から得られた電圧を複数のスイッチング素子に
よってパルス幅変調状態に断続することによって交流電
圧に変換するように形成されている逆変換回路（５）
と、 前記逆変換回路（５）に平滑された直流電圧を供給した
時に前記逆変換回路（５）から近似正弦波電圧を得るこ
とができるように前記複数のスイッチング素子を一括制
御するための有値電圧ベクトルデータと零電圧ベクトル
データとが書き込まれている第１及び第２のメモリ（M
1、M2）と、 前記整流回路（４）の出力電圧のリプル成分を検出する
リプル検出回路（25）と、 前記第１及び第２のメモリ（M1、M2）から前記有値電圧
ベクトルデータと前記零電圧ベクトルデータとを所定の
順番でそれぞれ読み出すためのアドレスカウンタ（10）
と、 前記第１のメモリ（M1）の前記有値電圧ベクトルデータ
と前記第２のメモリ（M2）の前記零電圧ベクトルデータ
とを選択的に送出するためのものであって、前記リプル
検出回路で検出されたリプル成分が大きくなるに従って
前記零電圧ベクトルデータの選択出力期間が長くなるよ
うに形成されているデータ選択制御手段（11〜16）と、 前記データ選択制御手段で選択されたデータに基づいて
前記逆変換回路（５）の前記複数のスイッチング素子を
オン・オフ駆動するための駆動回路（８）とを備えた周
波数変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62248577A JP2524771B2 (ja) | 1987-09-30 | 1987-09-30 | 周波数変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62248577A JP2524771B2 (ja) | 1987-09-30 | 1987-09-30 | 周波数変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0191667A JPH0191667A (ja) | 1989-04-11 |
| JP2524771B2 true JP2524771B2 (ja) | 1996-08-14 |
Family
ID=17180199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62248577A Expired - Lifetime JP2524771B2 (ja) | 1987-09-30 | 1987-09-30 | 周波数変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2524771B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009119321A1 (ja) | 2008-03-28 | 2009-10-01 | ダイキン工業株式会社 | 電力変換装置 |
| WO2010140650A1 (ja) | 2009-06-04 | 2010-12-09 | ダイキン工業株式会社 | 電力変換装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5713282B2 (ja) * | 2009-11-26 | 2015-05-07 | サンケン電気株式会社 | 電力変換装置 |
| WO2013046728A1 (ja) * | 2011-09-30 | 2013-04-04 | ダイキン工業株式会社 | 電力変換装置 |
| CN116351686B (zh) * | 2023-04-04 | 2024-06-25 | 重庆科技学院 | 一种可变压可变频超声清洗机发生器及控制方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285678A (ja) * | 1985-10-11 | 1987-04-20 | Toshiba Corp | インバ−タ制御回路 |
| JPS62118774A (ja) * | 1985-11-18 | 1987-05-30 | Toshiba Corp | インバ−タのパルス幅変調信号発生方式 |
-
1987
- 1987-09-30 JP JP62248577A patent/JP2524771B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009119321A1 (ja) | 2008-03-28 | 2009-10-01 | ダイキン工業株式会社 | 電力変換装置 |
| US8450961B2 (en) | 2008-03-28 | 2013-05-28 | Daikin Industries, Ltd. | Power converting apparatus |
| WO2010140650A1 (ja) | 2009-06-04 | 2010-12-09 | ダイキン工業株式会社 | 電力変換装置 |
| US9276489B2 (en) | 2009-06-04 | 2016-03-01 | Daikin Industries, Ltd. | Power converter having clamp circuit with capacitor and component for limiting current flowing into capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0191667A (ja) | 1989-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320775B1 (en) | Power conversion apparatus utilizing zero-phase power supply device that provides zero-phase sequence components | |
| CA2292827C (en) | Inverter apparatus | |
| US4354223A (en) | Step-up/step down chopper | |
| US6038152A (en) | Active rectifier utilizing a fixed switching pattern | |
| JPH0336964A (ja) | 多重インバータ装置 | |
| US4567555A (en) | Current-type GTO inverter with surge energy restoration | |
| JP3250329B2 (ja) | インバータの二相ｐｗｍ制御装置 | |
| JPH0429312B2 (ja) | ||
| JPS6148356B2 (ja) | ||
| US5282125A (en) | Power generation system with soft-start circuit | |
| JP2524771B2 (ja) | 周波数変換装置 | |
| JPS6268095A (ja) | インバ−タ装置 | |
| JP2638767B2 (ja) | 空気調和機の制御方法 | |
| JP3197594B2 (ja) | 電流形インバータのスイッチング方法 | |
| JP2022080081A (ja) | スイッチング電源装置、その制御装置及び制御方法 | |
| JP2003061394A (ja) | ４素子／６素子切り換え３相インバータ | |
| JP3263962B2 (ja) | 直流制動方式 | |
| JP2632586B2 (ja) | 蓋付容器 | |
| US4400656A (en) | Lifting device for driving a load | |
| JP2593081B2 (ja) | インバータ装置 | |
| JP3428256B2 (ja) | 誘導電動機の速度制御装置 | |
| JPH09252593A (ja) | インバータ装置 | |
| KR102675938B1 (ko) | 인버터 제어 장치 및 이의 동작 방법 | |
| JPS6159062B2 (ja) | ||
| JPS61244275A (ja) | Ｐｗｍ制御電圧形インバ−タ装置 |