JP2522901Y2 - 正特性サーミスタ - Google Patents

正特性サーミスタ

Info

Publication number
JP2522901Y2
JP2522901Y2 JP1990087750U JP8775090U JP2522901Y2 JP 2522901 Y2 JP2522901 Y2 JP 2522901Y2 JP 1990087750 U JP1990087750 U JP 1990087750U JP 8775090 U JP8775090 U JP 8775090U JP 2522901 Y2 JP2522901 Y2 JP 2522901Y2
Authority
JP
Japan
Prior art keywords
substrate
temperature coefficient
positive temperature
coefficient thermistor
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1990087750U
Other languages
English (en)
Other versions
JPH0446503U (ja
Inventor
健二 高倉
祐一 高岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1990087750U priority Critical patent/JP2522901Y2/ja
Publication of JPH0446503U publication Critical patent/JPH0446503U/ja
Application granted granted Critical
Publication of JP2522901Y2 publication Critical patent/JP2522901Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、電話局交換機の電話回線を雷等による過電
流から保護するために適用される正特性サーミスタに関
する。
従来の技術と課題 電話局交換機の電話回線を雷等による過電流から保護
するために正特性サーミスタを使用することが知られて
いる。電話回線に過電流が流れると、サーミスタを構成
する正特性サーミスタ素子が自己発熱して、素子の抵抗
値がアップする。この抵抗値のアップにより素子を流れ
る電流が減少し、過電流が抑えられて電話回線は保護さ
れる。
ところで、この正特性サーミスタには、正特性サーミ
スタ素子を絶縁性基板の表面に設けた電極パターンに半
田付け等で直に密着して支持する構造のものがある。し
かし、この構造では素子に発生した熱が絶縁性基板に奪
われるため、素子の抵抗値上昇の立ち上がりが遅く、し
かも抵抗のピーク値が低いため過電流から電話回線を充
分に保護することができなかった。
また、正特性サーミスタ素子を絶縁性基板の電極パタ
ーンに直に密着して支持すると、基板に占める素子の占
有面積が広くなり、部品を小型化する際の妨げになって
いた。
そこで、本考案の課題は、過電流に対して反応が早
く、かつ、部品の小型化に対応できる正特性サーミスタ
を提供することにある。
課題を解決するための手段と作用 以上の課題を解決するため、本考案に係る正特性サー
ミスタは、主表裏面に電極を形成した正特性サーミスタ
素子と、表面に固定抵抗体と導体線路を形成した絶縁性
基板とを備え、前記絶縁性基板の一部を切り欠いて形成
した切欠きに前記正特性サーミスタ素子を挿入し、かつ
前記切欠きに設けた突起にて、前記正特性サーミスタ素
子の厚み方向と前記絶縁性基板の厚み方向とが垂直にな
るように前記正特性サーミスタ素子を支持し、前記突起
の先端にまで延在している前記導体線路と前記正特性サ
ーミスタ素子の電極及び前記固定抵抗体とを電気的に接
続したことを特徴とする。
以上の構成の正特性サーミスタは、正特性サーミスタ
素子が絶縁性基板の切欠きに設けた突起にて素子の厚み
方向と基板の厚み方向とが垂直になるように支持される
ため、基板との接触面積が小さくなり、素子で発生した
熱が基板に奪われにくくなる。しかも、基板に占める素
子の占有面積が狭くてすむ。
実施例 以下、本考案に係る正特性サーミスタの一実施例を添
付図面を参照して説明する。
第1図、第2図及び第3図はそれぞれ正特性サーミス
タの正面図、右側面図、背面図を示す。
基板1はアルミナ等の絶縁性の材料からなり、その略
中央部に横長の切欠き1aを設けている。この切欠き1aは
上下一対の突起1b,1cを2箇所有している。突起1b,1cの
ギャップは、後述の正特性サーミスタ素子の厚みに略等
しい寸法とされている。
基板1の表裏面の下部には引出し電極3a,3bが設けら
れている。第1図に示すように、基板1の表面側におい
て、引出し電極3aは、細線化してヒューズ機能をもたせ
た部分5aを有する導体線路5に接続している。導体線路
5は分岐して突起1c,1cの先端にまで延在している。引
出し電極3bは基板1の縁に沿って設けられた導体線路6
に接続している。導体線路6は基板1表面に印刷等の手
段により形成された固定抵抗体12を介して突起1b,1bの
先端にまで延在している導体線路7,7に接続している。
一方、第3図に示すように、基板1の裏面側におい
て、引出し電極3aは分岐されてその一方は固定抵抗体13
を介して突起1c,1cの先端にまで延在している導体線路
8,8に接続している。引出し電極3aの他方は基板1の縁
に沿って設けられた導体線路9に接続している。導体線
路9は固定抵抗体14を介して突起1b,1bの先端にまで延
在している導体線路10,10に接続している。ここに、固
定抵抗体12,13,14は正特性サーミスタ素子の抵抗値のば
らつきを補償するためのものである。
正特性サーミスタ素子2は、BaTiO3等の材料からな
り、その表裏面に電極を設けたものである。この素子2
は基板1の切欠き1aに備えた突起1b,1cのギャップに、
素子2の厚み方向と基板1の厚み方向とが垂直になるよ
うに挿入され、突起1b,1cの先端が素子2の表裏面に設
けた電極に近接するように配置されている。突起1b,1c
に延在している導体線路5,7,8,10上には半田11(第2図
参照)が予め塗布されており、この半田11によって、基
板1と素子2とが固定され、基板1上の導体線路5,7,8,
10と素子2の電極とが電気的に接続されている。引出し
電極3a,3bにはリード端子15a,15bが半田付けされてい
る。
こうして得られた正特性サーミスタの過電流時間特性
のグラフを第4図に示す。実線20が本実施例で得られた
正特性サーミスタの特性曲線である。比較のため、従来
の正特性サーミスタの特性曲線を点線21で示す。素子2
と基板1との接触部分は突起1b,1cだけであるため、素
子2で発生した熱が基板1に奪われにくくなり、正特性
サーミスタを流れる過電流は従来より早い時間内に抑止
され、抑止後の電流値も従来より低くなっている。即
ち、正特性サーミスタ素子の抵抗値上昇の立ち上がりが
早く、しかも抵抗のピーク値が高いことが示されてい
る。
なお、本考案に係る正特性サーミスタは前記実施例に
限定するものではなく、その要旨の範囲内で種々に変形
することができる。
正特性サーミスタ素子の形状は任意であって、円形
板、矩形板等種々の形状のものが適用できる。但し、前
記実施例のように、矩形板の素子2の長辺が基板1の面
に平行になるように配置すれば部品の小型化の目的によ
り適したものになる。
また、基板1と素子2との固定には必ずしも半田を使
用する必要はなく、導電性接着剤を使用してもよい。但
し、半田を用いれば、基板1とリード端子15a,15bとの
半田付けの際に一括してリフロー処理できるので省工程
になる。
考案の効果 以上のように、本考案によれば、正特性サーミスタ素
子を絶縁性基板の突起で素子と基板とが垂直になるよう
に支持したため、素子で発生した熱が基板に奪われにく
くなり、過電流に対して反応が早く、かつ、反応後の過
電流抑止性能も優れた正特性サーミスタが得られる。
しかも、基板に占める素子の占有面積が狭くなり、残
りの部分を例えば固定抵抗体のサイズを大きくして許容
電力を大きくしたり、あるいは部品寸法の小型化を図っ
たりすることができる。
【図面の簡単な説明】
第1図ないし第4図は本考案に係る正特性サーミスタの
一実施例を示すもので、第1図、第2図及び第3図はそ
れぞれ正特性サーミスタの正面図、右側面図、背面図、
第4図は正特性サーミスタの過電流時間特性を示すグラ
フである。 1……基板、1a……切欠き、1b,1c……突起、2……正
特性サーミスタ素子。

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】主表裏面に電極を形成した正特性サーミス
    タ素子と、 表面に固定抵抗体と導体線路を形成した絶縁性基板とを
    備え、 前記絶縁性基板の一部を切り欠いて形成した切欠きに前
    記正特性サーミスタ素子を挿入し、かつ前記切欠きに設
    けた突起にて、前記正特性サーミスタ素子の厚み方向と
    前記絶縁性基板の厚み方向とが垂直になるように前記正
    特性サーミスタ素子を支持し、前記突起の先端にまで延
    在している前記導体線路と前記正特性サーミスタ素子の
    電極及び前記固定抵抗体とを電気的に接続したこと、 を特徴とする正特性サーミスタ。
JP1990087750U 1990-08-21 1990-08-21 正特性サーミスタ Expired - Lifetime JP2522901Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1990087750U JP2522901Y2 (ja) 1990-08-21 1990-08-21 正特性サーミスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1990087750U JP2522901Y2 (ja) 1990-08-21 1990-08-21 正特性サーミスタ

Publications (2)

Publication Number Publication Date
JPH0446503U JPH0446503U (ja) 1992-04-21
JP2522901Y2 true JP2522901Y2 (ja) 1997-01-22

Family

ID=31820391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1990087750U Expired - Lifetime JP2522901Y2 (ja) 1990-08-21 1990-08-21 正特性サーミスタ

Country Status (1)

Country Link
JP (1) JP2522901Y2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS424260Y1 (ja) * 1964-04-23 1967-03-09
JPS525783Y2 (ja) * 1971-11-29 1977-02-07
JPS5656665U (ja) * 1979-10-08 1981-05-16

Also Published As

Publication number Publication date
JPH0446503U (ja) 1992-04-21

Similar Documents

Publication Publication Date Title
JP4110967B2 (ja) 保護素子
EP0270954A1 (en) Chip-type fuse
US6304166B1 (en) Low profile mount for metal oxide varistor package and method
US6344633B1 (en) Stacked protective device lacking an insulating layer between the heating element and the low-melting element
TWI500063B (zh) 包含電阻及熔線元件之電路保護裝置
JPH0620802A (ja) バルク金属チップ抵抗器
KR20050099523A (ko) 보호 소자
JPH0760761B2 (ja) フィルム型の電力用抵抗器組立体
KR100318397B1 (ko) Ntc서미스터
JPH0917614A (ja) 通信回線保護用電子部品
JP6801974B2 (ja) 保護素子
JP2522901Y2 (ja) 正特性サーミスタ
JPH09306319A (ja) 過電圧・過電流保護装置
JP3853418B2 (ja) 過電圧・過電流保護装置
JPH08250304A (ja) 過電圧・過電流保護装置
JPH04101373U (ja) 電池パツク
JPS6110465Y2 (ja)
JPS637601A (ja) 面実装用ネツトワ−ク抵抗器
JPH09306317A (ja) 過電圧・過電流保護装置
JP3606672B2 (ja) チップ型過電流保護素子
JP2003304039A (ja) 電気回路基板
JP2556410Y2 (ja) 集合電子部品
JPH0622092B2 (ja) 基板型温度ヒューズ及びその製造方法
JPH0622093B2 (ja) 基板型温度ヒューズ・抵抗体及びその製造方法
JPH0513205A (ja) 過電流過電圧保護素子

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term