JP2521926B2

JP2521926B2 - Ｐｐｍ復調回路

Info

Publication number: JP2521926B2
Application number: JP61245860A
Authority: JP
Inventors: 基夫清水
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1986-10-15
Filing date: 1986-10-15
Publication date: 1996-08-07
Anticipated expiration: 2011-08-07
Also published as: JPS6399621A

Description

【発明の詳細な説明】〔技術分野〕本発明はパルス位置変調方式を用いた光通信方式に於
ける受信装置の復調回路の改良に関する。

〔従来の技術〕

従来、広帯域の光通信システムの送信側では入力２値
パルス符号によって直接光強度を変調して送信し、受信
側でこれを電気パルスに変換し、波形成形、タイミング
再生を行なって当初の２値パルス符号と等価な信号を得
る構成とするものが多い。また、近年受信感度向上の
為、入力２値パルス符号によって送信光信号の光の位相
や周波数を変調し、これを送信信号として伝送路へ送出
し、受信側でレーザ発振光を発生する局部光発振器から
の光と伝送路からの光信号とを混合して信号検出を行う
ヘテロダイン又はホモダイン方式を使用した光通信方式
の開発も行われている。

こうしたデジタル光通信方式に於て、ｎビットからな
る２進符号をｍ個（ｍ≧2ⁿ）のタイムスロットのうちの
１タイムスロットに割当てたパルス信号として伝送する
パルス位置変調（以下PPMと略す）方式は、伝送路の所
要帯域幅が大きくなる欠点があるものの、２値符号１ビ
ット当りの所要受信電力を低くすることができること
が、例えば、1983年４月発行のIEEEトランザクション・
オン・コミュニケーションズ（Transaction on Communi
cations）,COM−31巻，第４号，第518〜528所載のイア
ン・ガレットによる論文「直接又はヘテロダイン検波に
よる光ファイバ伝送のためのパルス位置変調（Pulse Po
sition Modulation fo Transmission over Optical Fib
ers with Direct or Heterodyne Detection）」によっ
て知られている。但し、ここでPPM方式による受信電力
低減効果が著しい場合はタイムスロット数ｍ＝８〜32程
度であることも報告されている。

２値信号とPPM信号の関係を第３図（ａ），（ｂ）に
示す。簡単のためにｎ＝2,m＝４の場合を例としてい
る。この場合、（ａ）の２値信号２ビットを、１ブロッ
クとして（ｂ）のように４タイムスロットのPPM信号に
変換している。変換側は１対１の対応があれば任意にと
ることが可能であるが、図の例では２値の２ビットを0.
〜.3としたときの値をPPMのタイムスロットの番号に割
当てている。

この様な信号を受信側で検出する場合の信号波形につ
いて第４図（ａ），（ｂ）を参照して説明する。第４図
（ａ），（ｂ）で横軸は時間を示し数字１〜４はタイム
スロットの区分を示しており、縦軸は信号電圧である。
（ａ）は受信信号電力が高く十分なSN比を有する場合を
示し電圧比較回路でパルス波高を基準電圧Vrefと比較す
れば、直ちにPPMパルスを得ることができる。

一方、（ｂ）の様に受信信号電力が低くSN比の十分で
ない場合、単純に基準電圧Vrefと比較すれば２個以上の
PPMパルスが発生したり、パルスが消失したりする伝送
信号誤りが発生する。

しかし、信号の検出方法として各タイムスロットにつ
いて、レベルを検出し、これらの中から最大のタイムス
ロットの値を１とし他を０とすれば、前述の固定の基準
電圧と比較する方式の場合より低い受信信号電力、従っ
て高感度の受信が可能である。

その例として1984年10月発行のIEEEトランザクション
・オン・コミュニケーションズ（Transaction on Commu
nications）、第COM−32巻、第10号、第1140から1143頁
所載の論文「APDベースの受信器を使用したときの光通
信におけるOOKと低次PPM変調の動作（Performance of O
OK and Low−Order PPM Modulations in Optical Commu
nications When Using APD−Based Receivers）」があ
り、第５図（ａ），（ｂ）に示すPPM信号の復調回路が
示されている。本例は４値PPMの場合を例としたもの
で、第４図（ａ），（ｂ）に示すようにパルス位置変調
されている入力信号は信号分岐回路60で分割され、それ
ぞれ０〜３タイムスロット分に相当する遅延時間ｒ＝０
〜ｒ＝３を有する遅延回路61a〜61dを経た後、６個の電
圧比較回路62〜67によって電圧が相互に比較される。そ
の出力をそれぞれ〜としたとき、第５図（ｂ）のゲ
ート回路を用いれば、４値PPM信号は第３図（ａ）に示
すような２進２ビットの信号として図中の“高BIT",
“低BIT"の端子から得ることができる。この回路ではタ
イムスロットに対応する時間軸上の制御を行うタイミン
グ回路系は省略されている。

〔本発明が解決しようとする問題点〕

しかし、第５図（ａ），（ｂ）の回路の実現性を考え
た場合、電圧比較回路が６個あることによる複雑性と、
４個の遅延回路の出力信号の同等性の保証とが問題とな
る。特に光通信では通常数十Mb/s以上の高速通信を行う
ことから各回路の特性の均一性の維持に大きな問題が発
生する。さらに、前述の様にPPM方式におけるビット当
りの受信電力の低減の効果はタイムスロット数ｍ＝８以
上の場合に特に効果があるが、この場合、遅延回路は８
個，電圧比較回路は28個必要となり、さらに第５図
（ｂ）のPPM→２値の変換回路も著しく複雑となる。各
回路の特性の均一性，回路規模増大による回路内遅延時
間の補正，信号の速度等を考察すれば、ごく低速度の通
信の場合を除いて第５図（ａ），（ｂ）の様な遅延回路
を用いた方式は実用性が極めて低いことは容易に理解で
きる。

本発明はこの様な方式の欠点を除き、比較的単純な回
路によりPPM方式の復調を行うPPM復調回路を提供するこ
とにある。

〔問題点を解決するための手段〕

本発明によれば、ｎ個のタイムスロットのうちの一つ
のタイムスロットにパルスを挿入することによって２進
符号をパルス位置変調した信号を受信する通信装置の復
調回路において、受信信号をサンプリングし信号レベル
を検出するレベルサンプリング手段と、信号レベルを順
次記憶する複数のレベルレジスタ手段と、レベルレジス
タ手段の内容を比較するレベル比較手段と、レベル比較
手段の出力信号に基づき、レベルサンプリング手段とレ
ベルレジスタ手段の一部又はすべての動作を制御する制
御回路手段と、レベル比較手段の出力信号に基づきパル
ス位置のタイムスロットを検出し２進符号を再生する信
号再生回路手段とを有する復調回路が得られる。

〔実施例〕

次に本発明の実施例を図面を参照して説明する。

第１図は本発明の第１の実施例の基本的回路を示すブ
ロック図である。図において、受信光信号は光電気（O/
E）変換手段７で電気信号に変換され、電圧変化を伴っ
た電気信号がレベルサンプリング手段１へ出力される。
ここでO/E変換手段７は直接検波方式の場合は光検出器
と増幅回路からなり、ヘテロダインやホモダイン方式の
場合にはその他に局部光発振器や光結合器等も含まれた
ものとなるが、この部分は周知であり本発明の主旨とは
直接関係ないので詳細な説明を省略する。

レベルサンプリング手段１では、PPMの最初のタイム
スロットで１回のサンプリングを行い、そのレベルを第
１のレベルレジスタ手段２へ出力する。次に第２のタイ
ムスロットではレベルレジスタ手段２の信号は第２のレ
ベルレジスタ手段３へ送られると同時にその第２のタイ
ムスロットの入力信号はレベルサンプリング手段１でサ
ンプリングされ第１のレベルレジスタ手段２へ送られ
る。ここで第1,第２のレベルレジスタ手段の出力をレベ
ル比較手段４によって比較する。

次の第３番目のタイムスロットではレベルサンプリン
グ手段１は再び入力信号をサンプリングし、第１のレベ
ルレジスタ手段２に出力する。一方、第２のレベルレジ
スタ手段３については、２番目のタイムスロット時のレ
ベル比較手段４の比較結果として第１のレベルレジスタ
２の出力の方が第２のレベルレジスタの出力より大きい
場合、第１のレベルレジスタの信号を第２のレベルレジ
スタへ移し、逆の場合は、この転送を行わない様に制御
回路５によって制御される。この結果、この第３番目の
タイムスロットでは、第１番目と第２番目のタイムスロ
ットの信号の大小を比較した結果の大きいものと第３番
目のタイムスロットの信号との大小を比較することがで
きる。

以下同様に次のタイムスロットについても同じ処理を
することができる。ただし、PPMのタイムスロット数を
ｍとしたとき、第ｍ＋１番目のタイムスロットの信号の
レベルが第１のレベルレジスタ２から出力されると、第
２のレベルレジスタ３はそのレベルを代わりに保持す
る。

以上の手順によれば、ｍ個のタイムスロットをもつPP
M信号の場合、ｍ−１個のシーケンシャルな電圧比較デ
ータが得られるが、そのパターンは入力PPM信号に対し
て一意的に定まるため、単純な論理回路からなる信号再
生回路手段６でパルス位置変調信号もしくは二値符号を
再生することは容易である。たとえば第３図（ｂ）に示
すようにパルス位置変調されたPPM信号が受信されたと
し、PPM信号の４タイムスロットのうちの第２タイムス
ロットにピークがある場合を考えると、第２のレベルレ
ジスタ３は第２タイムスロットの信号レベルを第3,第４
タイムスロットの信号の入力時にも保持し続けるので、
レベル比較器４の出力は第１のレベルレジスタ２から第
２〜第４タイムスロットの信号が供給される時と同じに
なる。したがって信号再生回路手段６ではレベル比較回
路４の出力が一定になったときの最初のタイムスロット
を検出すれば、その位置が受信したPPM信号の“1"のタ
イムスロットとなる。

第３図（ｂ）に示すような４つのタイムスロット以外
に、もっと多くタイムスロットの１つに“1"のパルスを
割当てたPPM変調の場合、回線の雑音等の影響によって
受信PPM信号にピークが２タイムスロット以上存在する
場合がある。しかし、第１図では、あるタイムスロット
とその前のタイムスロットの信号レベルの大小を比較
し、大きい方を第２のレベルレジスタ３に保持するの
で、通常、パルス位置変調された“1"の信号のピークレ
ベルより小さい雑音のピークレベルは、第２のレベルレ
ジスタ３に保持されつづけることはなく、このことから
レベル比較器４の出力がある一定のレベルに落ちついた
場合を信号発生回路手段６で検出すれば、PPM信号のタ
イムスロットが検出できる。

本実施例は雑音の影響を受けにくいことの他に、PPM
のタイムスロット数ｍの値が増えても回路規模が増大す
ることがなく、またレベル比較回路は１個なので特性の
均一性を配慮する必要がないという効果がある。

なお、以上の説明では省略したが、これらの動作は伝
送された信号の基本クロック周波数に基づいて再構成さ
れるPPMクロック信号のタイミングに即したものとして
実施される。このタイミング制御はタイミング回路手段
８によって行われるが、この具体的動作はデジタル通信
機器としては極めて一般的なものなので、詳細な説明は
省略する。

さて、本発明の実施例の具体的ハードウェアの構成と
しては、レベル比較をアナログ的な電圧比較器によって
行う方法、デジタル的にレベル比較を行う方法とがあ
る。また、レベルレジスタ手段として、アナログ的な方
法を用いてレベルを保持する方式および入力信号をA/D
変換した上でレベルをデジタル値として保持する方法が
あり、実際の構成はこれらを組合せたものとすることが
できる。

例えばアナログ的なレベルレジスタとしては、一般的
なサンプル・ホールド回路や電荷結合素子（CCD）の様
な回路を用いることができる。サンプルホールド回路を
用いた場合は、入力段のレベルサンプリング手段１と第
１のレベルレジスタ手段とを合せたものとして実現でき
る。

第１図の実施例をより具体的に構成した例として、デ
ジタル的なレベルレジスタを用いた例について第２図を
参照して説明する。

図において、光信号から電気信号を得るO/E変換手段
７は光検出器（DET）7aと増幅器（AMP）7bからなる直接
検波型の構成である。本例でレベルサンプリング手段11
は高速のA/D変換器であり、ここで各タイムスロットに
於ける入力信号レベルをサンプリングしデジタル値に変
換する。第1,第２のレベルレジスタ手段12,13はそれぞ
れキャリー信号を含むA/D変換器出力に対応したビット
数の並列のフリップフロップで構成することができる。
A/D変換出力をシリアル化し、レベルレジスタの構成を
シリアル化とすることも可能であるが、信号速度が高速
化するので通常は並列とした方が有利である。

次に２つのレベルレジスタ手段の内容をレベル比較手段
14で比較する。この場合、レベル比較手段14はいわゆる
デジタルコンパレータ回路で容易に実現可能である。な
お、原理的には、各レベルレジスタ手段12,13の出力を
再度D/A変換手段（図示せず）を介してアナログ型のコ
ンパレータ回路で比較する方法も可能である。制御回路
15は３番目のタイムスロット以降はレベル比較手段14の
出力に応じて第２のレベルレジスタ手段13の入力を制御
し、第１のレベルレジスタ手段12のレベルより第２のレ
ベルレジスタ手段13のレベルが小であれば、第１のレベ
ルレジスタ手段12からの信号を受入れて第２のレベルレ
ジスタ手段13の内容を書替え、逆に大であれば、入力を
閉じてそれまでのデータを保持する様に動作する。信号
再生回路手段６とタイミング回路手段８はそれぞれ第１
図の回路６と８として説明したものと同じ機能を有し、
タイミング回路８はクロック抽出回路8aと再生クロック
に応じタイイングを制御するタイミング制御回路8bから
成る。

なお、個々のハードウェアの構成によっては、A/D変
換回路11とフリップフロップ12は一体として例えばフラ
ッシュ型A/D変換回路とラッチ型レジスタ回路の組合せ
の様に第１図のレベルサンプリング手段１と第１のレベ
ルレジスタ手段２の機構を果す形となる構成も考えられ
るが、これも本発明の主旨の範囲内である。

第６図は本発明の別の実施例を示すブロック図であ
る。図において、第１図のものとの差異は第１及び第２
のレベルレジスタ手段32,33が並列に配置され、制御手
段35が第1,第２のレベルレジスタ手段の内容の比較する
レベル比較手段34の出力に基づき、第１又は第２のレベ
ルレジスタ手段32,33のいずれかの内容を書替える様な
構成となっているところにあり、その他の考え方は第１
図のものと同一である。たとえばPPMの最初のタイムス
ロットでサンプリングを行い、そのレベルをレベルレジ
スタ手段32へ出力する。次の第２のタイムスロットの信
号のサンプリングされたレベルは、レベルレジスタ手段
33へ供給される。レベルレジスタ手段33の出力レベルの
方が大きいとレベル比較手段34で判定された場合、制御
回路35は次の第３のタイムスロットの信号のサンプリン
グされたレベルをレベルレジスタ手段32に記憶させ、ま
た、レベルレジスタ手段32の出力の方が大きい場合、制
御回路35はレベルレジスタ手段32の内容をそのまま保持
し、レベルレジスタ手段33に第３のタイムスロットのレ
ベルを格納させる。したがって、あるタイムスロットで
ピークレベルが発生すると、レベルレジスタ手段の一方
がそのレベルを保持することになる。第７図は第２図の
ものと同様なハードウェアにより第６図の構成を具体化
した図であって、レベルサンプリング手段31としてA/D
変換回路を、レベルレジスタ手段32,33として並列のフ
リップフロップ回路を用いている。

第８図は本発明の別の実施例を示すブロック図であ
る。この場合、レベルサンプリング手段41とレベルレジ
スタ手段42を並列接続した２系統に分割した回路で構成
している。この構成は、各々の系統についてレベルサン
プリング手段41,42あるいはレベルレジスタ手段43,44の
伝搬遅延時間等に起因する処理速度の制約を一定とすれ
ば、全体として処理時間の制約を約1/2に軽減すること
ができ、伝送信号速度をおよそ２倍に向上することがで
きる。

この場合、制御回路46の動作は、レベルレジスタ手段あ
るいはレベルサンプリング手段もしくはこれらの一系統
分を第６図と同じ考え方に従って制御する。レベルサン
プリング手段，レベルレジスタ手段は第６図と同様A/D
変換回路，フリップフロップ回路等で実現可能である。

第９図は、第８図の構成に従って全アナログ回路を使
用して構成した実施例で、２組の並列なサンプルホール
ド回路41′,42′とアナログのレベル比較回路45を用い
ている。サンプルホールド回路41′,42′はサンプリン
グ回路とレベルホールド回路とからなり、それぞれ第８
図のレベルサンプル手段41及びレベルレジスタ手段43
と、レベルサンプル手段42及びレベルシフト手段44に対
応するものである。サンプルホールド制御回路46は通常
サンプルホールド回路のサンプリング動作を制御する形
式となる。

伝送速度をさらに向上させようとする場合、回路の動
作速度がサンプリング手段よりもレベルレジスタ手段で
制約されるのであるとすれば、レベルレジスタ手段を第
10図のようにレベルサンプル手段51の出力側に第１のレ
ベルレジスタ手段53と第２のレベルレジスタ手段54とを
縦続接続し、またレベルサンプル手段52の出力側に第1,
第２のレベルレジスタ手段55,56を縦続接続することに
よって速度を高めることができる。但し、この例の場合
レベル比較回路57は４つのデータを同時又は逐次に相互
比較する必要があり、複雑な構成となる。

〔発明の効果〕

以上に述べた様に、本発明によればPPM方式による伝
送信号の各タイムスロット間のレベルの相互比較を容易
に実施することができ、光通信方式の高感度化を効果的
に実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例をより具体的に示したブロック図、第３
図（ａ），（ｂ）は２値信号とPPM信号の関係を示す
図、第４図（ａ），（ｂ）はPPM受信信号を示す波形
図、第５図（ａ），（ｂ）は従来のPPM復調回路を示す
ブロック図、第６図は本発明の別の実施例を示すブロッ
ク図、第７図は第６図の実施例をより具体的に示したブ
ロック図、第８図は本発明のさらに別の一実施例を示す
ブロック図、第９図は第８図の実施例にアナログ型の回
路素子を用いた構成を示すブロック図、第10図は伝送速
度の高速化を行う場合の別の一実施例を示すブロック図
である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｌ 25/49

Claims

(57)【特許請求の範囲】

【請求項１】ｎビットからなる２進符号が表す数に対応
してｍ（ｍ≧2ⁿ）個のタイムスロットの１つに１パルス
を割り当てることによってパルス位置変調された受信信
号を復調するPPM復調回路において、前記受信信号の各タイムスロットにおける入力信号レベ
ルをサンプリングするレベルサンプリング手段と、前記レベルサンプリング手段の出力に接続された前記入
力信号レベルを記憶する第１のレベルレジスタ手段と、前記第１のレベルレジスタ手段の出力に接続し前記第１
のレベルレジスタ手段の内容を記憶し、制御信号に基づ
きその動作を停止する第２のレベルレジスタ手段と、前記第１、第２のレベルレジスタ手段の出力を入力し各
々のレベルの大小を比較するレベル比較手段と、前記レベル比較手段の出力信号を入力し、前記第１のレ
ベルレジスタの出力が前記第２のレベルレジスタの出力
よりも大きい場合に第１のレベルレジスタの信号を第２
のレベルレジスタに転送し、逆の場合に前記転送を行わ
ないよう前記制御信号を出力する制御手段と、前記レベル比較手段の出力信号に基づきパルス位置のタ
イムスロットを検出し二進符号を再生する信号再生回路
手段と、を有することを特徴とするPPM復調回路。
【請求項２】前記レベルサンプリング手段は、A/D変換
器を用い前記入力信号をサンプリングしディジタル値に
変換し、前記第１、第２のレベルレジスタ手段は、前記
A/D変換器の出力に対応したビット数の並列のフリップ
フロップで構成されることを特徴とする請求項１記載の
PPM復調回路。
【請求項３】前記レベルサンプリング手段、前記第１、
第２のレベルレジスタ手段で構成される回路を複数並列
に接続したことを特徴とする請求項１記載のPPM復調回
路。