JP2518621B2

JP2518621B2 - 論理演算方法

Info

Publication number: JP2518621B2
Application number: JP61191852A
Authority: JP
Inventors: 憲司中村; 文隆簡; 雅典竹之内; 直司早川; 勇下田; 昌彦奥貫
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1986-08-15
Filing date: 1986-08-15
Publication date: 1996-07-24
Anticipated expiration: 2011-07-24
Also published as: JPS6348011A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、固体電子線発生素子を含んだ平面上に二次
元配列された情報列に含まれる２つ以上の情報の間の演
算を二次元的に並列に行う論理演算方法に関するもので
ある。

［従来の技術］従来、電子ビームを用いた記憶装置として、例えば
（G.W.Ellis他,Applied Physics Letters,Vol.24,No.9,
1974,419頁）などによりエレクトロンビームアドレスド
MOSと称されるものが知られている。これは、MOS（Meta
l Oxide Semiconductor）構造のキャパシタに、書き込
み電子線を入射させて絶縁層に正孔を蓄積させ、蓄積さ
せた正孔の一部を読み出し電子線により消失させること
によって情報を読み出すものである。

このような情報の読み出しにおいては情報が一部分破
壊されるため、そのままでは多数回の読み出しが不可能
である。従って、多数回の読み出しを行うためには再書
き込みを要するため、必要な情報を入手するには長い時
間がかかり、また長時間の放置により情報が消失すると
いった欠点もある。更に、これらの電子線を用いたメモ
リユニット間で論理和、論理積などの論理演算を行う場
合に、情報を順次に読み出して半導体回路などで構成さ
れた論理演算装置に入力し、その結果を再び順次にメモ
リユニットに書き込むといった繁雑な方法が必要であ
り、非常に長い演算時間を要する。

他方、近年研究或いは実用化されている画像処理の分
野においては、近傍画素間の同一演算を全画素に渡って
行う処理が多い。従来では、このような演算は論理演算
を行う場合と同様に、画素ごとに画像メモリから読み出
して演算し、再び画像メモリに書きこむという動作を時
系列的に行っているため演算に長い時間を要し、並列的
にかつ高速で近傍画素間の演算を全画素に渡って行える
ような演算装置が要求されている。

［発明の目的］本発明の目的は、電子線を利用するメモリユニットに
おいて、論理和及び論理積演算を選択して実行すること
により、論理演算を並列的にかつ高速に行うことが可能
な論理演算方法を提供することにある。

［発明の概要］上述の目的を達成するための本発明の要旨は、電子線
源と電子線検出手段と該電子線検出手段の信号により前
記電子線源を駆動する駆動手段とを１単位とする単位を
有する第１、第２の２つのメモリユニットを用いて論理
演算を行う方法であって、前記第１のメモリユニットの
少なくとも２つの電子線源から、順次に電子線を前記第
２のメモリユニットの１つの電子線検出手段に入射さ
せ、前記電子線検出手段に蓄積された電荷量に基づいて
演算を行うことを特徴とする論理演算方法である。

［発明の実施例］本発明を図示の実施例に基づいて詳細に説明する。

第１図はその概略構成図であり、電子線検出手段Ｄと
駆動手段Ｔと電子線源Ｅとから成る単位Ｕが、複数個配
されているメモリユニットMU1とMU2とが対向して設置さ
れている。なお、第１図（ａ）、（ｂ）においては説明
の簡略化のため、メモリユニットMU1とMU2とは、単位U1
11、U121、U211、U221、U311、U321及び単位U112、U12
2、U212、U222、U312、U322から成る３行２列のマトリ
クスとして表示されているが、それぞれの単位Ｕはエピ
タキシャル成長、リソグラフィ等の半導体技術で形成す
ることができるので、非常に高密度に形成することが可
能となる。メモリユニットMU1の上部にはシフトレジス
タSR1が、下部にはシフトレジスタSR2が配置されてお
り、メモリユニットMU1とMU2との間には電源VAが設けら
れている。また、メモリユニットMU1とMU2との上方には
電磁界発生手段としての偏向電極SE1が配置されてお
り、メモリユニットMU1とMU2との下方には偏向電極SE2
が配置されている。そして、偏向電極SE1と偏向電極SE2
の間には電源VRVを介してスイッチRV、電源VFWを介して
スイッチFW、電源を有さないスイッチHLが設置されてい
る。

ここで、メモリユニットMU1及びMU2に配置されている
単位U111〜U322について第２図及び第３図により説明す
る。第２図は１単位Ｕの断面図を示しており、単位Ｕは
pn接合から成る電子線検出手段Ｄと駆動手段Ｔと電子線
源Ｅとから成り、ｐ型半導体で形成された基板SSの表面
に絶縁層INSが形成され、絶縁層INSの上部には各種電極
が取り付けられている。基板SS中に裏側からnpn接合さ
れて形成された電子線検出手段Ｄには、基準電圧を与え
る電極DN、正バイアスを与える電極DI、逆バイアスを与
える電極DPが取り付けられている。また、基板SSには絶
縁層INSの開口部を介して加速電極GNDが取り付けられて
いる。電子線検出手段Ｄの横には基板SS中に裏側からnp
⁺n⁺接合されて形成された駆動手段Ｔが配置されてお
り、この駆動手段Ｔには電極TB、TE、TCが取り付けられ
ている。更に駆動手段Ｔに横には、基板SS中に裏側から
np⁺pn⁺接合されて形成された電子線源Ｅが配置されてい
る。電子線源Ｅとしてはこの第２図に示すような、例え
ば特公昭54−30274号、特開昭54−111272号、特開昭56
−15529号、特開昭57−38528号公報等に開示されている
固体電子線源が好ましい一例である。この電子線源Ｅ
は、電極ENを電極EPに対し正電位つまり逆方向バイアス
を印加することによりアバランシェ効果により電子を発
生させ、正の電圧を印加することによりその開口部から
電子を真空中に引き出す引き出し電極EGが設けられてい
る。また、このようなpn接合を利用した固体電子線源と
して、順方向バイアスにより動作させるネガティブワー
クファンクション形のもの、その他の所謂電界放出形、
熱電子放出形のものなどが使用できる。

第３図は上述の各素子を駆動するためのブロック回路
図である。電子線検出手段Ｄの電極DIにはスイッチSW
I、電極DNにはスイッチSWN、電極DPにはスイッチSWPが
接続され、電子線検出手段Ｄに電子線EBを入射する書き
込みモードをＷモード、電子線源Ｅから電子線EBを出射
する読み出しモードをＲモードとしたとき、スイッチSW
I、スイッチSWPには書き込み端子Ｗ及び読み出し端子Ｒ
がそれぞれ対向して設けられており、スイッチSWIに対
応した端子Ｗには電圧VWが、端子Ｒには電圧VRが印加さ
れるようになっている。そして、スイッチSWNに対応し
た端子Ｗは接地電極GNDに接続され、端子Ｒは開放され
ている。スイッチSWPに対応した端子Ｗには負電位VBが
印加され、端子Ｒには入力端子INにより外部の情報が入
力されるようになっている。駆動手段Ｔにおける電極TB
は電極DPと接続されており、スイッチSWPにより端子Ｗ
又は端子Ｒと接続されるようになっている。また、駆動
手段Ｔの電極TCには電流源ICが接続されており、電極TE
は電子線源Ｅの電極ENと接続され、電極TE、ENから出力
端子OUTにより情報を外に取り出すことができるように
なっている。引き出し電極EGは可変抵抗RVを介して電源
VGと接続されており、電極EPは接地電極GNDと接続され
ている。

先ず、Ｗモード時について考えてみると、スイッチSW
I、SWN、SWPはそれぞれ端子Ｗ側に接続されているの
で、電子線検出手段Ｄにおいて電極DNを基準電圧として
電極DIに正の電圧VWがバイアスとして印加され、電極DP
に逆バイアス電圧VBが印加されることになる。また、電
極DN、DP間は逆バイアスのために電流は流れない。

ここで、電子線EBは電極DIを透過し絶縁層INS内で電
子・正孔対を生ずる。この電子・正孔対のうち正孔が絶
縁層INSとｎ層の界面に近い絶縁層INS内に蓄積される。
この正孔として蓄積された電荷は、電子線EBの照射がな
いときでも比較的安定に保存される。このとき、駆動手
段Ｔにおいては電極TBにもスイッチSWPを介して電極DP
と同様に、逆バイアス電圧VBが印加されているためカッ
トオフ状態であり電子線源Ｅも動作しない。

一方、Ｒモード時においてはスイッチSWI、SWN、SWP
はそれぞれ端子Ｒ側に接続されている。このとき、電子
線検出手段Ｄの状態を検知する方法としては、逆方向電
圧を電極DI、DP間に与えたときのブレークダウン電圧が
絶縁層INSに蓄積された電荷の有無に応じて異なる現象
を利用することが好ましい一方法である。即ち、電極DI
に書き込み時よりも更に高い正の電圧で、かつ絶縁層IN
Sに電荷が蓄積されていないときにはブレークダウンせ
ずに、絶縁層INSに電荷が或る閾値以上に蓄積されてい
るときには、ブレークダウンして電流が流れるような電
圧VRを与えることにより読み出しが行われる。このよう
なブレークダウン効果を利用することにより、高感度の
電子線検出手段Ｄを得ることができる。

先ず、電子線検出手段Ｄがブレークダウンした場合を
考えると、電極DIからDPへ電流が流れることになる。こ
の電流により、電極TBからTEへ順方向に電流が流し込ま
れるため駆動手段Ｔはオン状態となり、電子線源Ｅが駆
動手段Ｔにより駆動される。このとき、電子線源Ｅから
放出される電子線EBの電流量は電子線源Ｅと電源VGとの
間に挿入された可変抵抗RVにより制御することが可能で
ある。電子線検出手段Ｄがブレークダウンしない場合
は、電極DIから電極DPの方向へ電流が流れず駆動手段Ｔ
がオフ状態のままとなり、その結果電子線源Ｅから電子
線EBは出射されないことになる。

なお、読み出し時に電子線検出手段Ｄに蓄積されてい
る電荷の殆ど全てを、外部に放出する条件で使用する完
全破壊読み出しのRDモードと、蓄積されている電圧の一
部のみを読み出し、閾値以上の電荷量を残す部分破壊読
み出しのRNモードが設定できる。このRDモードとRNモー
ドとの選択は、例えばRDモードにおいては蓄積電荷が放
出されるために十分な時間で読み出し、RNモードではそ
れに比較して短い時間で読み出す等の手段により容易に
達成できる。また、第２図においてＲモード時には出力
端子OUTから情報の有無を電気的に読み出すことがで
き、入力端子INに強制的に電圧を印加することにより情
報を書き込むことができる。

上述した単位Ｕを配置したメモリユニットMUを用いた
実施例の動作を再び第１図を用いて説明する。第１図に
おいて、シフトレジスタSR1、SR2は外部に対し情報を入
出力するためのものであり、これは半導体基板上に通常
の電気回路により形成することができる。第１図の場合
に、シフトレジスタSR1は単位U111、U121の入力端子IN
に情報を書き込み、シフトレジスタSR2は単位U311、U32
1の出力端子OUTから情報を読み出すためのものである。

第１図（ａ）にはメモリユニットMU1に記憶された情
報に応じ、メモリユニットMU1からMU2へ情報が転送され
る様子が示されている。即ち、例えばメモリユニットMU
1の電子線源E111、E121、E221、E311から出射した電子
線EBが、メモリユニットMU2の電子線検出手段D112、D12
2、D222、D312に入射することにより、情報がメモリユ
ニットMU1からMU2に転送されることになる。このとき、
メモリユニットMU1は部分破壊読み出しのRNモード、メ
モリユニットMU2はＷモードに設定されており、接地電
極GND2はGND1に対し電源VAの加速電圧で印加され、加速
電極として作用している。そのため、メモリユニットMU
1からMU2の方向へ加速電界が形成されることになる。ま
た第１図（ａ）の場合には、電磁界発生手段としての偏
向電極SE1とSE2間の電位差が０に設定されているので、
電子線EBは偏向されないことになる。

次に、第１図（ｂ）に示すように偏向電極SE1とSE2の
間に適当な値の電圧VFWを印加すると電子線EBは偏向さ
れ、電子線源E111、E121、E221から出射した電子線EB
は、電圧VFWの大きさに応じてそれぞれ電子線検出手段D
212、D222、D322に入射することになる。

このようにして、電子線検出手段Ｄは入射した電子線
EBの電流量に応じた量の電荷を絶縁層INSに蓄積する。
従って、第１図（ａ）、（ｂ）の動作後に、メモリユニ
ットMU2の各単位ＵにはメモリユニットMU1の２つの単位
の情報が重畳して電荷の形で蓄積される。例えば、電子
線検出手段D222には電子線源E221とE121の両方から電子
線EBが順次に入射し、電子線検出手段D212には電子線源
E111のみから電子線EBが入射するので、電子線検出手段
D222には電子線検出手段D212の２倍の電荷が蓄積され
る。

一方、前述したように電子線検出手段Ｄの読み出し時
には、蓄積された電荷量に閾値が存在し、閾値以上でな
いと読み出すことができない。この閾値を利用して、メ
モリユニットMU2の各単位Ｕにおいて、メモリユニットM
U1の２つの単位Ｕの情報の論理和、論理積を行うことが
できる。

第４図は閾値と蓄積された電荷量及び論理和、論理積
の関係を示す説明図である。第４図において、QTHは閾
値電荷量、Qor、Qandはそれぞれ論理和及び論理積動作
を行うときにメモリユニットMU1の１つの単位Ｕから入
射した電子線EBによって誘起される電荷量である。Ｉ、
II、IIIはそれぞれメモリユニットMU1の２つの単位Ｕの
うち何れからも電子線EBが入射しない場合、片方からの
み電子線EBが入射する場合、及び両方から電子線EBが入
射する場合を示している。

この第４図から明らかなように、メモリユニットMU1
の１つの単位Ｕから電子線検出手段Ｄに入射する電子線
EBの電流量又は電子線EBにより誘起される電荷量を好適
に制御することにより、論理和又は論理積演算を選択し
て動作させることが可能である。電子線検出手段Ｄに入
射する電子線EBの電流量を制御するには、メモリユニッ
トMU1のそれぞれの単位Ｕに属する電子線源Ｅから出射
する電子線EBの電流量を制御すればよく、このためには
上述したように第３図に示す可変抵抗RVを変化すればよ
い。

このような電子線検出手段Ｄに入射する電子線EBの電
流量或いは入射電子線EBによって、電子線検出手段Ｄに
誘起される電荷量を制御する方式は他にも種々考えるこ
とができる。先ず、電流量を制御するにはメモリユニッ
トMU1の各単位Ｕの電子線源Ｅに、焦点を変えることが
可能な電子線収束手段を設け、これによりメモリユニッ
トMU2の電子線検出手段Ｄに入射する電子線EBの電流量
を制御することによっても可能である。即ち、電子線収
束手段により電子線検出手段Ｄの入射面上に電子線EBを
収束すれば、電子線検出手段Ｄに入射する電子線EBの電
流量は多くなり、また電子線検出手段Ｄの入射面上でこ
の入射面の面積よりも電子線EBの断面積が大きくなるよ
うに収束状態を緩くすれば、検出手段Ｄに入射する電子
線EBの電流量が少なくなる。このことを利用することに
より、電子線検出手段Ｄに入射する電子線EBの電流量を
制御することができ、このような手段を用いれば第３図
の可変抵抗RVは不要となる。

また、入射電子線によって誘起される電荷量を制御す
るには、「宇野・川上他、“電子透過記録管”テレビジ
ョン、第23巻、第９号（1969）」に記述されているよう
に、加速電圧による金属膜の電子線透過率の変化を用い
ることもできる。つまり、第２図の電子線検出手段Ｄに
おいて電子線EBの入射面に形成された金属膜電極DIの膜
厚を好適に選定し、また第１図の実施例における加速電
圧VAを変化することにより、論理和及び論理積演算を選
択して行わせることができ、このときも第３図の可変抵
抗RVは不要となる。

これらの方法により、メモリユニットMU2の電子線検
出手段Ｄに入射した電子線EBに対応して、メモリユニッ
トMU1上に配列された情報の論理和又は論理積を選択し
て二次元列に演算を行うことができる。

なお、上述の説明は第１図の実施例について行った
が、第１図以外にも様々な変形が考えられる。即ち、実
施例では電子線検出手段Ｄの出力に対する蓄積電荷量の
閾値を固定として、蓄積電荷量を変化させることにより
論理和と論理積演算を選択して動作させたが、入射する
電子線の電流量及びそれによって誘起される電荷量を固
定とし、閾値を変化させることによって論理和、論理積
演算を選択することも可能である。この場合は第２図に
示した駆動回路Ｔに、同様の半導体技術を用いた外部か
らの電気的な制御により、閾値を変化できるような弁別
回路を付加すればよい。

また、第１図、第４図ではメモリユニットMU1の２つ
の単位U221、U121から電子線が出射し、メモリユニット
MU2の１つの単位U222に順次に入射して論理演算を行う
場合を述べたが、メモリユニットMU1の３つ以上の単位
Ｕから出射した電子線EBが、メモリユニットMU2の１つ
の単位Ｕに順次に入射する構成とし、第４図の閾値を好
適に設定することによって、多入力１出力の論理演算が
可能である。更に、メモリユニットMU1の１つの単位Ｕ
から完全破壊読み出しのRDモードによって出射した電子
線EBが、メモリユニットMU2の１つの単位Ｕに偏向して
到達するような動作を行えば、本実施例による論理演算
装置はシフトレジスタとして使用することができる。

第１図に示したシフトレジスタSR1及びSR2による外部
回路との情報の交換と、このようなシフトレジスタとし
ての動作及び第１図で説明した演算動作とを組み合わせ
ることにより、二次元並列情報をメモリユニットMU1に
入力し、その後に一度にこの二次元情報に関する演算を
行うことができ、画像処理装置として好適である。ま
た、二次元に配列された各単位Ｕに直接的に情報を入力
出力できるように配線を行えば、シフトレジスタSR1及
びSR2は不要となる。なお、第１図の実施例ではメモリ
ユニットMU1から電子線EBを出射し、メモリユニットMU2
へ入射して演算を行う状態を説明したが、メモリユニッ
トMU2から出射しメモリユニットMU1へ入射して演算を行
うことも当然可能である。この場合には、加速電圧VAを
逆方向に印加すればよいことは云うまでもない。

更に、第１図ではメモリユニットMU1の隣接した２つ
の単位Ｕ間で演算を行う例を示したが、加速電圧を適当
に制御することにより、電子線EBの軌跡が歪まない範囲
で更に大きな偏向が可能であり、このような偏向を行え
ば隣接した単位Ｕ以外の単位Ｕとの演算も可能である。
また、偏向電極SE1に逆電圧RVRを印加すれば、第１図
（ｂ）とは逆方向つまりｘの負方向への偏向が可能であ
り、偏向電界がｙ方向に印加されるように電圧を印加す
れば、第１図の電極SE1、SE2と併せて二次元の任意方向
への偏向も可能となる。そして、このような偏向を行え
ば、任意方向及び量のシフトの二次元並列演算ができ
る。

なお、第１図の実施例では電界を用いた偏向を例示し
たが、電子線の偏向は磁界でも可能であり、本発明に利
用することができる。

［発明の効果］以上説明したように本発明に係る論理演算方法は、二
次元並列に配置された情報に応じて出射される電子線
を、電磁界発生手段により偏向して順次電子線検出手段
に入射させ、電子線検出手段に入射する電子線の電流量
可変手段又は可変焦点の電子収束手段又は電子線透過率
可変手段又は閾値弁別回路等の容易に実現できる各種手
段を適宜に選択して設置し、電子線検出手段の閾値を利
用することにより二次元並列情報に含まれる複数の情報
から一度に論理和・論理積を選択して演算することを可
能とし、論理演算の効率を著しく向上させることができ
る。

【図面の簡単な説明】

図面は本発明に係る論理演算方法の実施例を示すもので
あり、第１図はその概略構成図、第２図は電子線検出手
段、駆動手段、電子線源の説明図、第３図はブロック回
路図、第４図は論理和・論理積選択の説明図である。符号Ｄは電子線検出手段、Ｔは駆動手段、Ｅは電子線
源、SE1、SE2は電界発生用電極、SR1、SR2はシフトレジ
スタ、QTHは閾値電荷量である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者早川直司東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者下田勇東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者奥貫昌彦東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (56)参考文献特開昭63−48012（ＪＰ，Ａ) 特開昭63−48692（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】電子線源と電子線検出手段と該電子線検出
手段の信号により前記電子線源を駆動する駆動手段とを
１単位とする単位を有する第１、第２の２つのメモリユ
ニットを用いて論理演算を行う方法であって、前記第１
のメモリユニットの少なくとも２つの電子線源から、順
次に電子線を前記第２のメモリユニットの１つの電子線
検出手段に入射させ、前記電子線検出手段に蓄積された
電荷量に基づいて演算を行うことを特徴とする論理演算
方法。
【請求項２】前記論理演算は論理和演算又は論理積演算
とした特許請求の範囲第１項に記載の論理演算方法。
【請求項３】前記電子線源から発生する電子線の電流量
を可変とし、前記論理和演算と論理積演算を前記電流量
によって選択する特許請求の範囲第２項に記載の論理演
算方法。
【請求項４】前記電子線検出手段又は前記駆動手段に閾
値を設定し、該閾値を変化させることによって前記論理
和演算と論理積演算を選択する特許請求の範囲第２項に
記載の論理演算方法。
【請求項５】前記電子線検出手段の電子線が入射する面
に入射する電子線の有するエネルギによって、前記電子
線の透過率が異なる電子線透過率可変手段を設け、前記
電子線検出手段に入射する電子線のエネルギを変えるこ
とによって前記論理和演算と論理積演算を選択する特許
請求の範囲第２項に記載の論理演算方法。
【請求項６】前記電子線のエネルギは電界発生手段によ
りかける電界強度を変えることによって変える特許請求
の範囲第５項に記載の論理演算方法。
【請求項７】前記電子線発生手段は可変焦点の電子収束
手段を有しており、該電子収束手段により前記電子線検
出手段の入射面上での電子線密度を変えることによっ
て、前記論理和演算と論理積演算を選択する特許請求の
範囲第２項に記載の論理演算方法。