JP2551765B2

JP2551765B2 - 記憶装置

Info

Publication number: JP2551765B2
Application number: JP61191864A
Authority: JP
Inventors: 憲司中村; 文隆簡; 雅典竹之内; 直司早川; 勇下田; 昌彦奥貫
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1986-08-15
Filing date: 1986-08-15
Publication date: 1996-11-06
Anticipated expiration: 2011-11-06
Also published as: JPS6347968A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、配列された論理情報を保持し、並列に論理
反転演算することが可能な固体電子線源を利用した記憶
装置に関するものである。

［従来の技術］従来、電子線を用いた記憶素子として、例えば（G.W.
Ellis他,Applied Physics Letters,Vol.24,No.9,1974,4
19頁）などによりエレクトロンビームアドレスドMOSと
称されるものが知られている。これは、MOS（Metal Oxi
de Semiconductor）構造のキャパシタに、書き込み電子
線を入射させて絶縁層に正孔を蓄積させ、蓄積させた正
孔の一部を読み出し電子線により消失させることによっ
て情報を読み出すものである。

このような情報の読み出しにおいては情報が一部分破
壊されるため、そのままでは多数回の読み出しが不可能
である。従って、多数回の読み出しを行うためには再書
き込みを要するため、必要な情報を入手するには長い時
間がかかり、また長時間の放置により情報が消失すると
いった欠点もある。

また、このような記憶装置において、記憶されている
情報の論理反転を行う場合に、情報を順次に読み出して
電気回路によって構成された反転回路に入力し、その出
力を再び順次に記憶素子に書き込むといった繁雑な方法
が必要で、非常に長い演算時間を要している。

他方、近年研究或いは実用化されている画像処理の分
野において、二次元並列に配置された画素情報の全画素
に渡って反転を行うという演算が必要であるが、このよ
うな演算は同様に画素情報を画像メモリから順次に読み
出して反転回路を通し、再び画像メモリに書き込むとい
う操作を行っているため、演算時間が長く高速・並列に
全画素の反転を行えるような演算装置が要求されてい
る。

［発明の目的］本発明の目的は、電子線を用いた記憶装置において、
長時間の放置によっても情報の消失がなく、かつ外部か
らの制御により簡単に並列情報を一括して反転し得る記
憶装置を提供することにある。

［発明の概要］上述の目的を達成するための本発明の要旨は、電子線
源、電子線検出手段、該電子線検出手段の信号により前
記電子線源を駆動する駆動手段、前記電子線検出手段に
電子線が入射したときに前記電子線源から電子線が出射
されず、前記電子線検出手段に電子線が入射しないとき
に前記電子線源から電子線が出射するように制御する制
御手段を１単位とし、少なくとも２つの前記単位の間で
電子線を送受する記憶装置であって、電子線を偏向する
手段を有しており、前記電子線源から出射した電子線を
出射した電子線源と同一の前記単位内の前記電子線検出
手段に入射することにより論理反転演算を行うことを特
徴とする記憶装置である。

［発明の実施例］本発明を図示の実施例に基づいて詳細に説明する。

第１図はその概略構成図であり、電子線検出手段Ｄと
駆動手段Ｔと電子線源Ｅとから成る単位Ｕが、複数個配
されているメモリユニットMU1とMU2とが対向して設置さ
れている。なお、この第１図においては説明の簡略化の
ため、メモリユニットMU1とMU2とは単位U111、U121、U1
31、U211、U221、U231及び単位U112、U122、U132、U21
2、U222、U232から成る２行３列のマトリクスとして表
示されているが、それぞれの単位Ｕはエピタキシャル成
長、リソグラフィ等の半導体技術で作成することができ
るので、非常に高密度に形成することが可能となる。ま
た、メモリユニットMU1とMU2との間には電源VAが設けら
れている。更に、メモリユニットMU1とMU2との上方に
は、電磁界発生手段としての偏向電極SE1が配置されて
おり、メモリユニットMU1とMU2との下方には偏向電極SE
2が配置されていて、偏向電極SE1とSE2との間には電源V
Dが設けられている。

ここで、メモリユニットMU1及びMU2に配置されている
単位U111〜U232について第２図及び第３図により説明す
る。第２図は１単位Ｕの断面図を示しており、単位Ｕは
pn接合から成る電子線検出手段Ｄと駆動手段Ｔと電子線
源Ｅとから成り、ｐ型半導体で形成された基板SSの表面
に絶縁層INSが形成され、この絶縁層INSの上部には各種
電極が取り付けられている。基板SS中に裏側からnpn接
合されて形成された電子線検出手段Ｄには、基準電圧を
与える電極DN、正バイアスを与える電極DI、逆バイアス
を与える電極DPが取り付けられている。また、基板SSに
は絶縁層INSの開口部を介して接地電極GNが取り付けら
れている。電子線検出手段Ｄの横には基板SS中に裏側か
らnp⁺ｎ⁺接合されて形成された駆動手段Ｔが配置されて
おり、この駆動手段Ｔには電極TB、TE、TCが取り付けら
れている。更に駆動手段Ｔの横には、基板SS中に裏側か
らnp⁺pn⁺接合されて形成された電子線源Ｅが配置されて
いる。電子線源Ｅとしてはこの第２図に示すような、例
えば特公昭54-30274号、特開昭54-111272号、特開昭56-
15529号、特開昭57-38528号公報等に開示されている固
体電子線源が好ましい一例である。この電子線源Ｅは電
極ENを電極EPに対し正電位、つまり逆方向バイアスを印
加することによりアバランシェ効果により電子を発生さ
せ、正の電圧を印加することによってその開口部から電
子を真空中に引き出す引き出し電極EGが設けられてい
る。また、このようなpn接合を利用した固体電子線源と
して、順方向バイアスにより動作させるネガティブワー
クファンクション形のもの、その他の所謂電界放出形、
熱電子放出形のものなどが使用できる。

第３図は上述の各素子を制御するための制御手段のブ
ロック回路図である。電子線検出手段Ｄの電極DIにはス
イッチSWI、電極DNにはスイッチSWN、電極DPにはスイッ
チSWPが接続され、駆動手段Ｔの電極TBにはスイッチSW
B、電極TCにはスイッチSWEが接続されている。電子線検
出手段Ｄに電子線EBを入射する書き込みモードをＷモー
ド、電子線検出手段Ｄから情報を読み出すモードをＲモ
ード、この情報に対応して電子線源Ｅから電子線EBを出
射する電子線出射モードをＧモードとし、スイッチSW
I、スイッチSWN、スイッチSWPには書き込み及び電子線
出射端子W/Gと、読み出し端子Ｒがそれぞれ対向して設
けられており、スイッチSWIに対応した端子W/Gには電圧
VWが、端子Ｒには電圧VRが印加され、スイッチSWNに対
応した端子W/Gは接地電極GNに接続され、端子Ｒは開放
になっている。更に、スイッチSWPに対応した端子W/Gは
負電位VBが印加され、端子Ｒは情報の一時待避のための
コンデンサＣに接続され、情報の一部待避ができるよう
になっている。また、駆動手段ＴのスイッチSWB、スイ
ッチSWEには書き込み及び読み出し端子W/Rと、電子線出
射スイッチＧがそれぞれ対向して設けられており、スイ
ッチSWBに対応した端子W/Rは、スイッチSWPに対応した
端子W/Gに接続されて負電位VBが印加され、端子Ｇはス
イッチSWPに対応した端子Ｒに接続されると共に、入力
端子INにより外部からの情報が入力されるようになって
いる。そして、スイッチSWEに対応した端子W/Rは接地電
極GNに接続され、端子Ｇには電圧VEが印加されている。
更に、駆動手段Ｔの電極TCは電子線源Ｅの電極ENに抵抗
を介して接続されており、駆動手段Ｔの電極TEからは出
力端子OUTにより情報を外に取り出すことができるよう
になっている。引き出し電極EGは抵抗RVをして電極VG
に接続され、電極EPは接地電極GNと接続されている。

先ず、書き込みのＷモード時について考えてみると、
スイッチSWI、SWN、SWPはそれぞれ端子W/G側に接続さ
れ、スイッチSWB、SWWはそれぞれ端子W/R側に接続され
ているので、電子線検出手段Ｄにおいて電極DNを基準電
圧として電極DIに正の電圧VWがバイアスとして印加さ
れ、電極DPに逆バイアス電圧VBが印加されることにな
る。また、電極DN、DP間は逆バイアスのために電流は流
れない。ここで、電子線EBは電極DIを透過し絶縁層INS
内で電子・正孔対を生成し、このうち正孔が絶縁層INS
とｎ層の界面に近い絶縁層INS内に蓄積される。この正
孔として蓄積された電荷は、電子線EBの照射がないとき
でも比較的安定に保存される。このとき、駆動手段Ｔに
おいては電極TBにもスイッチSWBを介して電極DPと同様
に、逆バイアス電圧VBが印加されているためカットオフ
状態であり電子線源Ｅも動作しない。

また、読み出しのＲモード時においてはスイッチSW
I、SWN、SWPはそれぞれ端子Ｒ側に接続され、スイッチS
WB、SWEはそれぞれ端子W/R側に接続されている。このと
き、電子線検出手段Ｄの状態を検知する方法としては、
逆方向電圧を電極DI、DP間に与えたときのブレークダウ
ン電圧が絶縁層INSに蓄積された電荷の有無に応じて異
なる現象を利用することが好ましい一方法である。即
ち、電極DIに書き込み時よりも更に高い正の電圧で、か
つ絶縁層INSに電荷が蓄積されていないときにはブレー
クダウンせずに、絶縁層INSに電荷が或る閾値以上に蓄
積されているときには、ブレークダウンして電流が流れ
るような電圧VRを与えることにより読み出しが行われ
る。このようなブレークダウン効果を利用することによ
り、高感度の電子線検出手段Ｄを得ることができる。

絶縁層INSに電荷が閾値以上に蓄積されていて、電子
線検出手段Ｄがブレークダウンした場合を考えると、電
極DIからDPへ電流が流れ、スイッチSWPを通じてコンデ
ンサＣが充電される。電子線検出手段Ｄがブレークダウ
ンしない場合は、電極DIからDPの方向へ電流が流れずコ
ンデンサＣは充電されない。

続いて、電子線出射のＧモードにおいては、スイッチ
SWI、SWN、SWPはそれぞれ端子W/G側に、スイッチSWB、S
WEはそれぞれ端子Ｇ側に接続される。コンデンサＣが充
電されていれば、この電荷がスイッチSWBを通して電極T
BからTEへ順方向に流れ込むため駆動手段Ｔはオン状態
となるが、電圧VEは駆動手段Ｔの電極TCからTEにバイパ
スして流れ電子線源Ｅの電極ENに電圧が印加されず電子
線源Ｅから電子線EBは出射されない。コンデンサＣが充
電されていない場合は、電極TBからTEへ電流が流れず駆
動手段Ｔはオフ状態のままとなり、その結果電圧VEは電
極ENに印加されるので電子線源Ｅが駆動され電子線EBが
出射される。即ち、Ｗモードで電子検出手段Ｄに電子線
EBが入射したときには、Ｒモードに続くＧモードで電子
線源Ｅから電子線EBは出射されず、Ｗモードで電子線検
出手段Ｄに電子線EBが入射しないときに、Ｒモードに続
くＧモードで電子線源Ｅから電子線EBが出射されること
になる。

電子線源Ｅから放出される電子線EBの電流量は電子線
源Ｅと電源VGとの間に挿入された可変抵抗RVにより制御
することが可能である。

なお、読み出しのＲモード時に電子線検出手段Ｄに蓄
積されている電荷の殆ど全てを、外部に放出する条件で
使用する完全破壊読み出しのRDモードと、蓄積されてい
る電圧の一部のみを読み出し、閾値以上の電荷量を残す
部分破壊読み出しのRNモードが設定できる。このRDモー
ドとRNモードとの選択は、例えばRDモードにおいては蓄
積電荷が放出されるため十分な時間で読み出し、RNモー
ドではそれに比較して短い時間で読み出す等の手段によ
り容易に達成できる。また、第３図においてＧモード時
には出力端子OUTから情報の有無を電気的に読み出すこ
とができ、入力端子INに強制的に電圧を印加することに
より情報を書き込むことができる。

上述した単位Ｕを配置したメモリユニットMUを用いた
実施例の動作を再び第１図と第４図〜第７図を用いて説
明する。本実施例においては、メモリユニットMU1上の
１単位とそれに対向して配置されたメモリユニットMU2
上の１単位の計２単位により１ビットの情報を扱ってい
る。この情報は論理値であり、ここでは「１」と「０」
で表す。また、メモリユニットMU1のＷモード、Ｒモー
ド、Ｇモードとそれに続くメモリユニットMU2のＷモー
ド、Ｒモード、Ｇモードで１サイクルを形成する。この
１サイクルは前サイクル終了時の論理値を保持するNOP
サイクルと、論理反転を行うNOTサイクルの２つのうち
１つが選択可能である。

第４図は第１図の実施例のNOPサイクルを示し、第４
図（ａ）はメモリユニットMU1がＧモード、メモリユニ
ットMU2がＷモードである状態にある。メモリユニットM
U1からは前サイクル終了時の情報に従って例えば電子線
源E121、E131、E211から電子線EBが出射される。偏向電
極SE1、SE2には電圧が印加されておらず、電子線EBは加
速電圧VA1によるメモリユニットMU1からMU2の方向への
加速電界により加速され、電子線検出手段D122、D132、
D212に到達する。第４図（ｂ）は（ａ）に続きメモリユ
ニットMU2がＧモード、メモリユニットMU1がＷモードと
なった状態を示している。前述のように単位U111、U11
2、…においては、Ｗモードで電子線EBが入射した場合
にＲモードに続くＧモードで電子線EBは出射されず、Ｗ
モードで電子線EBが入射しない場合に、Ｒモードに続く
Ｇモードで電子線EBが出射される。従って、第４図
（ｂ）では電子線源E112、E222、E232から出射された電
子線EBは、加速電圧VA2によるメモリユニットMU2からMU
1の方向への加速電界により加速され、それぞれ電子線
検出手段D111、D221、D231に入射する。次のサイクルが
NOPサイクルであれば再び第４図（ａ）に戻るので、NOP
サイクルが継続する限り第４図の状態が保持される。

１ビットを扱う１組２単位の素子は、このようにメモ
リユニットMU1側から電子線EBを放出し、メモリユニッ
トMU2側からは放出しない状態と、メモリユニットMU2側
から電子線EBを放出してメモリユニットMU1側からは放
出しない状態との２つのうちの何れかの状態をとる。従
って、例えばメモリユニットMU1側から電子線EBを放出
している状態にある組は論理値「１」を表し、メモリユ
ニットMU2側から電子線EBを放出している状態にある組
は論理値「０」を表すと決めると、第４図の例では１組
２単位の素子（U111,U112）、（U121,U122）、（U131,U
132）、（U211,U212）、（U221,U222）、（U231,U232）
の順に「０、１、１、１、０、０」という情報を保持し
ていることになる。

第５図は第１図の実施例におけるNOTサイクルを示
し、第５図（ａ）においてメモリユニットMU1はＧモー
ドとなり、第４図と同様の保持情報に対応して電子線源
E121、E131、E211から電子線EBが出射される。このと
き、メモリユニットMU1とMU2の間には逆加速電圧VR1が
印加され、メモリユニットMU2からMU1の方向への逆加速
電界が形成される。また、偏向電極SE1とSE2の間には偏
向電圧ND1が印加され、電極SE1からSE2の方向への偏向
電界が形成される。これらの電圧により誘起される電界
を好適に制御すればメモリユニットMU1の各単位Ｕの電
子線源Ｅから出射された電子線EBをメモリユニットMU1
の同じ単位Ｕにある電子線検出手段Ｄに入射するように
偏向させることが可能である。即ち、電子線源E121、E1
31、E211から出射された電子線EBを、それぞれ電子線検
出手段D121、D131、D211へ入射させることができる。前
述のように、メモリユニットMUの各単位Ｕにおいて、Ｇ
モードのとき電子線検出手段ＤはＷモードと同様の状態
にあるので、この入射電子線EBにより電子線検出手段Ｄ
中に再び電荷が蓄積される。

第５図（ｂ）は第５図（ａ）に続き、メモリユニット
MU2がＧモードとなったときの状態を示している。メモ
リユニットMU1とMU2の間に印加される逆加速電圧VR2と
偏向電極SE1とSE2との間に印加される偏向電圧VD2を第
５図（ａ）とは逆極性にすることにより、第５図（ａ）
と同様にメモリユニットMU2の電子線源E112、E222、E23
2から出射された電子線EBは、それぞれ同一単位Ｕの電
子線検出手段D112、D222、D232に入射することになる。

第６図は第５図に示したNOTサイクルに続くNOPサイク
ルを示している。第６図（ａ）でメモリユニットMU1が
Ｇモードになると、前のサイクルで電子線EBが入射しな
かった単位Ｕの電子線源E111、E221、E231から電子線EB
が出射され、それ以外の単位Ｕからは出射されない。従
って、第６図のNOPサイクルでは保持されている論理情
報は、先と同じように１組２単位の素子（U111,U11
2）、（U121,U122）、（U131,U132）、（U211,U212）、
（U221,U222）、（U231,U232）の順番に「１、０、０、
０、１、１」となり、第４図の状態に対して第５図のNO
Tサイクルを経ることにより、論理値が全て反転された
ことになる。

第７図は第４図〜第６図までの各サイクルを続けて実
行した場合のメモリユニットMU1、MU2のＷ、Ｒ、Ｇモー
ドと加速電圧及び偏向電圧のタイミング図である。この
ようなタイミング図を組み合わせて実行することによ
り、二次元並列に配置された論理値情報の記憶及び反転
演算を並列で高速に行うことが可能となる。

実施例の説明では、電界により電子線EBの逆加速及び
偏向を行って論理反転演算を行う例を示したが、電子線
EBの偏向は磁場でも可能であり、電子線源Ｅから出射さ
れた電子線EBを同一単位Ｕの電子検出手段Ｄに入射させ
ることができる。

また実施例の説明では、メモリユニットMU1のＧモー
ドとそれに続くメモリユニットMU2のＧモードを含んで
１サイクルと定義したため、第５図に示したNOTサイク
ルで第５図（ｂ）のようにメモリユニットMU2から電子
線EBが出射されるモードを実行する動作例を示したが、
実際には第５図（ｂ）の実行は不要であり、NOTサイク
ルとして第５図（ａ）のみを実行し、次のNOPサイクル
へ移ることによって論理反転を行うことができる。

更に、実施例の説明ではメモリユニットMU1、MU2を対
向させて配置したが、このような配置は本質的なもので
はなく、電磁界その他の手段を用いてメモリユニットMU
1とMU2の対応する単位Ｕ同志で電子線EBの授受が可能
で、かつ外部制御によって電子線源Ｅから出射された電
子線EBが、この電子線源Ｅと同一単位Ｕにある電子線検
出手段Ｄに入射するように偏向させることが可能なよう
にした構成であれば、本発明の主旨から外れるものでな
いことは明らかである。

［発明の効果］以上説明したように本発明に係る記憶装置は、電子線
を用いた記憶装置において二次元に配置された情報を保
持し、或いは全ての情報を並列・高速に論理反転し得る
ために画像処理演算に好適である。

【図面の簡単な説明】

図面は本発明に係る記憶装置の実施例を示すものであ
り、第１図はその概略斜視図、第２図は電子線検出手
段、駆動手段、電子線源の説明図、第３図は制御手段の
ブロック回路図、第４図〜第６図は各種動作の説明図、
第７図はこれらの動作のタイミング図である。符号Ｄは電子線検出手段、Ｔは駆動手段、Ｅは電子線
源、EBは電子線、MU1、MU2はメモリユニット、SE1、SE2
は偏向電極である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者早川直司東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者下田勇東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者奥貫昌彦東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

(57)【特許請求の範囲】

【請求項１】電子線源、電子線検出手段、該電子線検出
手段の信号により前記電子線源を駆動する駆動手段、前
記電子線検出手段に電子線が入射したときに前記電子線
源から電子線が出射されず、前記電子線検出手段に電子
線が入射しないときに前記電子線源から電子線が出射す
るように制御する制御手段を１単位とし、少なくとも２
つの前記単位の間で電子線を送受する記憶装置であっ
て、電子線を偏向する手段を有しており、前記電子線源
から出射した電子線を出射した電子線源と同一の前記単
位内の前記電子線検出手段に入射することにより論理反
転演算を行うことを特徴とする記憶装置。
【請求項２】前記単位を複数個設けた少なくとも２つの
メモリユニットを対向させて配置した特許請求の範囲第
１項に記載の記憶装置。
【請求項３】前記対向させたメモリユニット間に交互に
逆方向電界を印加する手段を設けた特許請求の範囲第２
項に記載の記憶装置。
【請求項４】前記電子線を偏向させる手段は電界又は磁
界を発生させる電磁界発生手段とした特許請求の範囲第
１項に記載の記憶装置。