JP2518385B2 - Bipolar transistor - Google Patents

Bipolar transistor

Info

Publication number
JP2518385B2
JP2518385B2 JP1085826A JP8582689A JP2518385B2 JP 2518385 B2 JP2518385 B2 JP 2518385B2 JP 1085826 A JP1085826 A JP 1085826A JP 8582689 A JP8582689 A JP 8582689A JP 2518385 B2 JP2518385 B2 JP 2518385B2
Authority
JP
Japan
Prior art keywords
emitter
region
base
type
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1085826A
Other languages
Japanese (ja)
Other versions
JPH02265246A (en
Inventor
信雄 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1085826A priority Critical patent/JP2518385B2/en
Publication of JPH02265246A publication Critical patent/JPH02265246A/en
Application granted granted Critical
Publication of JP2518385B2 publication Critical patent/JP2518385B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高速性に優れ、かつ容易に集積化の可能な
新しい構造のバイポーラトランジスタに関する。
Description: TECHNICAL FIELD The present invention relates to a bipolar transistor having a new structure which is excellent in high speed and can be easily integrated.

〔従来の技術〕 高速性に優れたバイポーラトランジスタの構造要件
は、ベース幅およびエミッタ・ストライプ幅を可及的に
小さく、また外部ベース領域を極小化してベース抵抗を
可及的に低減し、同時に外部ベースに付随する寄生的な
ベース・コレクタ間容量を低減することである。エミッ
タとコレクタ間のパンチスルー(突き抜け)を回避する
ため、ベース幅の低減とともにベース領域中の不純物濃
度は次第に大きくすることが要請される。エミッタ,ベ
ースおよびコレクタ全ての領域がシリコン単結晶よりな
る通常のバイポーラトランジスタ(以下ホモBTと呼ぶ)
においては、エミッタ注入効率を確保するためエミッタ
領域中の不純物濃度はベース領域中の不純物濃度に較べ
てさらに大きいことが不可欠であり、これら不純物濃度
の増大にともない以下の諸問題が提起される。
[Prior Art] The structural requirements for a bipolar transistor with excellent high speed are that the base width and emitter stripe width are as small as possible, and the external base region is minimized to reduce the base resistance as much as possible. It is to reduce the parasitic base-collector capacitance associated with the external base. In order to avoid punch-through (penetration) between the emitter and the collector, it is required to reduce the base width and gradually increase the impurity concentration in the base region. Ordinary bipolar transistor (hereinafter referred to as homo BT) in which all the emitter, base and collector regions are made of silicon single crystal
In order to secure the emitter injection efficiency, it is indispensable that the impurity concentration in the emitter region is higher than the impurity concentration in the base region, and the following problems are raised as the impurity concentration increases.

第1の問題はエミッタ接合容量の増大に係わるもので
ある。すなわちエミッタおよびベース領域中の不純物濃
度がともに増大する結果、エミッタ接合容量は増大して
低電流動作領域における遮断周波数(FT)は低下し、高
速/高集積LSIに不可欠な低消費電力での高速動作を困
難にする。またエミッタ接合の耐圧低下も問題である。
The first problem relates to an increase in emitter junction capacitance. That is, as the impurity concentration in both the emitter and base regions increases, the emitter junction capacitance increases and the cut-off frequency ( FT ) in the low current operating region decreases, resulting in low power consumption, which is essential for high-speed / high-integrated LSI. Make high speed operation difficult. Further, lowering the breakdown voltage of the emitter junction is also a problem.

第2の問題は、不純物濃度の増大は実効的な禁制帯幅
を低下させるため、エミッタ領域の不純物濃度の増大は
エミッタ注入効率を低下させ、不純物濃度の上限を、し
たがってベース幅の下限を規制する。
The second problem is that the increase of the impurity concentration lowers the effective band gap, and therefore the increase of the impurity concentration of the emitter region lowers the emitter injection efficiency, thereby limiting the upper limit of the impurity concentration and thus the lower limit of the base width. To do.

ホモBTの当面する上記課題を軽減するものとして、現
在ポリシリコン・エミッタ構造のホモBT(以下ポリシリ
・エミッタBTと呼ぶ)が実用化されている。また上記課
題を回避するものとして、ヘテロ接合バイポーラトラン
ジスタ(以下ヘテロBTと呼ぶ)の開発が進められてい
る。
To alleviate the above-mentioned problems faced by homo-BTs, homo-BTs having a polysilicon emitter structure (hereinafter referred to as polysili-emitter BTs) are currently in practical use. In order to avoid the above problems, a heterojunction bipolar transistor (hereinafter referred to as a hetero BT) is being developed.

ポリシリ・エミッタBTの一例を第2図(a)に示す。
図中、21は高不純物濃度のn型多結晶シリコンよりなる
エミッタ領域、22は高不純物濃度のn型単結晶シリコン
よりなるエミッタ領域、23はシリコンの自然酸化膜、24
はp型シリコンよりなるベース領域、25はn型シリコン
よりなるコレクタ領域、26は高不純物濃度のn型基板を
示している。
An example of the polysilicon emitter BT is shown in FIG.
In the figure, 21 is an emitter region made of high impurity concentration n-type polycrystalline silicon, 22 is an emitter region made of high impurity concentration n-type single crystal silicon, 23 is a natural oxide film of silicon, 24
Is a base region made of p-type silicon, 25 is a collector region made of n-type silicon, and 26 is an n-type substrate having a high impurity concentration.

このポリシリ・エミッタBTの構造的特徴は、エミッタ
領域が、ベース領域24に隣接する浅い拡散によるn型単
結晶領域22とその上に堆積された低抵抗n型の多結晶シ
リコン(ポリシリコン)領域21よりなり、しかも単結晶
シリコン領域22と多結晶シリコン領域21の間に極めて薄
い(1nm程度)シリコンの自然酸化膜23が挟在している
ことである。
The structural feature of this poly-silicon emitter BT is that the emitter region is an n-type single crystal region 22 formed by shallow diffusion adjacent to the base region 24 and a low resistance n-type polycrystalline silicon (polysilicon) region deposited thereon. That is, an extremely thin (about 1 nm) silicon native oxide film 23 is formed between the single crystal silicon region 22 and the polycrystalline silicon region 21.

ポリシリ・エミッタBTの特性上の特徴は、この自然酸
化膜23が、電子に較べて正孔に対して実効的に大きな透
過障壁を形成するため、ベースよりエミッタへの正孔の
流れを低減してエミッタ注入効率の改善をもたらし、そ
の結果通常のホモBTに較べて5〜6倍大きな電流増幅率
を可能にすることである。
The characteristic feature of the poly-silicon-emitter BT is that the natural oxide film 23 effectively forms a large transmission barrier for holes compared to electrons, thus reducing the flow of holes from the base to the emitter. This results in an improvement in emitter injection efficiency, and as a result, enables a current amplification factor 5 to 6 times larger than that of a normal homo BT.

ポリシリ・エミッタBTの当面する課題は、自然酸化膜
23の制御性にある。すなわち自然酸化膜は意図的に形成
されるのではなく、n型単結晶表面が空気にさらされる
結果、または多結晶シリコンの堆積時のn型単結晶表面
の化学処理により自然に形成されてしまうもので、その
再現的制御が困難である。また自然酸化膜は第2図
(b)に示されるごとく、正孔に対する電位障壁28だけ
でなく電子に対しても大きな(0.7eV程度)電位障壁27
を形成するため、要請される十分小さいエミッタ抵抗を
実現するためには極めて薄い自然酸化膜が要求され、そ
の制御を困難にする原因になっている。電子と正孔に対
してほぼ同程度の大きさの電位障壁を有する結果、それ
ぞれに対する実効的な透過障壁効果は正孔の有効質量が
電子の有効質量に較べて大きいことに依存し、電子と正
孔の実効的な透過障壁比が十分大きくない。このため実
用的に大きな電流増幅率(約50以上)を得るためには、
なおエミッタ中の不純物濃度はベース中の不純物濃度に
較べて大きくすることが必要であり、前記のホモBTが当
面する課題を根本的に解決することはできない。
The problem facing the poly-silicon emitter BT is the natural oxide film.
23 in controllability. That is, the natural oxide film is not intentionally formed, but is naturally formed as a result of the n-type single crystal surface being exposed to the air, or by the chemical treatment of the n-type single crystal surface during the deposition of polycrystalline silicon. However, it is difficult to control reproducibly. As shown in FIG. 2B, the natural oxide film has a large potential barrier 27 (about 0.7 eV) not only for the potential barrier 28 for holes but also for electrons.
Therefore, an extremely thin natural oxide film is required to realize the required sufficiently small emitter resistance, which is a cause of difficulty in controlling it. As a result of having potential barriers of approximately the same size for electrons and holes, the effective transmission barrier effect for each depends on that the effective mass of holes is large compared to the effective mass of electrons. The effective transmission barrier ratio of holes is not large enough. Therefore, to obtain a practically large current amplification factor (about 50 or more),
The impurity concentration in the emitter needs to be higher than the impurity concentration in the base, and the problem faced by the homo BT cannot be fundamentally solved.

一方ヘテロBTは、エミッタ領域をベース領域に較べて
禁制帯幅のより大きい材料で構成するもので、この時形
成される正孔に対する電位障壁によりベースからエミッ
タに注入される正孔を阻止することにより、エミッタ中
の不純物濃度がベース中の不純物濃度に較べて小さい構
造においても実用レベルの大きい電流増幅率を可能にす
るものである。したがってヘテロBTは通常のホモBTの当
面する課題を回避し得る潜在的特徴を持っている。現在
検討されている主なエミッタ/ベースヘテロ接合は、微
結晶Si/結晶Si,アモルファスSi/結晶Si,SiC/Si,Si/Si・
Geアロイなどである。
On the other hand, in the hetero BT, the emitter region is composed of a material having a larger forbidden band width than that of the base region, and the potential barrier against holes formed at this time blocks holes injected from the base to the emitter. As a result, even in a structure in which the impurity concentration in the emitter is smaller than the impurity concentration in the base, a current amplification factor of a large practical level is possible. Hetero BTs therefore have the potential feature of avoiding the challenges facing regular Homo BTs. The main emitter / base heterojunctions currently under study are microcrystalline Si / crystalline Si, amorphous Si / crystalline Si, SiC / Si, Si / Si.
Ge alloy and the like.

これらのヘテロ接合における課題は、なお実用的なバ
イポーラトランジスタを実現するに足る優れた特性をも
ち、かつ高信頼な性質を備えていないことである。すな
わち、微結晶Si/結晶SiおよびアモルファスSi/結晶Si系
は、約450℃以上の熱処理にて結晶化が進むため、微結
晶SiまたはアモルファスSiの禁制帯幅が低下してヘテロ
エミッタの効果が消失し、SiC/Si系はSiCへの低抵抗な
オーム性コンタクトが困難でエミッタ抵抗の増大により
実用性に乏しく、またSi/Si・Ge系はトランジスタのベ
ース領域にSi・Geアロイを使用するためプロセス的に大
きな制約を受け、超LSIプロセスとして実用化は極めて
困難である。
The problem with these heterojunctions is that they have excellent characteristics sufficient to realize a practical bipolar transistor and do not have highly reliable characteristics. In other words, microcrystalline Si / crystalline Si and amorphous Si / crystalline Si systems are crystallized by heat treatment at about 450 ° C. or higher, so that the forbidden band width of microcrystalline Si or amorphous Si is reduced and the effect of the heteroemitter is reduced. The SiC / Si system is poor in practical use due to the increase in emitter resistance due to the difficulty of low resistance ohmic contact to SiC, and the Si / Si / Ge system uses Si / Ge alloy in the base region of the transistor. Therefore, it is extremely difficult to put it into practical use as a VLSI process due to the large process restrictions.

本発明の目的は、上述の問題点を解決したバイポーラ
トランジスタを提供することにある。
An object of the present invention is to provide a bipolar transistor that solves the above problems.

〔課題を解決するための手段〕[Means for solving the problem]

本発明は、npn型バイポーラトランジスタにおいて、
p型ベース領域とn型エミッタ領域との境界またはエミ
ッタ・ベース間接合に近接してn型エミッタ領域中に窒
化シリコン膜(SiNx,但し0.2<x<0.8)を挟在させた
ことを特徴とする。
The present invention provides an npn-type bipolar transistor,
A silicon nitride film (SiN x , where 0.2 <x <0.8) is sandwiched in the n-type emitter region near the boundary between the p-type base region and the n-type emitter region or the junction between the emitter and the base. And

本発明においては、窒化シリコン膜とベース領域の間
のn型エミッタ領域中におけるドナー濃度がベース領域
中のアクセプタ濃度よりも小さくする。
In the present invention, the donor concentration in the n-type emitter region between the silicon nitride film and the base region is made lower than the acceptor concentration in the base region.

〔作用〕[Action]

本発明は、シリコンが過剰なアモルファス状の窒化シ
リコン(SiNx,0.2<x<0.8)膜を用いたSiNx/Si系がシ
リコン中の電子に対して小さく、正孔に対して大きいと
いう顕著な非対称的な電子障壁性を示すことを利用する
ものである。すなわちSiNx/Si系においては、シリコン
中の電子に対してはxによらず0.1eV程度の極めて小さ
な電位障壁を示すのに対し、正孔に対してはx=0.2に
おける約0.9eVからのxの増大とともにほぼ直線的に増
大して、x=0.8における約1.6eVの値に達する電位障壁
の顕著な非対称性をもつという知見にもとづき、SiNx
をエミッタ・ベース接合境界またはエミッタ接合に近接
したエミッタ領域中に挿入することにより、npnトラン
ジスタにおけるベースからエミッタへの正孔電流を選択
的かつ効果的に阻止するものである。
The present invention is remarkable in that the SiN x / Si system using an amorphous silicon nitride (SiN x , 0.2 <x <0.8) film with excess silicon is small for electrons in silicon and large for holes. It takes advantage of the fact that it exhibits asymmetric electron barrier properties. That is, in the SiN x / Si system, an extremely small potential barrier of about 0.1 eV is exhibited for electrons in silicon regardless of x, whereas for holes, from about 0.9 eV at x = 0.2, Based on the finding that there is a significant asymmetry in the potential barrier that increases almost linearly with increasing x and reaches a value of about 1.6 eV at x = 0.8, the SiN x film is used as an emitter-base junction boundary or emitter junction. By inserting into the adjacent emitter region, the hole current from the base to the emitter in the npn transistor is selectively and effectively blocked.

〔実施例〕〔Example〕

第1図(a)は、本発明によるバイポーラトランジス
タの一実施例構造を示す図である。第1図(b)は、第
1図(a)の構造の熱平衡におけるエネルギー帯図を示
す。
FIG. 1 (a) is a diagram showing the structure of an embodiment of a bipolar transistor according to the present invention. FIG. 1 (b) shows an energy band diagram in thermal equilibrium of the structure of FIG. 1 (a).

第1図の実施例によれば、エミッタ領域は高濃度(>
1020cm-3)の砒素(As)を含むn型多結晶シリコン領域
1、N/Si〜0.5(x=0.5)で厚さ約30Åの窒化シリコン
膜3、および比較的低濃度(〜1018cm-3)砒素を含むn
型単結晶シリコン層2からなっている。ベース領域は、
高濃度(〜1020cm-3)の硼素(B)を含むp型層(幅〜
0.1μm)4より構成されている。コレクタは従来構造
と同様で、ベースに隣接するn型層5とその下部の高不
純物濃度n型基板である低抵抗n型領域6からなってい
る。従来構造に比較した本実施例構造の特徴は、エミッ
タ接合に隣接するエミッタ領域2中のドナー濃度がベー
ス領域4中のアクセプタ濃度に較べて大きいことであ
る。
According to the embodiment of FIG. 1, the emitter region has a high concentration (>
N-type polycrystalline silicon region 1 containing arsenic (As) of 10 20 cm -3 ), silicon nitride film 3 of N / Si ~ 0.5 (x = 0.5) and a thickness of about 30Å, and a relatively low concentration (~ 10 18 cm -3 ) n containing arsenic
The mold single crystal silicon layer 2 is formed. The base area is
A p-type layer (width ~) containing high concentration (~ 10 20 cm -3 ) of boron (B)
0.1 μm) 4. The collector is similar to the conventional structure, and is composed of an n-type layer 5 adjacent to the base and a low-resistance n-type region 6 which is a high impurity concentration n-type substrate thereunder. A feature of the structure of this embodiment compared to the conventional structure is that the donor concentration in the emitter region 2 adjacent to the emitter junction is higher than the acceptor concentration in the base region 4.

本実施例構造の熱平衡におけるエネルギー帯図は第1
図(b)に示される。7および8は、それぞれ窒化シリ
コン膜3の電子および正孔に対する電位障壁である。第
2図(b)に示される自然酸化膜を用いた従来構造のエ
ネルギー帯図と比較したその特徴は、窒化シリコン膜3
により形成される電子に対する電位障壁7が自然酸化膜
の電位障壁17に較べて著しく小さいことにある。x=0.
5の窒化シリコン膜(SiNx)の場合、電子と正孔に対す
る電位障壁の高さは、それぞれ約0.1eVおよび1.3eVであ
る。
The energy band diagram in the thermal equilibrium of the structure of this embodiment is the first
It is shown in FIG. Reference numerals 7 and 8 denote potential barriers for electrons and holes of the silicon nitride film 3, respectively. The feature compared with the energy band diagram of the conventional structure using the natural oxide film shown in FIG.
This is because the potential barrier 7 for electrons formed by is significantly smaller than the potential barrier 17 of the natural oxide film. x = 0.
In the case of the silicon nitride film (SiN x ) of 5, the potential barrier heights for electrons and holes are about 0.1 eV and 1.3 eV, respectively.

次に、電子および正孔は窒化シリコン膜の電位障壁を
トンネル効果により透過するものとして、その透過確率
を計算する。障壁高さをφ、障壁の厚さをd、障壁中の
電子または正孔の有効質量をmとすると、エネルギーE
の電子または正孔に対する透過確率Tは、 で与えられる。ここで は、プランク定数をhとして である。また各記号に付された添字eおよびhは、それ
ぞれ電子および正孔に対する量であることを表す。φ
=0.1eV,φ=1.3eV,d=30Å,me=mh=m0(=自由電子
の質量、9.8E−28gr)として熱エネルギー(E=0.025e
V)をもつ電子に対する正孔の透過確率比Th/Teを求める
と、Th/Te1.6×10-13となり、電子に対する正孔の透
過確率は極めて小さく実質的に正孔の流れは阻止される
ことが分かる。このためベース中のアクセプタ濃度がエ
ミッタ中のドナー濃度に較べて2桁程度大きい本実施例
構造においても、十分大きなエミッタ注入効率が、した
がって十分大きな電流増幅率が実現される。
Next, the electrons and holes are assumed to be transmitted through the potential barrier of the silicon nitride film by the tunnel effect, and the transmission probability thereof is calculated. When the barrier height is φ, the barrier thickness is d, and the effective mass of electrons or holes in the barrier is m, the energy E
The transmission probability T for electrons or holes of Given in. here Is the Planck constant h Is. The subscripts e and h attached to the respective symbols represent the quantities for electrons and holes, respectively. φ e
= 0.1eV, φ h = 1.3eV, d = 30Å, m e = m h = m 0 (= free electron mass, 9.8E−28gr) as thermal energy (E = 0.025e)
When determining the transmission probability ratio T h / T e of the holes with respect to electrons having V), T h / T e 1.6 × 10 -13 , and the transmission probability of holes to electrons is extremely small substantially holes flow Turns out to be blocked. Therefore, even in the structure of this embodiment in which the acceptor concentration in the base is about two orders of magnitude higher than the donor concentration in the emitter, a sufficiently large emitter injection efficiency and thus a sufficiently large current amplification factor are realized.

本発明構造に用いられる窒化シリコン薄膜は、シラン
(SiH4)とアンモニア(NH3)の反応を用いた化学蒸着
により容易に形成が可能である。その組成は、供給され
るシランとアンモニアの比を制御することにより制御が
可能である。また多結晶シリコンの堆積、および薄い単
結晶シリコン層の形成などはそれぞれ化学蒸着および分
子線エピタキシーを含むシリコンの結晶成長技術など現
在開発されているシリコン技術の適用により容易に実現
することができる。
The silicon nitride thin film used in the structure of the present invention can be easily formed by chemical vapor deposition using the reaction of silane (SiH 4 ) and ammonia (NH 3 ). Its composition can be controlled by controlling the ratio of silane and ammonia supplied. Further, the deposition of polycrystalline silicon, the formation of a thin single crystal silicon layer, etc. can be easily realized by applying the currently developed silicon technology such as the silicon crystal growth technology including chemical vapor deposition and molecular beam epitaxy, respectively.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明によるバイポーラトランジ
スタは従来のプロセス技術により容易に実現が可能で、
しかも電流増幅率を損なうことなくベース中の不純物濃
度をエミッタ中の不純物濃度に拘わりなく高くし得ると
いう点で従来のバイポーラトランジスタが構造微細化の
追求の中で当面する諸課題を回避するものである。特に
エミッタ中の不純物濃度に較べてベース中の不純物濃度
を高くした構造は、実質的にヘテロ接合バイポーラトラ
ンジスタをもつ、低ベース抵抗,低エミッタ容量,低温
動作などの優れた特性を実現するものである。本発明構
造は高集積化において何ら技術的困難性はなく、超高速
LSIを実現する有用なデバイスである。
As described above, the bipolar transistor according to the present invention can be easily realized by the conventional process technology,
Moreover, the conventional bipolar transistor avoids the problems faced in the pursuit of structural miniaturization in that the impurity concentration in the base can be increased regardless of the impurity concentration in the emitter without impairing the current amplification factor. is there. In particular, the structure in which the impurity concentration in the base is higher than the impurity concentration in the emitter realizes excellent characteristics such as low base resistance, low emitter capacitance, and low temperature operation, which have a substantially heterojunction bipolar transistor. is there. The structure of the present invention has no technical difficulty in high integration, and is ultra-high speed.
It is a useful device for realizing LSI.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)は本発明の一実施例のバイポーラトランジ
スタの構成を示す図、 第1図(b)は第1図(a)のバイポーラトランジスタ
の熱平衡におけるエネルギー帯図、 第2図(a)は従来のポリシリコン・エミッタを用いた
バイポーラトランジスタの構造を示す図、 第2図(b)は第2図(a)のバイポーラトランジスタ
の熱平衡におけるエネルギー帯図である。 1……高不純物濃度のn型多結晶エミッタ領域 2……低不純物濃度のn型単結晶エミッタ領域 3……窒化シリコン薄膜 4……高不純物濃度のp型ベース領域 5……n型コレクタ領域 6……高不純物濃度のn型基板 7……窒化シリコン膜の電子に対する電位障壁 8……窒化シリコン膜の正孔に対する電位障壁 21……高不純物濃度のn型多結晶エミッタ領域 22……高不純物濃度のn型単結晶エミッタ領域 23……シリコンの自然酸化膜 24……p型ベース領域 25……n型コレクタ領域 26……高不純物濃度のn型基板 27……自然酸化膜の電子に対する電位障壁 28……自然酸化膜の正孔に対する電位障壁
FIG. 1 (a) is a diagram showing a configuration of a bipolar transistor according to an embodiment of the present invention, FIG. 1 (b) is an energy band diagram in thermal equilibrium of the bipolar transistor of FIG. 1 (a), and FIG. 2 (a). ) Is a diagram showing the structure of a conventional bipolar transistor using a polysilicon emitter, and FIG. 2 (b) is an energy band diagram in thermal equilibrium of the bipolar transistor of FIG. 2 (a). 1 ... High impurity concentration n-type polycrystalline emitter region 2 ... Low impurity concentration n-type single crystal emitter region 3 ... Silicon nitride thin film 4 ... High impurity concentration p-type base region 5 ... N-type collector region 6 ... High impurity concentration n-type substrate 7 ... Silicon nitride film electron potential barrier 8 ... Silicon nitride film hole potential barrier 21 ... High impurity concentration n-type polycrystalline emitter region 22 ... High N-type single-crystal emitter region with impurity concentration 23 ... natural oxide film of silicon 24 ... p-type base region 25 ... n-type collector region 26 ... n-type substrate with high impurity concentration 27 ... against electrons in natural oxide film Potential barrier 28 ... Potential barrier against holes in natural oxide film

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】npn型バイポーラトランジスタにおいて、
p型ベース領域とn型エミッタ領域との境界またはエミ
ッタ・ベース間接合に近接してn型エミッタ領域中に窒
化シリコン膜(SiNx,但し0.2<x<0.8)を挟在させた
ことを特徴とするバイポーラトランジスタ。
1. An npn-type bipolar transistor,
A silicon nitride film (SiN x , where 0.2 <x <0.8) is sandwiched in the n-type emitter region near the boundary between the p-type base region and the n-type emitter region or the junction between the emitter and the base. And a bipolar transistor.
【請求項2】窒化シリコン膜とベース領域の間のn型エ
ミッタ領域中におけるドナー濃度がベース領域中のアク
セプタ濃度よりも小さいことを特徴とする請求項1記載
のバイポーラトランジスタ。
2. The bipolar transistor according to claim 1, wherein the donor concentration in the n-type emitter region between the silicon nitride film and the base region is lower than the acceptor concentration in the base region.
JP1085826A 1989-04-06 1989-04-06 Bipolar transistor Expired - Lifetime JP2518385B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1085826A JP2518385B2 (en) 1989-04-06 1989-04-06 Bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1085826A JP2518385B2 (en) 1989-04-06 1989-04-06 Bipolar transistor

Publications (2)

Publication Number Publication Date
JPH02265246A JPH02265246A (en) 1990-10-30
JP2518385B2 true JP2518385B2 (en) 1996-07-24

Family

ID=13869657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1085826A Expired - Lifetime JP2518385B2 (en) 1989-04-06 1989-04-06 Bipolar transistor

Country Status (1)

Country Link
JP (1) JP2518385B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703283B1 (en) 1999-02-04 2004-03-09 International Business Machines Corporation Discontinuous dielectric interface for bipolar transistors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131902A (en) * 1977-09-30 1978-12-26 Westinghouse Electric Corp. Novel bipolar transistor with a dual-dielectric tunnel emitter
JPS62211953A (en) * 1986-03-12 1987-09-17 Nec Corp Bipolar transistor
JP2618921B2 (en) * 1987-09-29 1997-06-11 株式会社東芝 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH02265246A (en) 1990-10-30

Similar Documents

Publication Publication Date Title
US6821870B2 (en) Heterojunction bipolar transistor and method for fabricating the same
US4062034A (en) Semiconductor device having a hetero junction
US7319251B2 (en) Bipolar transistor
JPH09186172A (en) Integrated electronic device
JPH0677245A (en) Bipolar transistor and its manufacture
CN101341579A (en) Self-aligned trench field effect transistors with regrown gates and bipolar junction transistors with regrown base contact regions and methods of making
US5734183A (en) Heterojunction bipolar transistor structure
JP2000058556A (en) Manufacture of bipolar transistor having hetero structure
JPH04278545A (en) Semiconductor device and manufacture thereof
US7842973B2 (en) Semiconductor device and manufacturing method of the same
JPH02138743A (en) Bipolar transistor of hetero structure and molecular beam epitaxial growth
JP3515944B2 (en) Hetero bipolar transistor
JP2518385B2 (en) Bipolar transistor
JP3033155B2 (en) Method for manufacturing semiconductor device
TW200406919A (en) Graded-base-bandgap bipolar transistor having a constant-bandgap in the base
JPS63116465A (en) Bipolar transistor
JP2728433B2 (en) Method for manufacturing semiconductor device
US7214973B2 (en) Semiconductor device and method of manufacturing the same
JP2000031162A (en) Heterojunction bipolar transistor
US11195940B2 (en) High-voltage terahertz strained SiGe/InGaP heterojunction bipolar transistor and preparation method thereof
JPH0744185B2 (en) Semiconductor device and manufacturing method thereof
JPH0249432A (en) Heterojunction bipolar transistor
JP2576574B2 (en) Bipolar transistor
JPH09181091A (en) Fabrication of hetero junction biopolar transistor
JPH0529332A (en) Heterojunction bipolar transistor and manufacture thereof