JP2515423B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2515423B2 JP2515423B2 JP2231510A JP23151090A JP2515423B2 JP 2515423 B2 JP2515423 B2 JP 2515423B2 JP 2231510 A JP2231510 A JP 2231510A JP 23151090 A JP23151090 A JP 23151090A JP 2515423 B2 JP2515423 B2 JP 2515423B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic field
- plasma
- reaction chamber
- cleaning
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、 静電チャック等の下地にダメージを与えることなく反
応室内壁に成膜処理した際付着した反応生成物をドライ
クリーニングすることができ、かつ均一にエッチングし
てエッチングムラを生じ難くすることができる半導体装
置の製造方法を提供することを目的とし、 成膜処理後、反応室内にフッ素含有化合物ガスを導入
してフッ素含有プラズマを発生させるとともに、ミラー
磁場を印加することにより該成膜処理した際該反応室内
壁に付着した反応生成物を除去する工程を含むように構
成する。
応室内壁に成膜処理した際付着した反応生成物をドライ
クリーニングすることができ、かつ均一にエッチングし
てエッチングムラを生じ難くすることができる半導体装
置の製造方法を提供することを目的とし、 成膜処理後、反応室内にフッ素含有化合物ガスを導入
してフッ素含有プラズマを発生させるとともに、ミラー
磁場を印加することにより該成膜処理した際該反応室内
壁に付着した反応生成物を除去する工程を含むように構
成する。
本発明は、マイクロ波プラズマを利用して化学気相成
長（Chemical Vapor Deposition:CVD）を行う装置等
のプラズマ処理装置の清浄化工程を有する半導体装置の
製造方法に関する。
長（Chemical Vapor Deposition:CVD）を行う装置等
のプラズマ処理装置の清浄化工程を有する半導体装置の
製造方法に関する。
現在、半導体集積回路装置には更なる高集積化及び高
密度化が要求されていることから、諸素子を組み込む為
に必要とされる被膜は高い純度及び高い品質が要求され
る。
密度化が要求されていることから、諸素子を組み込む為
に必要とされる被膜は高い純度及び高い品質が要求され
る。
そのような良質な被膜から得られるか否かは、気相成
長装置等プラズマ処理装置の清浄度に依存するところが
大きい。
長装置等プラズマ処理装置の清浄度に依存するところが
大きい。
したがって、プラズマ処理装置を清浄化する為の優れ
た方法を開発することが必要である。
た方法を開発することが必要である。
従来、半導体集積回路装置に於ける被膜を形成する
際、その適用技術が高温CVDプロセスであれば、気相成
長装置に於ける真空チャンバ内の清浄化は、フッ酸等を
用いたウエット洗浄で行うことが多く、また、適用技術
が高周波プラズマCVDプロセスであれば、エッチング・
ガスをCF4＋O2（10〔％〕）とする高周波プラズマ・ク
リーニングを行うことが多い。
際、その適用技術が高温CVDプロセスであれば、気相成
長装置に於ける真空チャンバ内の清浄化は、フッ酸等を
用いたウエット洗浄で行うことが多く、また、適用技術
が高周波プラズマCVDプロセスであれば、エッチング・
ガスをCF4＋O2（10〔％〕）とする高周波プラズマ・ク
リーニングを行うことが多い。
ところで、前記CVD技術は、高温状態に於ける熱反応
を利用するもであるから、成膜すべき基板が高温に耐え
られるもの、そして、電極・配線材料は高温で損傷され
ないもの等の条件があって、その適用範囲が著しく制限
されるという欠点がある。
を利用するもであるから、成膜すべき基板が高温に耐え
られるもの、そして、電極・配線材料は高温で損傷され
ないもの等の条件があって、その適用範囲が著しく制限
されるという欠点がある。
その欠点を解消する為、近年、マイクロ波プラズマを
利用して100〔℃〕〜400〔℃〕の低温でCVDを実施でき
る技術が開発されている。
利用して100〔℃〕〜400〔℃〕の低温でCVDを実施でき
る技術が開発されている。
このCVD技術は、将来、超高集積化された半導体集積
回路装置を製造する為の技術として期待されていて、更
に低温での良質な成膜を可能にする為の開発が行われて
いる。
回路装置を製造する為の技術として期待されていて、更
に低温での良質な成膜を可能にする為の開発が行われて
いる。
この低温マイクロ波プラズマCVD装置に於ける真空チ
ャンバをクリーニングするには、通常、フッ酸を用いた
ウエット洗浄法、或いは、CF4＋O2プラズマを用いたド
ライ・エッチング法が適用されている。
ャンバをクリーニングするには、通常、フッ酸を用いた
ウエット洗浄法、或いは、CF4＋O2プラズマを用いたド
ライ・エッチング法が適用されている。
前記説明した低温マイクロ波プラズマCVD装置に於け
る真空チャンバの清浄化方法に於けるウエット洗浄法を
実施する場合、装置を分解する必要があり、そして、組
み立てた場合に、僅少ではあるが、元の状態とずれを生
じ、真空系の再現性を保証することができない。また、
装置を分解するには、超高真空→大気復帰→真空チャン
バ清浄化→乾燥→超高真空復帰、なるプロセスを経るの
であるから、そのダウン・タイムは長いものとなり、生
産性の面からは大きな障害になる。
る真空チャンバの清浄化方法に於けるウエット洗浄法を
実施する場合、装置を分解する必要があり、そして、組
み立てた場合に、僅少ではあるが、元の状態とずれを生
じ、真空系の再現性を保証することができない。また、
装置を分解するには、超高真空→大気復帰→真空チャン
バ清浄化→乾燥→超高真空復帰、なるプロセスを経るの
であるから、そのダウン・タイムは長いものとなり、生
産性の面からは大きな障害になる。
また、他の清浄化方法、即ち、エッチング・ガスとし
てCF4＋O2を用いたドライ・エッチング法を実施した場
合、クリーニング効果は僅かであって、エッチング・レ
ートや材料の選択性の面で問題がある。
てCF4＋O2を用いたドライ・エッチング法を実施した場
合、クリーニング効果は僅かであって、エッチング・レ
ートや材料の選択性の面で問題がある。
上記問題を解決する従来技術としては、真空チャンバ
内に三フッ化窒素（NF3）等を導入してプラズマを発生
させ、かつカスプ磁場プロファイルを制御して清浄化を
行う方法が挙げられる。以下、図面を用いて説明する。
内に三フッ化窒素（NF3）等を導入してプラズマを発生
させ、かつカスプ磁場プロファイルを制御して清浄化を
行う方法が挙げられる。以下、図面を用いて説明する。
第５図は従来のプラズマ処理装置の要部説明図を表し
ている。第５図に於いて、31は反応室、32は空洞共振器
（プラズマ生成室）、33は透光性アルミナ板、34は導波
管、35はガス導入管、36はウエハ・サセプタ、37は拡散
磁場用ソレノイド・コイル、38はカスプ磁場用ソレノイ
ド・コイルをそれぞれ示している。
ている。第５図に於いて、31は反応室、32は空洞共振器
（プラズマ生成室）、33は透光性アルミナ板、34は導波
管、35はガス導入管、36はウエハ・サセプタ、37は拡散
磁場用ソレノイド・コイル、38はカスプ磁場用ソレノイ
ド・コイルをそれぞれ示している。
このプラズマ処理装置では、マイクロ波空洞共振モー
ド或いはECR（Electron Cyclotron Resonance）共振
モードに於いて、ガス導入管35から三フッ化窒素（N
F3）或いは三フッ化塩素（ClF3）等のガスを空洞共振器
32に導入してプラズマ化する。このプラズマ生成時に於
ける圧力は８×10-2〔Torr〕以下とする。生成されたプ
ラズマ、特に、イオンの入射エネルギーを適正な値に制
御する為に必要な拡散（発散）磁場用ソレノイド・コイ
ル37（或いは基板高周波バイアス印加機構）を配置し、
プラズマ化したイオンやラジカルなどの活性種を用いて
反応室31内をドライ・エッチングするものである。
ド或いはECR（Electron Cyclotron Resonance）共振
モードに於いて、ガス導入管35から三フッ化窒素（N
F3）或いは三フッ化塩素（ClF3）等のガスを空洞共振器
32に導入してプラズマ化する。このプラズマ生成時に於
ける圧力は８×10-2〔Torr〕以下とする。生成されたプ
ラズマ、特に、イオンの入射エネルギーを適正な値に制
御する為に必要な拡散（発散）磁場用ソレノイド・コイ
ル37（或いは基板高周波バイアス印加機構）を配置し、
プラズマ化したイオンやラジカルなどの活性種を用いて
反応室31内をドライ・エッチングするものである。
また、このプラズマ処理装置では、カスプ磁場用ソレ
ノイド・コイル38に流す電流の如何に依って、反応室31
内に於けるプラズマのカスプ面を移動させることができ
る。
ノイド・コイル38に流す電流の如何に依って、反応室31
内に於けるプラズマのカスプ面を移動させることができ
る。
次に、第６図はカスプ面の移動を説明する為の要部説
明図を表している。第６図において、C1、C2、C3はカス
プ磁場用ソレノイド・コイル38に流す電流に依って移動
したカスプ面を示している。
明図を表している。第６図において、C1、C2、C3はカス
プ磁場用ソレノイド・コイル38に流す電流に依って移動
したカスプ面を示している。
このように、カスプ面、従って、均一プラズマの領域
を移動させることで、反応室31内の隅々までドライ・エ
ッチングすることができる。
を移動させることで、反応室31内の隅々までドライ・エ
ッチングすることができる。
上記した従来の半導体装置の製造方法では、真空チャ
ンバ内にNF3或いはClF3等のガスを導入してプラズマを
発生させ、かつカスプ磁場プロファイルを制御して清浄
化を行っているため、プラズマ処理装置に於ける真空反
応室１内壁に成膜処理した際付着した反応生成物を高速
でドライ・クリーニングするこができ、反応室１内のコ
ーナ部分の隅々までクリーニングすることができるとい
う利点があるが、カスプ磁場は局部的に強くプラズマが
発生するため、静電チャック等の下地にまで荷電粒子に
よるダメージが入ってしまうという問題があった。ま
た、カスプ磁場プロファイルを制御して清浄化を行って
いるため、全体的に均一にエッチングし難く、エッチン
グムラが生じるという問題もあった。
ンバ内にNF3或いはClF3等のガスを導入してプラズマを
発生させ、かつカスプ磁場プロファイルを制御して清浄
化を行っているため、プラズマ処理装置に於ける真空反
応室１内壁に成膜処理した際付着した反応生成物を高速
でドライ・クリーニングするこができ、反応室１内のコ
ーナ部分の隅々までクリーニングすることができるとい
う利点があるが、カスプ磁場は局部的に強くプラズマが
発生するため、静電チャック等の下地にまで荷電粒子に
よるダメージが入ってしまうという問題があった。ま
た、カスプ磁場プロファイルを制御して清浄化を行って
いるため、全体的に均一にエッチングし難く、エッチン
グムラが生じるという問題もあった。
そこで、本発明は、静電チャック等の下地にダメージ
を与えることなく反応室内壁に成膜処理した際付着した
反応生成物ドライクリーニングすることができ、かつ均
一にエッチングしてエッチングムラを生じ難くすること
ができる半導体装置の製造方法を提供することを目的と
している。
を与えることなく反応室内壁に成膜処理した際付着した
反応生成物ドライクリーニングすることができ、かつ均
一にエッチングしてエッチングムラを生じ難くすること
ができる半導体装置の製造方法を提供することを目的と
している。
本発明による半導体装置の製造方法は上記目的達成の
ため、成膜処理後、反応室内にフッ素含有化合物ガスを
導入してフッ素含有プラズマを発生させるとともに、ミ
ラー磁場を印加することにより該成膜処理した際該反応
室内壁に付着した反応生成物を除去する工程を含むもの
である。
ため、成膜処理後、反応室内にフッ素含有化合物ガスを
導入してフッ素含有プラズマを発生させるとともに、ミ
ラー磁場を印加することにより該成膜処理した際該反応
室内壁に付着した反応生成物を除去する工程を含むもの
である。
本発明に係るフッ素含有化合物ガスには、NF3ガス、C
lF3ガス等が挙げられる。
lF3ガス等が挙げられる。
本発明は、Si系化合物（Sio2等）等を成膜するプラズ
マ処理装置、熱CVD装置等の反応室内に付着した反応生
成物を除去させる場合に好ましく適用させることができ
る。
マ処理装置、熱CVD装置等の反応室内に付着した反応生
成物を除去させる場合に好ましく適用させることができ
る。
本発明においては、ミラー磁場を印加させて反応生成
物を除去させる圧力としては低圧（例えば１×10-2Tor
r）の場合よりも高圧（例えば１×10-3Torr）の場合の
方が好ましく、この高圧の場合低圧の場合よりも更に静
電チャック等の下地にダメージを与えることなく反内室
内壁に付着した反応生成物を均一に除去することができ
る。
物を除去させる圧力としては低圧（例えば１×10-2Tor
r）の場合よりも高圧（例えば１×10-3Torr）の場合の
方が好ましく、この高圧の場合低圧の場合よりも更に静
電チャック等の下地にダメージを与えることなく反内室
内壁に付着した反応生成物を均一に除去することができ
る。
本発明においては、フッ素含有化合物ガスに他のガス
を混入させてエッチングレートを調節したり選択性を調
節したりしてもよく、例えばO2ガス、N2Oガス等を混入
させてエッチングレートを向上させてもよい。
を混入させてエッチングレートを調節したり選択性を調
節したりしてもよく、例えばO2ガス、N2Oガス等を混入
させてエッチングレートを向上させてもよい。
第２図に示す比較例のカスプ磁場の場合では、横方
向、縦方向のエッチングムラが大きく全体的にエッチン
グし過ぎの傾向があるうえウエハーホルダーを多量にエ
ッチングしてダメージを与えており、また、第３図
（ｂ）に示す比較例の発散磁場の場合では、ウエハーホ
ルダーをエッチングし難くなるが横方向のエッチングム
ラが大きく生じていたのに対し、第４図（ａ）、
（ｂ）、（ｃ）に示す本発明のミラー磁場の場合では、
横方向、縦方向のエッチングムラが極端に小さくなって
おり、カスプ磁場の場合よりもウエハーホルダーをエッ
チングし難くできることが判った。
向、縦方向のエッチングムラが大きく全体的にエッチン
グし過ぎの傾向があるうえウエハーホルダーを多量にエ
ッチングしてダメージを与えており、また、第３図
（ｂ）に示す比較例の発散磁場の場合では、ウエハーホ
ルダーをエッチングし難くなるが横方向のエッチングム
ラが大きく生じていたのに対し、第４図（ａ）、
（ｂ）、（ｃ）に示す本発明のミラー磁場の場合では、
横方向、縦方向のエッチングムラが極端に小さくなって
おり、カスプ磁場の場合よりもウエハーホルダーをエッ
チングし難くできることが判った。
以下、本発明を図面に基づいて説明する。
第１図〜第４図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第１図は一実施例のプ
ラズマ処理装置の要部説明図、第２図〜第４図は一実施
例の効果を説明する図である。これらの図に於いて、１
は反応室、２は空洞共振器（プラズマ生成室）、３は透
光性アルミナ板、４は導波管、５はガス導入管、６はウ
エハ・サセプタ、７は拡散磁場用ソレノイド・コイル、
８はミラー磁場用ソレノイド・コイルをそれぞれ示して
いる。
の一実施例を説明する図であり、第１図は一実施例のプ
ラズマ処理装置の要部説明図、第２図〜第４図は一実施
例の効果を説明する図である。これらの図に於いて、１
は反応室、２は空洞共振器（プラズマ生成室）、３は透
光性アルミナ板、４は導波管、５はガス導入管、６はウ
エハ・サセプタ、７は拡散磁場用ソレノイド・コイル、
８はミラー磁場用ソレノイド・コイルをそれぞれ示して
いる。
この第１図に示すプラズマ処理装置では、マイクロ波
空洞共振モード或いはECR共振モードに於いて、ガス導
入管５から三フッ化窒素（NF3）或いは三フッ化塩素（C
lF3）等のガスを空洞共振器２に導入してプラズマ化す
る。このプラズマ生成時に於ける圧力は８×10-2〔Tor
r〕以下とする。生成されたプラズマ、特に、イオンの
入射エネルギーを適当な値に制御する為に必要な拡散
（発散）磁場用ソレノイド・コイル７（或るいは基板高
周波バイアス印加機構）を配置し、プラズマ化したイオ
ンやラジカル等の活性種を用いて反応室１内をドライ・
エッチングするものである。
空洞共振モード或いはECR共振モードに於いて、ガス導
入管５から三フッ化窒素（NF3）或いは三フッ化塩素（C
lF3）等のガスを空洞共振器２に導入してプラズマ化す
る。このプラズマ生成時に於ける圧力は８×10-2〔Tor
r〕以下とする。生成されたプラズマ、特に、イオンの
入射エネルギーを適当な値に制御する為に必要な拡散
（発散）磁場用ソレノイド・コイル７（或るいは基板高
周波バイアス印加機構）を配置し、プラズマ化したイオ
ンやラジカル等の活性種を用いて反応室１内をドライ・
エッチングするものである。
また、このプラズマ処理装置では、ミラー磁場用ソレ
ノイド・コイル８に流す電流の如何に依って、反応室１
内にミラー磁場を印加させることができる。
ノイド・コイル８に流す電流の如何に依って、反応室１
内にミラー磁場を印加させることができる。
次に、その製造方法について説明する。
まず、第１図（ａ）に示すECRプラズマ処理装置を用
い、例えばCVD法によりSi基板上にSiO2を堆積してシリ
コン酸化膜を成膜する。この時、反応室１内壁に反応生
成物としてシリコン酸化膜が付着する。次に、この成膜
処理後、反応室１内にフッ素含有化合物ガスとして例え
ばNF3ガス、40sccmを導入してNF3プラズマを発生させる
とともに、ミラー磁場を印加させることにより、成膜処
理した際反応室１内壁に付着した反応生成物のシリコン
酸化膜を除去する。なお、ここでのミラー磁場は例えば
拡散磁場用ソレノイド・コイル７の電流値150A、ミラー
磁場用ソレノイド・コイル８の電流値174Aにより形成す
る。このクリーニング処理は成膜処理後に行うものであ
り、プラズマ処理装置、熱CVD装置等を用いるMOSトラン
ジスタ等の半導体装置の製造方法に好ましく適用させる
ことができる。
い、例えばCVD法によりSi基板上にSiO2を堆積してシリ
コン酸化膜を成膜する。この時、反応室１内壁に反応生
成物としてシリコン酸化膜が付着する。次に、この成膜
処理後、反応室１内にフッ素含有化合物ガスとして例え
ばNF3ガス、40sccmを導入してNF3プラズマを発生させる
とともに、ミラー磁場を印加させることにより、成膜処
理した際反応室１内壁に付着した反応生成物のシリコン
酸化膜を除去する。なお、ここでのミラー磁場は例えば
拡散磁場用ソレノイド・コイル７の電流値150A、ミラー
磁場用ソレノイド・コイル８の電流値174Aにより形成す
る。このクリーニング処理は成膜処理後に行うものであ
り、プラズマ処理装置、熱CVD装置等を用いるMOSトラン
ジスタ等の半導体装置の製造方法に好ましく適用させる
ことができる。
次に、実験結果に基づいて本発明の効果を説明する。
第１図に示すECRプラズマ処理装置を用い、反応室１
内壁（第１図に示すＸ部）に5000Åの熱酸化膜を形成し
た試験片（Si板）を配置し、カスプ磁場（比較例）、発
散磁場（比較例）、ミラー磁場（本発明）の各クリーニ
ング処理した後、光学的（干渉）膜厚測定装置を用いて
各クリーニング処理後の熱酸化膜膜厚を求め、その膜厚
からエッチングレート（Å／分）を求めた。カスプ磁
場、発散磁場、ミラー磁場は拡散磁場用ソレノイド・コ
イル７及びミラー磁場用ソレノイド・コイル８の電流の
印加方法を適宜調節して各々形成した。即ち、第２図の
比較例は低圧力域、カスプ磁場でのドライクリーニング
特性を示す図である。第３図（ａ）、（ｂ）の比較例は
低圧力域でのミラー磁場と発散磁場でのドライクリーニ
ング特性を各々示す図である。第４図（ａ）、（ｂ）、
（ｃ）の本発明は高圧力域、ミラー磁場でのドライクリ
ーニング特性を示す図である。各図の横軸は第１図に示
す反応室１内壁Ｘ部の上部ウエハーホルダー側から下部
アパーチャー側までの反応室１距離を示しており、縦軸
は反応室１内壁Ｘ部の熱酸化膜のエッチングレートを示
しており、ウエハーホルダー（ウエハ・サセプタ６）の
エッチングレートも示している。
内壁（第１図に示すＸ部）に5000Åの熱酸化膜を形成し
た試験片（Si板）を配置し、カスプ磁場（比較例）、発
散磁場（比較例）、ミラー磁場（本発明）の各クリーニ
ング処理した後、光学的（干渉）膜厚測定装置を用いて
各クリーニング処理後の熱酸化膜膜厚を求め、その膜厚
からエッチングレート（Å／分）を求めた。カスプ磁
場、発散磁場、ミラー磁場は拡散磁場用ソレノイド・コ
イル７及びミラー磁場用ソレノイド・コイル８の電流の
印加方法を適宜調節して各々形成した。即ち、第２図の
比較例は低圧力域、カスプ磁場でのドライクリーニング
特性を示す図である。第３図（ａ）、（ｂ）の比較例は
低圧力域でのミラー磁場と発散磁場でのドライクリーニ
ング特性を各々示す図である。第４図（ａ）、（ｂ）、
（ｃ）の本発明は高圧力域、ミラー磁場でのドライクリ
ーニング特性を示す図である。各図の横軸は第１図に示
す反応室１内壁Ｘ部の上部ウエハーホルダー側から下部
アパーチャー側までの反応室１距離を示しており、縦軸
は反応室１内壁Ｘ部の熱酸化膜のエッチングレートを示
しており、ウエハーホルダー（ウエハ・サセプタ６）の
エッチングレートも示している。
また、各図に示すμPoは1800W、SCは拡散磁場用ソレ
ノイド・コイル７の電流値、SSCはミラー磁場用ソレノ
イド・コイル８の電流値、WHはウエハーホルダーからの
距離である。
ノイド・コイル７の電流値、SSCはミラー磁場用ソレノ
イド・コイル８の電流値、WHはウエハーホルダーからの
距離である。
すなわち、第２図に示す比較例のカスプ磁場の場合で
は、横方向、縦方向のエッチングムラが大きく全体的に
エッチングし過ぎの傾向があるうえウエハーホルダーも
多量にエッチングしてダメージを与えており、また、第
３図（ｂ）に示す比較例の発散磁場の場合では、ウエハ
ーホルダーをエッチングし難くなるが横方向のエッチン
グムラが大きく生じていたのに対し、第３図（ａ）及び
第４図（ａ）、（ｂ）、（ｃ）に示す本発明のミラー磁
場の場合では、横方向、縦方向のエッチングムラが小さ
くなっており、カスプ磁場の場合よりもウエハーホルダ
ーをエッチングし難くすることができることが判った。
また、本発明のミラー磁場の場合、第３図（ａ）に示す
低圧域の場合よりも第４図に示す高圧域の場合の方がウ
エハーホルダーを更にエッチングし難くすることができ
好ましいことが判った。
は、横方向、縦方向のエッチングムラが大きく全体的に
エッチングし過ぎの傾向があるうえウエハーホルダーも
多量にエッチングしてダメージを与えており、また、第
３図（ｂ）に示す比較例の発散磁場の場合では、ウエハ
ーホルダーをエッチングし難くなるが横方向のエッチン
グムラが大きく生じていたのに対し、第３図（ａ）及び
第４図（ａ）、（ｂ）、（ｃ）に示す本発明のミラー磁
場の場合では、横方向、縦方向のエッチングムラが小さ
くなっており、カスプ磁場の場合よりもウエハーホルダ
ーをエッチングし難くすることができることが判った。
また、本発明のミラー磁場の場合、第３図（ａ）に示す
低圧域の場合よりも第４図に示す高圧域の場合の方がウ
エハーホルダーを更にエッチングし難くすることができ
好ましいことが判った。
本発明によれば、静電チャック等の下地にダメージを
与えることなく反応室内壁に成膜処理した際付着した反
応生成物をドライクリーニングすることができ、かつ均
一にエッチングしてエッチングムラを生じ難くすること
ができるという効果がある。
与えることなく反応室内壁に成膜処理した際付着した反
応生成物をドライクリーニングすることができ、かつ均
一にエッチングしてエッチングムラを生じ難くすること
ができるという効果がある。
第１図〜第４図は本発明に係る半導体装置の製造方法の
一実施例を説明する図であり、 第１図は一実施例のプラズマ処理装置の要部説明図、 第２図〜第４図は一実施例の効果を説明する図、 第５図は従来例のプラズマ処理装置の要部説明図、 第６図は従来例のカスプ面の移動を説明する為の要部説
明図である。 １……反応室。
一実施例を説明する図であり、 第１図は一実施例のプラズマ処理装置の要部説明図、 第２図〜第４図は一実施例の効果を説明する図、 第５図は従来例のプラズマ処理装置の要部説明図、 第６図は従来例のカスプ面の移動を説明する為の要部説
明図である。 １……反応室。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−75373（ＪＰ，Ａ) 特開 平３−91238（ＪＰ，Ａ) 特開 平１−87773（ＪＰ，Ａ)
Claims (1)
- 【請求項１】成膜処理後、反応室（１）内にフッ素含有
化合物ガスを導入してフッ素含有プラズマを発生させる
とともに、ミラー磁場を印加することにより該成膜処理
した際該反応室（１）内壁に付着した反応生成物を除去
する工程を含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2231510A JP2515423B2 (ja) | 1990-08-31 | 1990-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2231510A JP2515423B2 (ja) | 1990-08-31 | 1990-08-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04110469A JPH04110469A (ja) | 1992-04-10 |
| JP2515423B2 true JP2515423B2 (ja) | 1996-07-10 |
Family
ID=16924621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2231510A Expired - Fee Related JP2515423B2 (ja) | 1990-08-31 | 1990-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2515423B2 (ja) |
-
1990
- 1990-08-31 JP JP2231510A patent/JP2515423B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04110469A (ja) | 1992-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6110836A (en) | Reactive plasma etch cleaning of high aspect ratio openings | |
| KR102550244B1 (ko) | 유전체 재료의 식각을 위한 사전 세척 | |
| US6008139A (en) | Method of etching polycide structures | |
| US6235214B1 (en) | Plasma etching of silicon using fluorinated gas mixtures | |
| KR20150109401A (ko) | 실리콘 질화물 유전체 필름을 패터닝하는 방법 | |
| JP2005508078A (ja) | 高アスペクト比形態のエッチング方法 | |
| US20040209468A1 (en) | Method for fabricating a gate structure of a field effect transistor | |
| TW201721712A (zh) | 清洗方法 | |
| US5880033A (en) | Method for etching metal silicide with high selectivity to polysilicon | |
| KR100595090B1 (ko) | 포토레지스트 마스크를 사용한 개선된 엣칭방법 | |
| TW202004902A (zh) | 基板處理方法及基板處理裝置 | |
| TWI823962B (zh) | 電漿處理期間減少微粒形成之卡盤的保護層 | |
| US10991594B2 (en) | Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces | |
| US6746925B1 (en) | High-k dielectric bird's beak optimizations using in-situ O2 plasma oxidation | |
| US20210287908A1 (en) | Sidewall Protection Layer formation for Substrate Processing | |
| US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
| US20220336223A1 (en) | Directional selective junction clean with field polymer protections | |
| JP2515423B2 (ja) | 半導体装置の製造方法 | |
| US11342195B1 (en) | Methods for anisotropic etch of silicon-based materials with selectivity to organic materials | |
| US10283370B1 (en) | Silicon addition for silicon nitride etching selectivity | |
| US5520770A (en) | Method of fabricating semiconductor device | |
| US10811273B2 (en) | Methods of surface restoration for nitride etching | |
| TWI747931B (zh) | 成膜方法 | |
| JPH0375373A (ja) | プラズマ処理装置の清浄化方法 | |
| KR102658106B1 (ko) | 타이트한 공간들에서 실리콘을 등방성으로 에칭하기 위한 잔여물이 없는 시스템들 및 방법들 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |