JP2513888B2 - Microprocessor - Google Patents
MicroprocessorInfo
- Publication number
- JP2513888B2 JP2513888B2 JP2036638A JP3663890A JP2513888B2 JP 2513888 B2 JP2513888 B2 JP 2513888B2 JP 2036638 A JP2036638 A JP 2036638A JP 3663890 A JP3663890 A JP 3663890A JP 2513888 B2 JP2513888 B2 JP 2513888B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- line
- terminal
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、デバッグ支援機能を有するマイクロプロ
セッサに係り、特にマイクロプロセッサ・システムの開
発においてハードウェアのデバッグを支援する手段を提
供するマイクロプロセッサに関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microprocessor having a debug support function, and more particularly to a microprocessor providing means for assisting hardware debug in the development of a microprocessor system. It is a thing.
第3図は、マイクロプロセッサ・システムの従来のハ
ードウェアのデバック環境を示したものである。第3図
において、11はマイクロプロセッサ・システム、1はデ
ータ処理を行なうマイクロプロセッサ・21はマイクロプ
ロセッサ1の入出力信号線、6は信号測定を行なうロジ
ックアナライザ、7はロジックアナライザ6で信号を測
定するためにA線〜F線などに接続する計測用プローブ
である。FIG. 3 shows a conventional hardware debug environment of a microprocessor system. In FIG. 3, 11 is a microprocessor system, 1 is a microprocessor for data processing, 21 is an input / output signal line of the microprocessor 1, 6 is a logic analyzer for measuring signals, and 7 is a logic analyzer 6 for measuring signals. In order to do this, it is a measurement probe that is connected to the A line to F line.
次にデバッグ方法について説明する。ハードウェアの
デバッグでは、マイクロプロセッサ1の信号線を調べ、
各信号線のタイミング等を検証することが多い。測定機
器にはロジックアナライザ6が使用される。測定すると
きは、測定したい信号線とサンプリング開始条件を設定
するための信号線にロジックアナライザ6のプローブ7
を接続し、信号線のサンプリングを開始する条件を設定
する。Next, a debugging method will be described. In hardware debugging, check the signal line of the microprocessor 1,
The timing of each signal line is often verified. A logic analyzer 6 is used as the measuring device. When measuring, connect the signal line you want to measure and the signal line for setting the sampling start condition to the probe 7 of the logic analyzer 6.
Connect to and set the conditions for starting sampling of the signal line.
例えば、第4図で示されているE線の信号と、F線の
信号との時点T3からの信号タイミングを調べる場合を考
える。測定対象のE線及びF線と、サンプリング開始条
件設定のためのA線、B線、C線及びD線にロジックア
ナライザ6のプローブ7を接続する。このときサンプリ
ングの条件は、A線=‘1'、B線=‘0'、C線=‘1'及
びD線=‘1'の論理積でロジックアナライザ6に設定す
ることになる。For example, consider a case where the signal timings of the E line signal and the F line signal shown in FIG. 4 from time T3 are examined. The probe 7 of the logic analyzer 6 is connected to the E line and F line to be measured and the A line, B line, C line and D line for setting the sampling start condition. At this time, the sampling condition is set in the logic analyzer 6 by a logical product of A line = '1', B line = '0', C line = '1', and D line = '1'.
従来のマイクロプロセッサ・システムのハードウェア
のデバッグにおいて、ロジックアナライザで信号線を測
定する場合は、測定の対象とする信号線の他にサンプリ
ング開始条件を設定するための信号線にもプローブを接
続しなければならない。また、サンプリング開始条件を
変更するときはプローブを接続し直したりサンプリング
開始条件を設定し直したりしなければならない。When measuring a signal line with a logic analyzer in hardware debugging of a conventional microprocessor system, connect the probe to the signal line to set the sampling start condition in addition to the signal line to be measured. There must be. Also, when changing the sampling start condition, it is necessary to reconnect the probe and set the sampling start condition again.
この発明は、上位のような問題点を解消するためにな
されたもので、マイクロプロセッサ・システムのハード
ウェアのデバック効率の向上を図れるマイクロプロセッ
サを得ることを目的とする。The present invention has been made to solve the above problems, and an object thereof is to obtain a microprocessor capable of improving the debugging efficiency of hardware of a microprocessor system.
この発明に係るマイクロプロセッサは、測定すべき信
号を出力するための信号測定用出力端子3と、信号の入
出力を行なうための入出力信号端子2と、上記信号測定
用出力端子3から出力したい信号を上記入出力信号端子
2の入出力信号の中からソフトウェアによって設定する
信号出力制御レジスタ4と、この信号出力制御レジスタ
4に設定された信号を上記信号測定用出力端子3に出力
する信号出力手段5とを備えたものである。The microprocessor according to the present invention wants to output from the signal measuring output terminal 3 for outputting the signal to be measured, the input / output signal terminal 2 for inputting / outputting the signal, and the signal measuring output terminal 3. A signal output control register 4 for setting a signal from the input / output signal of the input / output signal terminal 2 by software, and a signal output for outputting the signal set in the signal output control register 4 to the signal measurement output terminal 3 And means 5.
信号出力制御レジスタ4は、信号測定用出力端子3か
ら出力したい信号を、入出力信号端子2の入出力信号の
中からソフトウェアによって設定する。信号出力制御手
段5は、信号出力制御レジスタ4に設定された信号を信
号測定用出力端子3に出力する。この信号測定用出力端
子3から出力された信号により、デバッグが行なわれ
る。The signal output control register 4 sets the signal to be output from the signal measurement output terminal 3 from the input / output signals of the input / output signal terminal 2 by software. The signal output control means 5 outputs the signal set in the signal output control register 4 to the signal measurement output terminal 3. Debugging is performed by the signal output from the signal measuring output terminal 3.
第1図はこの発明の一実施例に係るマイクロプロセッ
サの構成図である。第1図において、1はマイクロプロ
セッサ、3は測定すべき信号を出力するための信号測定
用出力端子、2は信号の入出力を行なうための入出力信
号端子、4は信号測定用出力端子3から出力したい信号
を入出力信号端子2の入出力信号の中からソフトウェア
によって設定する信号出力制御レジスタ、5は信号出力
制御レジスタ4に設定された信号を信号測定用出力端子
3に出力する信号出力制御手段である。FIG. 1 is a block diagram of a microprocessor according to an embodiment of the present invention. In FIG. 1, 1 is a microprocessor, 3 is a signal measuring output terminal for outputting a signal to be measured, 2 is an input / output signal terminal for inputting / outputting signals, and 4 is a signal measuring output terminal 3. The signal output control register for setting the signal to be output from the input / output signal of the input / output signal terminal 2 by software, 5 is the signal output for outputting the signal set in the signal output control register 4 to the signal measurement output terminal 3. It is a control means.
次にこの実施例の動作について説明する。ここの説明
では従来例と同じく、第4図に示されるE線の信号とF
線の信号との時点T3からの信号タイミングを測定する場
合を考える。まず、第3図に示すようなロジックアナラ
イザ6のプローブ7を第1図に示す入出力端子2のE線
とF線、及び信号測定用出力端子3に接続する。サンプ
リングの開始条件は信号測定用出力端子3から論理‘1'
の信号を出力されるように信号測定用出力端子=‘1'を
ロジックアナライザ6に設定する。次にマイクロプロセ
ッサ1のソフトウェアによって、A線=‘1'、B線=
‘0'、C線=‘1'及びD線=‘1'の論理積が成立したと
き信号測定用出力端子3から論理‘1'の信号が出力され
るように信号出力制御レジスタ4を設定する。信号出力
制御レジスタ4は第2図に示されるように各信号に応じ
たフィールドが割り当てられている。このフィールドに
設定される数値により、その信号が‘0'の時に信号測定
用出力端子3に論理‘1'の信号を出力するか、その信号
が‘1'の時に信号測定用出力端子3に論理‘1'の信号を
出力するか、あるいはその信号は信号測定用出力端子3
の信号とは無関係であるかが決定される。A線,B線,C
線,…等の複数の信号に関して信号出力制御レジスタ4
のフィールドが設定された場合は、その論理積によって
上記のような決定がなされる。このように信号出力制御
レジスタ4に設定された信号は、信号出力制御手段5に
より読み出され上記決定に従って信号測定用出力端子3
から出力される。この出力された信号を第3図に示すよ
うなロジックアナライザ6で測定を行なうことにより、
マイクロプロセッサ1のハードウェアのデバッグが可能
となる。Next, the operation of this embodiment will be described. In this explanation, as in the conventional example, the signal of the E line and the F line shown in FIG.
Consider the case where the signal timing from the time T3 with the signal on the line is measured. First, the probe 7 of the logic analyzer 6 as shown in FIG. 3 is connected to the E and F lines of the input / output terminal 2 and the signal measuring output terminal 3 shown in FIG. Sampling start condition is logic '1' from signal measurement output terminal 3
The signal measurement output terminal = '1' is set in the logic analyzer 6 so that the signal of FIG. Next, by the software of the microprocessor 1, A line = '1', B line =
Set the signal output control register 4 so that a signal of logic "1" is output from the signal measurement output terminal 3 when the logical product of "0", C line = "1" and D line = "1" is established. To do. As shown in FIG. 2, the signal output control register 4 is assigned a field corresponding to each signal. Depending on the numerical value set in this field, output a signal of logic "1" to the signal measurement output terminal 3 when the signal is "0", or to the signal measurement output terminal 3 when the signal is "1". Output the signal of logic '1', or the signal is output terminal 3 for signal measurement.
Is irrelevant to the signal at. A line, B line, C
Signal output control register 4 for a plurality of signals such as lines, ...
If the field is set, the logical product of the fields makes the above determination. The signal thus set in the signal output control register 4 is read by the signal output control means 5 and the signal measuring output terminal 3 is read according to the above determination.
Output from By measuring the output signal with the logic analyzer 6 as shown in FIG. 3,
The hardware of the microprocessor 1 can be debugged.
このように上記実施例のマイクロプロセッサ1は、信
号測定用出力端子3に出力すべき信号をソフトウェアで
選択できるので、ロジックアナライザで使うサンプリン
グ開始条件入力用のプローブをその信号測定用出力端子
3につなぐだけでよい。また、サンプリング条件の変更
も、プローブをつなぎ変えずにソフトウェアによる変更
だけで対応できることになる。As described above, since the microprocessor 1 of the above-described embodiment can select the signal to be output to the signal measurement output terminal 3 by software, the sampling start condition input probe used in the logic analyzer is set to the signal measurement output terminal 3. All you have to do is connect them. Also, changes in sampling conditions can be handled only by software without changing probes.
以上のように本発明によれば、信号測定用出力端子か
ら出力したい信号を入出力信号端子の入出力信号の中か
らソフトウェアによって測定する信号出力制御レジスタ
と、この信号出力制御レジスタに設定された信号を信号
測定用出力端子に出力する信号制御手段とを備えて構成
したので、入出力信号の中から信号測定用出力端子へ出
力する信号を選択でき、従来のようにロジックアナライ
ザのサンプリング開始条件の設定のために複数のプロー
ブを信号線に接続しなければならなかった場合でも、1
本のプローブを接続するだけで済み、また、サンプリン
グ開始条件を変更する場合も、信号出力制御レジスタに
設定する信号を変更するだけでよく、従来のようにプロ
ーブを接続し直して、その後サンプリング開始条件を変
更するというような手間が省くことができ、したがって
マイクロプロセッサ・システムのハードウェアのデバッ
グ効率が向上するという効果が得られる。As described above, according to the present invention, the signal output control register for measuring the signal to be output from the signal measurement output terminal from the input / output signals of the input / output signal terminal by software and the signal output control register are set. Since it is configured with the signal control means that outputs the signal to the signal measurement output terminal, the signal to be output to the signal measurement output terminal can be selected from the input / output signals, and the sampling start condition of the logic analyzer as in the past can be selected. Even if you had to connect multiple probes to the signal line to configure
All you have to do is to connect the two probes, and if you want to change the sampling start condition, just change the signal set in the signal output control register, reconnect the probe as before, and then start sampling. It is possible to save the trouble of changing the conditions, and thus it is possible to improve the efficiency of debugging the hardware of the microprocessor system.
第1図はこの発明の一実施例に係るマイクロプロセッサ
の要部構成図、第2図は第1図中の信号出力制御レジス
タの内容を示す図、第3図は従来のマイクロプロセッサ
・システムのハードウェアのデバッグ環境を説明するた
めの図、第4図は測定の対象となる信号線のタイミング
チャートである。 1……マイクロプロセッサ、2……入出力信号端子、3
……信号測定用出力端子、4……信号出力制御レジス
タ、5……信号出力制御手段。FIG. 1 is a block diagram of the essential parts of a microprocessor according to an embodiment of the present invention, FIG. 2 is a diagram showing the contents of a signal output control register in FIG. 1, and FIG. 3 is a conventional microprocessor system. FIG. 4 is a diagram for explaining a hardware debug environment, and FIG. 4 is a timing chart of a signal line to be measured. 1 ... Microprocessor, 2 ... Input / output signal terminal, 3
...... Signal measurement output terminal, 4 ...... Signal output control register, 5 ...... Signal output control means.
Claims (1)
用出力端子と、信号の入出力を行なうための入出力信号
端子と、上記信号測定用出力端子から出力したい信号を
上記入出力信号端子の入出力信号の中からソフトウェア
によって設定する信号出力制御レジスタと、この信号出
力制御レジスタに設定された信号を上記信号測定用出力
端子に出力する信号出力制御手段とを備えたことを特徴
とするマイクロプロセッサ。1. A signal measuring output terminal for outputting a signal to be measured, an input / output signal terminal for inputting / outputting a signal, and a signal to be output from the signal measuring output terminal, which is the input / output signal. A signal output control register that is set by software from among the input / output signals of the terminal, and signal output control means that outputs the signal set in the signal output control register to the signal measurement output terminal. A microprocessor to do.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2036638A JP2513888B2 (en) | 1990-02-17 | 1990-02-17 | Microprocessor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2036638A JP2513888B2 (en) | 1990-02-17 | 1990-02-17 | Microprocessor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03240138A JPH03240138A (en) | 1991-10-25 |
JP2513888B2 true JP2513888B2 (en) | 1996-07-03 |
Family
ID=12475383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2036638A Expired - Lifetime JP2513888B2 (en) | 1990-02-17 | 1990-02-17 | Microprocessor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2513888B2 (en) |
-
1990
- 1990-02-17 JP JP2036638A patent/JP2513888B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03240138A (en) | 1991-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002517762A (en) | Integrated circuit tester with amorphous logic | |
JP2513888B2 (en) | Microprocessor | |
JPH11282709A (en) | In-circuit emulator | |
JP2001142733A (en) | Internal signal observation device | |
JP2638014B2 (en) | Signal detection circuit | |
JPS62164140A (en) | Testing of data processing system | |
JPS5933079Y2 (en) | Data event measurement device | |
JP2810342B2 (en) | IC test equipment | |
SU1194390A1 (en) | Apparatus for determining the index of peripheric vascular resistance | |
JPS6222074A (en) | Logic analyzer | |
JPH0739123U (en) | AD converter | |
SU746435A1 (en) | System for automatic monitoring of parameters | |
JP2020154699A (en) | Semiconductor device and program for debugging semiconductor device | |
JP2550592B2 (en) | Microprocessor development support device | |
JPS6411977B2 (en) | ||
JPS62219038A (en) | Performance analyzer | |
JPS63181045A (en) | Data processor | |
JPH01260318A (en) | Process data input apparatus | |
JPH05333078A (en) | Electronic device with self-diagnosing function | |
JPH0593764A (en) | Inspecting apparatus for logic circuit | |
JPS63111550A (en) | Processing measurement system for computer system | |
JPH02242345A (en) | Microprocessor/analyzer | |
JPH0281235A (en) | Evaluation chip | |
JPS58106478A (en) | Testing system | |
JPS61296441A (en) | Measuring instrument for bus line |