JP2512589Y2 - Semiconductor non-volatile memory device - Google Patents

Semiconductor non-volatile memory device

Info

Publication number
JP2512589Y2
JP2512589Y2 JP1992077018U JP7701892U JP2512589Y2 JP 2512589 Y2 JP2512589 Y2 JP 2512589Y2 JP 1992077018 U JP1992077018 U JP 1992077018U JP 7701892 U JP7701892 U JP 7701892U JP 2512589 Y2 JP2512589 Y2 JP 2512589Y2
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
film
refractive index
prom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1992077018U
Other languages
Japanese (ja)
Other versions
JPH069155U (en
Inventor
豊 林
一成 早渕
達男 土屋
整一 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP1992077018U priority Critical patent/JP2512589Y2/en
Publication of JPH069155U publication Critical patent/JPH069155U/en
Application granted granted Critical
Publication of JP2512589Y2 publication Critical patent/JP2512589Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】この考案は、電気的に書換可能な
半導体不揮発性記憶装置に関し、特にその記憶保持性の
改善に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrically rewritable semiconductor nonvolatile memory device, and more particularly to improvement of its memory retention.

【0002】[0002]

【従来の技術】絶縁ゲート形電界効果トランジスタ構造
を有する電気的に書換可能な半導体不揮発性記憶装置
(以下「E2PROM」と称す)は、キャリアの捕獲に異
種絶縁膜界面の自然発生的捕獲中心を用いる。MNOS
又はMAOS構造のE2PROM や人為的ポテンシャル
井戸の形成を用いるフローティング形E2PROM が一
般に知られている。
2. Description of the Related Art An electrically rewritable semiconductor non-volatile memory device having an insulated gate field effect transistor structure (hereinafter referred to as "E 2 PROM") is designed to capture carriers spontaneously at the interface of different insulating films. Use the center. MNOS
Or, an E 2 PROM having a MAOS structure or a floating type E 2 PROM using the formation of an artificial potential well is generally known.

【0003】そして、これらは共に書込(消去)手段と
して、ゲート絶縁膜を通しての直接トンネルやホウラ−
ノルトハイム(Fowler−Nordheim)トンネル電流を用い
る。従って、トンネル距離やバリヤー高さなどが制約さ
れる。そこでトンネル効率を高めるために、一般には2
0V以上の書込(消去)電圧が余儀なくされている。
Both of them are used as a writing (erasing) means, such as a direct tunnel through a gate insulating film or a roller.
A Fowler-Nordheim tunnel current is used. Therefore, the tunnel distance and barrier height are restricted. Therefore, in order to increase tunnel efficiency, generally 2
A write (erase) voltage of 0 V or higher is inevitable.

【0004】[0004]

【考案が解決しようとする課題】そのため、例えば時計
用IC内部に上述の E2PROMをオンチップ化する場
合、周辺ICが薄膜絶縁ゲートで構成されているため、
従来の20V以上の書込(消去)電圧を用いるE2PR
OM に対しては、周辺ICが誤動作や破壊の原因にな
り得るという欠点を有する。
Therefore, for example, when the above-mentioned E 2 PROM is built into the inside of a timepiece IC, the peripheral IC is composed of a thin film insulated gate.
E 2 PR using a conventional write (erase) voltage of 20 V or more
With respect to the OM, it has a drawback that the peripheral IC can cause malfunction or destruction.

【0005】そこで、高電圧印加による周辺ICへの影
響を避けるためには、高耐圧設計(例えば、PN接合分
離や基板分離を行なう等)の特殊な工夫が余儀なくさ
れ、面積的に不都合を生じ、集積度の改善に対しては非
常に不利になるという問題が生じる。
Therefore, in order to avoid the influence of the high voltage application on the peripheral IC, a special device of high withstand voltage design (for example, PN junction separation or substrate separation) is inevitable, which causes inconvenience in area. However, there is a problem that it is very disadvantageous for the improvement of the degree of integration.

【0006】また、IC内部の高電圧発生源を用いて
2PROMに書込む(あるいは消去する)場合、例え
ば−1.55V の時計用電源電圧から高電圧を発生する
手段においても、昇圧効率等の問題から、昇圧回路が著
しい大面積を占める等の欠点も有する。
Further, by using a high voltage generation source inside the IC
When writing (or erasing) in the E 2 PROM, for example, even in the means for generating a high voltage from the clock power supply voltage of -1.55V, the booster circuit occupies a significantly large area due to problems such as boosting efficiency. It also has drawbacks.

【0007】さらに、近年VLSIの微細化に伴ない書
込(消去)電圧を下げる要望が強く、従来の20V以上
の高電圧に対して10V以下で書込(消去)が可能な
2PROMの提供が今後の課題になっている。
Further, in recent years, there is a strong demand for lowering the write (erase) voltage with the miniaturization of VLSI, and the write (erase) can be performed at 10 V or less with respect to the conventional high voltage of 20 V or more.
Providing E 2 PROM is an issue for the future.

【0008】そこで、この考案の対象とする超薄膜ゲー
ト構造を有する絶縁ゲート形電果効果E2PROMは、
導電性ゲート(Conductivegate)−シリコン酸化膜(Oxi
de)−シリコン窒化膜(Nitride)−絶縁膜(Insulator)
−半導体(Semiconductor)構造(以下「CONIS構
造」と称す)をなし、10V以下で書込(消去)が可能
であるため、今後のVLSIに用いる E2PROMとし
て期待されている。
Therefore, an insulated gate type electronic effect E 2 PROM having an ultrathin film gate structure, which is the object of the present invention, is
Conductive gate-Silicon oxide film (Oxi
de) -silicon nitride film (Nitride) -insulating film (Insulator)
-Since it has a semiconductor structure (hereinafter referred to as "CONIS structure") and can be written (erased) at 10 V or less, it is expected as an E 2 PROM used in future VLSI.

【0009】図5は従来のCONIS構造の E2PRO
Mのゲート付近の拡大断面図であり、図6はそのVth
(しきい値電圧)−VG(ゲート電圧)で表わされたヒス
テリシス曲線を示す。
FIG. 5 shows a conventional CONIS structure E 2 PRO.
FIG. 6 is an enlarged sectional view near the gate of M, and FIG.
The hysteresis curve represented by (threshold voltage) -VG (gate voltage) is shown.

【0010】このCONIS構造は、半導体基板S上の
ソース,ドレイン領域(Nプラスで示す)に挾まれた電
導チャンネル領域(Pマイナスで示す)に、トンネル絶
縁膜1と、シリコン窒化膜2と、シリコン酸化膜3から
なる三層絶縁膜を形成し、そのシリコン酸化膜上に導電
性ゲート電極(導電電極)4を形成してゲート部分を構
成している。
In this CONIS structure, a tunnel insulating film 1 and a silicon nitride film 2 are formed in a conductive channel region (indicated by P minus) sandwiched between source and drain regions (indicated by N plus) on a semiconductor substrate S. A three-layer insulating film made of the silicon oxide film 3 is formed, and a conductive gate electrode (conductive electrode) 4 is formed on the silicon oxide film to form a gate portion.

【0011】この三層絶縁膜の総厚を10nm前後まで
薄膜化しているために、実質的には従来の20V以上の
書込み電圧のMNOS構造のものと同等のトンネル確率
を、低電圧(例えば10V以下)で得られ、さらには導
電性ゲート電極4側にバリア高さの大きいシリコン酸化
膜3を形成することによって、導電性ゲート電極4への
捕獲したキャリアの放出を抑制し、記憶保持能力の劣化
を抑制している。
Since the total thickness of the three-layer insulating film is thinned to about 10 nm, the tunnel probability substantially equal to that of the conventional MNOS structure with a write voltage of 20 V or more is low voltage (for example, 10 V). By forming the silicon oxide film 3 obtained in the following) and having a large barrier height on the side of the conductive gate electrode 4, the release of the trapped carriers to the conductive gate electrode 4 is suppressed and the memory retention capability is improved. It suppresses deterioration.

【0012】しかしながら、このように超薄膜化ゲート
を有するE2PROM は、一般に論理“1”“0”の幅
(書込幅)がゲート絶縁膜の厚さに関係し、薄膜化につ
れてその減少を招くため、従来の高電圧印加を用いる厚
膜ゲートを有する E2PROMに比較して、長期記憶保
持性を考慮すると不利であるという欠点があり、CON
IS構造のE2PROM は超薄膜ゲート構成のため、長
期記憶保持性を考慮すると十分とはいえなかった。
However, in the E 2 PROM having such an ultra-thin gate, the width of logic "1" and "0" (write width) generally relates to the thickness of the gate insulating film, and the width decreases as the thickness decreases. Therefore, in comparison with the conventional E 2 PROM having a thick film gate using high voltage application, there is a disadvantage that it is disadvantageous in view of long-term memory retention.
The E 2 PROM having the IS structure has an ultra-thin film gate structure, and is not sufficient in view of long-term memory retention.

【0013】さらに、たとえば特開昭60−60770
号公報に記載されているように、上記CONIS構造に
おける導電性ゲート電極を金属で形成したMOIOS構
造のE2PROM においては、シリコン窒化膜を900
℃以上の温度で熱処理すると、シリコン窒化膜の膜質の
変化が起こり、記憶保持性が劣化するという問題点があ
る。
Further, for example, JP-A-60-60770.
As described in Japanese Patent Laid-Open Publication No. 2000-187, in the E 2 PROM of the MOIOS structure in which the conductive gate electrode in the above CONIS structure is formed of metal, the silicon nitride film is
When the heat treatment is performed at a temperature of ℃ or more, there is a problem that the film quality of the silicon nitride film is changed and the memory retention property is deteriorated.

【0014】しかしながら、シリコン窒化膜の熱酸化速
度は遅いため、シリコン窒化膜上にシリコン酸化膜を形
成する際、900℃以下の温度で熱酸化処理を行なった
のでは、シリコン酸化膜の形成に時間がかかり過ぎるば
かりか信頼性の点でも問題が生ずる。
However, since the thermal oxidation rate of the silicon nitride film is slow, when the silicon oxide film is formed on the silicon nitride film, if the thermal oxidation treatment is performed at a temperature of 900 ° C. or less, the silicon oxide film will not be formed. Not only will it take too much time, but there will be problems in terms of reliability.

【0015】この考案は、このような従来の各種E2
ROM における問題点を解消し、長期記憶能力を有す
る低電圧書込(消去)可能なCONIS構造のE2PR
OM を提供することを目的とする。
The invention is based on various conventional E 2 P.
A low-voltage write (erase) CONIS structure E 2 PR with long-term memory capacity that solves problems in ROM
The purpose is to provide OM.

【0016】[0016]

【課題を解決するための手段】一般に、化学量論的シリ
コン窒化膜は、屈折率が 2.00であり、Si過剰に
なるに従ってその屈折率がSi側に近づくといわれてい
る。そこで、この考案は図5に示したようなCONIS
構造のEPROMにおいて、シリコン三層絶縁膜の中
間層をなすシリコン窒化膜を、その屈折率が2.0を超
え2.1以下の化学量論的組成よりSi過剰にして単層
構造で形成することにより、記憶の保持率をほとんど低
下させずに書込み幅を増加させて、総合的に良好な長期
記憶特性を実現したものである。
Generally, a stoichiometric silicon nitride film has a refractive index of 2.00, and it is said that the refractive index approaches the Si side as Si becomes excessive. Therefore, the invention is based on the CONIS as shown in FIG.
In an E 2 PROM having a structure, a silicon nitride film forming an intermediate layer of a silicon three-layer insulating film is made into a single layer with a Si excess from a stoichiometric composition whose refractive index exceeds 2.0 and is 2.1 or less.
By forming the structure, the write width is increased with almost no decrease in the memory retention rate, and overall good long-term memory characteristics are realized.

【0017】[0017]

【実施例】この考案による半導体不揮発性記憶装置(E2
PROM)は、図5に示した従来のCONISE構造の
ものと同様の構造であるが、そのシリコン窒化膜2に特
徴がある。そして、そのシリコン窒化膜の形成方法とし
ては、例えばCVD法によるSiH2Cl2(ジクロール
シラン)またはSiH4(モノシラン)とNH3(アンモニ
ア)の最適流量比の選択がある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor nonvolatile memory device (E 2
The PROM) has a structure similar to that of the conventional CONISE structure shown in FIG. 5, but is characterized by the silicon nitride film 2. As a method of forming the silicon nitride film, for example, there is a selection of an optimum flow rate ratio of SiH 2 Cl 2 (dichlorosilane) or SiH 4 (monosilane) and NH 3 (ammonia) by a CVD method.

【0018】例えば、SiH2Cl2とNH3 を原料とし
て、750℃の熱CVD法で窒化膜を形成したときは、
膜の屈折率とガスの組成比は図2に示すような関係にあ
る。ここで述べるシリコン窒化膜の屈折率は、低級酸化
膜の形成による屈折率の影響を極力抑えるために、同一
形成条件で膜厚100nm(1000Å)の場合の屈折
率である。
For example, when a nitride film is formed by a thermal CVD method at 750 ° C. using SiH 2 Cl 2 and NH 3 as raw materials,
The refractive index of the film and the composition ratio of the gas have a relationship as shown in FIG. The refractive index of the silicon nitride film described here is a refractive index when the film thickness is 100 nm (1000 Å) under the same forming conditions in order to suppress the influence of the refractive index due to the formation of the lower oxide film as much as possible.

【0019】そして、この考案によれば、図5に斜線を
施して示した単層構造のシリコン窒化膜2を、その屈折
率が2.0を越え2.1以下になるように、化学量論的
組成(屈折率:2.0)よりSi過剰にして形成する。
ここで、CONIS構造における導電性ゲート電極を金
属で形成したMOIOS形の半導体不揮発性記憶装置
(EPROM)にこの考案を適用した実施例につい
て、図3を参照してその記憶保持特性の向上に関して脱
明する。
According to this invention, the silicon nitride film 2 having a single-layer structure shown by hatching in FIG. 5 is stoichiometrically adjusted so that its refractive index exceeds 2.0 and is 2.1 or less. Si is formed in excess of the theoretical composition (refractive index: 2.0).
Here, an embodiment in which the present invention is applied to a MOIO type semiconductor non-volatile memory device (E 2 PROM) in which a conductive gate electrode in a CONIS structure is made of metal is improved with reference to FIG. Clear up about.

【0020】図3は従来の2.0近傍の屈折率、この実
施例の屈折率n=2.06、この考案よりSi過剰な屈
折率 n=2.14の各シリコン窒化膜で形成したMON
IS形E2PROM のバイアス加速下の経時変化を比較
して示す。
FIG. 3 shows a conventional MON formed of silicon nitride films having a refractive index near 2.0, a refractive index n = 2.06 in this embodiment, and a refractive index n = 2.14, which is Si-excessive according to the present invention.
The changes over time under bias acceleration of the IS type E 2 PROM are shown for comparison.

【0021】この図3から明らかなように、屈折率が
2.06 のシリコン窒化膜を用いた場合には、従来のも
のと保持率は変わらず、書込み幅(正と負のしきい値電
圧の幅)が大きくとれ、その効果が著しい。屈折率nが
2.10を超えるn=2.14のシリコン窒化膜を用いた
場合には、時間経過と共に記憶保持性が劣化する。
As is clear from FIG. 3, when the silicon nitride film having a refractive index of 2.06 is used, the retention rate is the same as that of the conventional one and the write width (positive and negative threshold voltages The width is large and the effect is remarkable. When a silicon nitride film having a refractive index n exceeding 2.10 and n = 2.14 is used, the memory retention property deteriorates with time.

【0022】これは、シリコン窒化膜形成後に熱酸化処
理を行う必要がないMNOS構造の場合とは異なり、M
ONIS構造の場合にはシリコン窒化膜を熱酸化処理し
てシリコン酸化膜を形成する必要があるため、その熱酸
化処理時にシリコン窒化膜の膜質変化が発生するためで
ある。また、屈折率 n=2.00の化学量論的組成のシ
リコン酸化膜を用いた場合には、屈折率nが 2.06の
実施例の場合と比較すると、書込み幅は小さくなってい
る。
This is different from the case of the MNOS structure in which it is not necessary to perform the thermal oxidation treatment after the silicon nitride film is formed.
This is because, in the case of the ONIS structure, it is necessary to thermally oxidize the silicon nitride film to form the silicon oxide film, so that the film quality of the silicon nitride film changes during the thermal oxidation process. Further, when the silicon oxide film having the stoichiometric composition with the refractive index n = 2.00 is used, the writing width is smaller than that of the embodiment having the refractive index n of 2.06.

【0023】図4は長期記憶保持性を示す。この考案の
実施例である屈折率 n=2.08のシリコン窒化膜で構
成したMONIS形のE2PROMは、従来のn=2.0
のシリコン窒化膜で構成したものと比較して長期信頼性
も優れていることが、この線図から判る。
FIG. 4 shows long-term memory retention. The MONIS type E 2 PROM formed of a silicon nitride film having a refractive index n = 2.08 according to the embodiment of the present invention has a conventional n = 2.0.
It can be seen from this diagram that the long-term reliability is superior to that of the silicon nitride film formed by the above method.

【0024】さらに流量比を変えて、シリコン窒化膜の
屈折率を変化させ、屈折率に対して書込み幅(メモリウ
ィンドウ幅(V))と保持率(リテンション(V/log
T))を測定した結果を図1に示す。この線図に示され
るように、シリコン窒化膜をその屈折率nが2.0を超
え2.1以下になるように形成したMONIS形のE2
ROM は、従来のMONIS形のE2PROM に比較
して、記憶保持性をほとんど変えず、書込み幅を大きく
することができる。
Further, the flow rate ratio is changed to change the refractive index of the silicon nitride film, and the writing width (memory window width (V)) and retention rate (retention (V / log) are set with respect to the refractive index.
The result of measuring T)) is shown in FIG. As shown in this diagram, a MONIS type E 2 P formed by forming a silicon nitride film so that its refractive index n exceeds 2.0 and is 2.1 or less.
As compared with the conventional MONIS type E 2 PROM, the ROM can increase the writing width while hardly changing the memory retention.

【0025】この書込み幅を大きくすることができるの
は、シリコンSiが過剰なシリコン窒化膜を用いること
によって、トラップ密度が増大するためである。その結
果、MONIS形のE2PROM の長期記憶保持性を保
つことが可能となり、高い記憶保持特性を有し、低電圧
で電気的に書き換えが可能な半導体不揮発性記憶装置が
得られる。
The reason why the write width can be increased is that the trap density is increased by using the silicon nitride film having an excessive amount of silicon Si. As a result, the long-term memory retention of the MONIS type E 2 PROM can be maintained, and a semiconductor nonvolatile memory device having high memory retention characteristics and electrically rewritable at a low voltage can be obtained.

【0026】上記実施例では、図5に示したトンネル絶
縁膜1として約2nm(20Å)のシリコン酸化膜を用
いたが、この他に熱窒化膜や酸化膜を熱窒化したオキシ
ナイトライド膜等をトンネル絶縁膜として用いた場合で
も、同様な効果が得られる。
In the above embodiment, a silicon oxide film having a thickness of about 2 nm (20 Å) was used as the tunnel insulating film 1 shown in FIG. 5, but in addition to this, a thermal nitride film or an oxynitride film obtained by thermally nitriding an oxide film is used. Even when is used as the tunnel insulating film, the same effect can be obtained.

【0027】また、導電性ゲート電極として金属膜を用
いたMOINS形のE2PROM の例について説明した
が、シリコン薄膜等の他の導電性膜を導電性ゲート電極
として形成したCONIS構造の半導体不揮発性記憶装
置にこの考案を適用した場合にも、同様な効果が得られ
ることは勿論である。
Although an example of a MOINS type E 2 PROM using a metal film as a conductive gate electrode has been described, a semiconductor non-volatile semiconductor having a CONIS structure in which another conductive film such as a silicon thin film is formed as a conductive gate electrode. It is needless to say that the same effect can be obtained when the present invention is applied to the sex memory device.

【0028】[0028]

【考案の効果】以上説明してきたように、この考案によ
れば、低電圧での書込(消去)が可能なCONIS構造の
絶縁ゲート形電界効果半導体不揮発性記憶装置(E2
ROM)において、その記憶の保持率を低下せずに書き
込み幅(メモリウィンドウ)を増加させ、総合的に良好
な長期記憶特性を得ることができる。
As described above, according to the present invention, an insulated gate field effect semiconductor nonvolatile memory device (E 2 P) having a CONIS structure capable of writing (erasing) at a low voltage is provided.
In ROM), the write width (memory window) can be increased without lowering the storage retention rate, and overall good long-term storage characteristics can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】MONIS形E2PROM の屈折率とメモリウ
ィンドウ及び保持率の関係を示す線図である。
FIG. 1 is a diagram showing a relationship between a refractive index, a memory window and a retention rate of a MONIS E 2 PROM.

【図2】750℃の熱CVD法で形成したシリコン窒化
膜の屈折率とSiH2Cl2(ジクロールシラン)とNH
3(アンモニア)の組成比の関係を示す線図である。
FIG. 2 shows the refractive index of a silicon nitride film formed by a thermal CVD method at 750 ° C. and SiH 2 Cl 2 (dichlorosilane) and NH.
FIG. 3 is a diagram showing the relationship of the composition ratio of 3 (ammonia).

【図3】シリコン窒化膜の屈折率が2.0,2.06,
2.14 の各場合のMONIS形E2PROMのバイア
ス加速下の経時変化を示す線図である。
[FIG. 3] The refractive index of the silicon nitride film is 2.0, 2.06.
Is a diagram showing the time course of biassing under MONIS type E 2 PROM in each case 2.14.

【図4】シリコン窒化膜の屈折率nが2.0,2.08の
各場合のMONIS形 E2PROMの長期記憶保持性を
示す線図である。
FIG. 4 is a diagram showing the long-term memory retention of a MONIS type E 2 PROM when the silicon nitride film has a refractive index n of 2.0 and 2.08.

【図5】この考案の対象とする従来のCONIS構造の
2PROM のゲート付近の拡大断面図である。
FIG. 5 is an enlarged cross-sectional view near the gate of a conventional CONIS structure E 2 PROM to which the present invention is applied.

【図6】図5に示したE2PROM のVth(しきい値電
圧)−VG(ゲート電圧)のヒステリシス曲線を示す線図
である。
6 is a diagram showing a hysteresis curve of Vth (threshold voltage) -VG (gate voltage) of the E 2 PROM shown in FIG.

【符号の説明】[Explanation of symbols]

S 半導体基板 1 トンネル絶縁
膜 2 シリコン窒化膜 3 シリコン酸化
膜 4 導電性ゲート電極(導電電極) n 屈折率
S Semiconductor substrate 1 Tunnel insulating film 2 Silicon nitride film 3 Silicon oxide film 4 Conductive gate electrode (conductive electrode) n Refractive index

───────────────────────────────────────────────────── フロントページの続き (72)考案者 土屋 達男 埼玉県所沢市大字下富字武野840 シチ ズン時計株式会社技術研究所内 (72)考案者 石原 整一 埼玉県所沢市大字下富字武野840 シチ ズン時計株式会社技術研究所内 審査官 池渕 立 (56)参考文献 特開 昭48−103277(JP,A) 特開 昭60−60770(JP,A) 特開 昭59−229871(JP,A) 特開 昭58−34978(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tatsuo Tsuchiya 840 Takeno, Shimotomi, Tokorozawa, Saitama Pref., Technical Research Institute, Citizen Watch Co., Ltd. (72) Seiichi Ishihara 840, Taketomi, Tokorozawa, Saitama Citizen Watch Co., Ltd. Technical Research Institute Examiner Ryo Ikebuchi (56) References JP-A-48-103277 (JP, A) JP-A-60-60770 (JP, A) JP-A-59-229871 (JP, A) JP 58-34978 (JP, A)

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of utility model registration request] 【請求項1】 半導体基板上のソース,ドレイン領域に
挾まれた電導チャネル領域上に、電荷注入可能なトンネ
ル絶縁膜と、該トンネル絶縁膜上のシリコン窒化膜と、
該シリコン窒化膜上にこのシリコン窒化膜を熱酸化して
形成したシリコン酸化膜とを有し、該シリコン酸化膜上
に導電性ゲート電極を形成してなり、該導電性ゲート電
極を用いて記憶動作を行なう構造の絶縁ゲート形電界効
果半導体不揮発性記憶装置において、前記シリコン窒化
膜は単層構造であり、その屈折率が2.0 を超え、
2.1 以下であることを特徴とする半導体不揮発性記
憶装置。
1. A tunnel insulating film capable of injecting charges on a conductive channel region sandwiched by source and drain regions on a semiconductor substrate, and a silicon nitride film on the tunnel insulating film.
A silicon oxide film formed by thermally oxidizing the silicon nitride film on the silicon nitride film, and forming a conductive gate electrode on the silicon oxide film, and storing by using the conductive gate electrode. In an insulated gate field effect semiconductor non-volatile memory device having a structure for operating, the silicon nitride film has a single layer structure, and its refractive index exceeds 2.0.
2. A semiconductor nonvolatile memory device characterized by being 2.1 or less.
JP1992077018U 1992-11-09 1992-11-09 Semiconductor non-volatile memory device Expired - Lifetime JP2512589Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1992077018U JP2512589Y2 (en) 1992-11-09 1992-11-09 Semiconductor non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992077018U JP2512589Y2 (en) 1992-11-09 1992-11-09 Semiconductor non-volatile memory device

Publications (2)

Publication Number Publication Date
JPH069155U JPH069155U (en) 1994-02-04
JP2512589Y2 true JP2512589Y2 (en) 1996-10-02

Family

ID=13622023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992077018U Expired - Lifetime JP2512589Y2 (en) 1992-11-09 1992-11-09 Semiconductor non-volatile memory device

Country Status (1)

Country Link
JP (1) JP2512589Y2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5510986B2 (en) * 1972-04-12 1980-03-21
JPS5834978A (en) * 1981-08-26 1983-03-01 Matsushita Electronics Corp Semiconductor memory unit
JPS59229871A (en) * 1983-06-11 1984-12-24 Toshiba Corp Semiconductor device
JPS6060770A (en) * 1983-09-14 1985-04-08 Matsushita Electronics Corp Semiconductor memory device

Also Published As

Publication number Publication date
JPH069155U (en) 1994-02-04

Similar Documents

Publication Publication Date Title
JP2551595B2 (en) Semiconductor non-volatile memory device
US5481128A (en) Structure for flash memory cell
TWI305676B (en) Dielectric storage memory cell having high permittivity top dielectric and method therefor
US7535053B2 (en) Nonvolatile memory and electronic apparatus
US6906390B2 (en) Nonvolatile semiconductor storage and method for manufacturing the same
King et al. MOS memory using germanium nanocrystals formed by thermal oxidation of Si1-xGex
US20010004120A1 (en) Non-volatile memory cells, high voltage transistors and logic transistors integrated on a single chip
US6084262A (en) Etox cell programmed by band-to-band tunneling induced substrate hot electron and read by gate induced drain leakage current
JPH0581072B2 (en)
JPH1140682A (en) Non-volatile semiconductor memory and its manufacture
US20050167734A1 (en) Flash memory devices using large electron affinity material for charge trapping
JPH05235368A (en) Erasing of data
US5991205A (en) Method of erasing data in nonvolatile semiconductor memory devices
JP2512589Y2 (en) Semiconductor non-volatile memory device
JP3241316B2 (en) Manufacturing method of flash memory
JPS5834978A (en) Semiconductor memory unit
US6518617B1 (en) Nonvolatile semiconductor memory device
JP2004221448A (en) Non-volatile semiconductor memory device and its manufacturing method
JPH05129630A (en) Production of nonvolatile semiconductor storage device
JPS6214474A (en) Semiconductor nonvolatile storage device
JP3546644B2 (en) Nonvolatile semiconductor memory device
JP3271671B2 (en) Manufacturing method of nonvolatile semiconductor memory device
US6348710B1 (en) Non-volatile semiconductor memory device
JPH0422031B2 (en)
JPH0450754B2 (en)