JP2510598B2 - デイジタル制御装置 - Google Patents
デイジタル制御装置Info
- Publication number
- JP2510598B2 JP2510598B2 JP62162355A JP16235587A JP2510598B2 JP 2510598 B2 JP2510598 B2 JP 2510598B2 JP 62162355 A JP62162355 A JP 62162355A JP 16235587 A JP16235587 A JP 16235587A JP 2510598 B2 JP2510598 B2 JP 2510598B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- control device
- input
- digital control
- power system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電力系統状態を検出するデイジタル制御装
置に係り、特に複数の入力量を一定の時間間隔にアナロ
グ／デイジタル変換し、演算処理により制御情報である
デジタル制御信号を得るデイジタル制御装置に関する。
置に係り、特に複数の入力量を一定の時間間隔にアナロ
グ／デイジタル変換し、演算処理により制御情報である
デジタル制御信号を得るデイジタル制御装置に関する。
従来技術として、以下では電力系統の保護継電装置に
ついて述べる。
ついて述べる。
現在実用化されているデイジタル形保護継電装置は、
電気学会大学講座（オーム社刊）「保護継電工学」第６
章に記載（第２図）のように、電力系統の電圧・電流な
どの複数の入力を信号レベルに変換する絶縁・変換回路
1,入力信号から所望の周波数成分を抽出するための低域
フイルタ２、その出力を第３図に示すように一定時間間
隔Δtsのサンプリングパルスでサンプルホールドするサ
ンプルホールド回路３及びサンプリングパルス回路４、
複数入力のホールド値をΔts毎に一定の順序で並／直列
変換するマルチプレクサ5,各入力の大きさをデイジタル
値に変換するA/D変換器６、次のサンプリング時点までA
/D変換出力を保持するバツフアメモリ（図中では省
略）、保護方式に応じて入力値を演算し、事故の有無を
判定するデイジタルプロセツサ７、及び判定結果の出力
回路８かに構成されている。
電気学会大学講座（オーム社刊）「保護継電工学」第６
章に記載（第２図）のように、電力系統の電圧・電流な
どの複数の入力を信号レベルに変換する絶縁・変換回路
1,入力信号から所望の周波数成分を抽出するための低域
フイルタ２、その出力を第３図に示すように一定時間間
隔Δtsのサンプリングパルスでサンプルホールドするサ
ンプルホールド回路３及びサンプリングパルス回路４、
複数入力のホールド値をΔts毎に一定の順序で並／直列
変換するマルチプレクサ5,各入力の大きさをデイジタル
値に変換するA/D変換器６、次のサンプリング時点までA
/D変換出力を保持するバツフアメモリ（図中では省
略）、保護方式に応じて入力値を演算し、事故の有無を
判定するデイジタルプロセツサ７、及び判定結果の出力
回路８かに構成されている。
保護装置の入力数ｎは通常10〜30程度であり、サンプ
ルホールド回路３ではサンプリングパルスに同期してΔ
ts毎に同時刻の各入力の値をホールドする。Δtsは、A/
D変換器６の変換速度やプロセツサ７の演算速度などに
より決まるが、現在実用化されているデイジタル形保護
装置では、系統周波数の電気角30°（50Hz系1667μs,60
Hz系1389μｓ）にほぼ統一されている。
ルホールド回路３ではサンプリングパルスに同期してΔ
ts毎に同時刻の各入力の値をホールドする。Δtsは、A/
D変換器６の変換速度やプロセツサ７の演算速度などに
より決まるが、現在実用化されているデイジタル形保護
装置では、系統周波数の電気角30°（50Hz系1667μs,60
Hz系1389μｓ）にほぼ統一されている。
一方、上記第一の従来技術に対して、半導体技術など
の進歩に伴つて従来より一桁以上高速のサンプルホール
ド回路やA/D変換器が利用できるようになり、これを応
用した超高速A/D変換方式のデイジタル形保護継電装置
が特願昭60-201556号に記載されている。この装置は、
第４図に示すように第２図と異なり各入力毎のサンプル
ホールド回路が不要となり、第５図に示すように高速A/
D変換器を用いてΔts毎に各入力をΔts間隔でA/D変換す
ることができるため、上記第一の従来例より装置の小形
化・低コスト化及び高速化が可能なことが特徴である。
の進歩に伴つて従来より一桁以上高速のサンプルホール
ド回路やA/D変換器が利用できるようになり、これを応
用した超高速A/D変換方式のデイジタル形保護継電装置
が特願昭60-201556号に記載されている。この装置は、
第４図に示すように第２図と異なり各入力毎のサンプル
ホールド回路が不要となり、第５図に示すように高速A/
D変換器を用いてΔts毎に各入力をΔts間隔でA/D変換す
ることができるため、上記第一の従来例より装置の小形
化・低コスト化及び高速化が可能なことが特徴である。
この第二の従来技術を用いる場合には、各入力のサン
プリング時点は同時刻ではなく、サンプリング位相差Δ
θを生じる。このため、たとえば入力点数ｎが16の時に
最初と最後の値を用いて保護継電器を構成すると、位相
特性上でΔts＝５μｓのときには75μｓの時間差を生
じ、これは50Hzの場合にはΔθ＝1.4°、60Hzの場合に
はΔθ＝1.6°の位相誤差に相当する（ただし、Δθ＝
ｎωΔta＝２πnfΔta）。
プリング時点は同時刻ではなく、サンプリング位相差Δ
θを生じる。このため、たとえば入力点数ｎが16の時に
最初と最後の値を用いて保護継電器を構成すると、位相
特性上でΔts＝５μｓのときには75μｓの時間差を生
じ、これは50Hzの場合にはΔθ＝1.4°、60Hzの場合に
はΔθ＝1.6°の位相誤差に相当する（ただし、Δθ＝
ｎωΔta＝２πnfΔta）。
入力のサンプリング時点の１°相当のずれは、たとえ
ば変圧器一次巻線と二次巻線の差電流より内部の事故を
検出する保護継電器を考えると、基本波の電流で最も波
形の勾配が大きい所では第６図のようにsin1°＝1.75％
の誤差を生じることになる。これは、たとえば外部の至
近端で事故が発生し、事故電流50kAが通過している場合
には873Aの誤差を生じることになる。定格電流を4kAと
すると、上記誤差分は22％相当となり、この誤差分によ
り誤動作しないよう検出感度を落す必要がある。事故時
に高調波が重畳する場合には、誤差分が数倍大きくなる
場合も有る。
ば変圧器一次巻線と二次巻線の差電流より内部の事故を
検出する保護継電器を考えると、基本波の電流で最も波
形の勾配が大きい所では第６図のようにsin1°＝1.75％
の誤差を生じることになる。これは、たとえば外部の至
近端で事故が発生し、事故電流50kAが通過している場合
には873Aの誤差を生じることになる。定格電流を4kAと
すると、上記誤差分は22％相当となり、この誤差分によ
り誤動作しないよう検出感度を落す必要がある。事故時
に高調波が重畳する場合には、誤差分が数倍大きくなる
場合も有る。
また、Δθサンプリング位相差のある電圧と電流を用
いてリアクタンス特性の距離継電器を構成する場合に
は、第７図の位相特性に示すように、動作と不動作の境
界を示す点線の理想特性がΔθだけ傾き実線の特性を示
す。そのため、電圧と電流の位相角がφの時の動作限界
の理想値ＺがＺ′となり、判定誤差ΔＺ＝Ｚ′−Ｚを生
じる。誤差ΔＺのＺ対する比率は次式より求まる。
いてリアクタンス特性の距離継電器を構成する場合に
は、第７図の位相特性に示すように、動作と不動作の境
界を示す点線の理想特性がΔθだけ傾き実線の特性を示
す。そのため、電圧と電流の位相角がφの時の動作限界
の理想値ＺがＺ′となり、判定誤差ΔＺ＝Ｚ′−Ｚを生
じる。誤差ΔＺのＺ対する比率は次式より求まる。
上式で、Δθ＝１°とおくと、φ＝30°の時はΔZ/Z
が約３％，φ＝75°の時は0.5％の誤差を生じる。
が約３％，φ＝75°の時は0.5％の誤差を生じる。
上記第一の従来技術では、A/D変換速度が比較的遅い
ため、入力毎のサンプルホールド回路や、A/D変換器出
力データを次のサンプリング時点まで保持しておくバツ
フアメモリ回路などを設ける必要があり、入力点数が10
〜30と多くなると装置のサイズが大きくなり、コストが
高くなるという問題があつた。
ため、入力毎のサンプルホールド回路や、A/D変換器出
力データを次のサンプリング時点まで保持しておくバツ
フアメモリ回路などを設ける必要があり、入力点数が10
〜30と多くなると装置のサイズが大きくなり、コストが
高くなるという問題があつた。
また、上記問題を解決するための第二の従来技術の応
用が考えられるが、この場合にはサンプルホールド回路
やバツフアメモリ回路を必要としない代りに、サンプリ
ング位相ずれによる事故の判定誤差や事故検出感度の低
下を引起こす恐れがあるという問題があつた。
用が考えられるが、この場合にはサンプルホールド回路
やバツフアメモリ回路を必要としない代りに、サンプリ
ング位相ずれによる事故の判定誤差や事故検出感度の低
下を引起こす恐れがあるという問題があつた。
本発明の目的は、上記の従来技術の問題を解決し、小
型・低コストで、かつ高性能なデイジタル形保護継電装
置を提供することにある。
型・低コストで、かつ高性能なデイジタル形保護継電装
置を提供することにある。
上記目的は、複数の電力系統情報を入力する入力回路
と、電力情報入力をデイジタル交換するA/D変換回路
と、A/D変換回路からの信号を演算処理するプロセッサ
と、このプロセッサからの演算結果を出力する出力回路
を備えたデイジタル制御装置において、A/D変換回路は
複数の電力系統情報入力に対し、第一の時間間隔（Δ
ts）毎に該第一の時間間隔よりも短い期間の第二の時間
間隔（Δta×n:nは正の整数）で少なくとも２回以上A/D
変換する手段を有し、かつプロセッサは第二の時間間隔
毎にA/D変換した複数の電力系統情報入力毎のデイジタ
ル信号を用いて、複数の電力系統情報入力に対して、複
数の電力系統情報入力を第一の時間間隔毎にA/D変換し
た場合のデイジタル情報信号を算出する手段を備えたも
のである。
と、電力情報入力をデイジタル交換するA/D変換回路
と、A/D変換回路からの信号を演算処理するプロセッサ
と、このプロセッサからの演算結果を出力する出力回路
を備えたデイジタル制御装置において、A/D変換回路は
複数の電力系統情報入力に対し、第一の時間間隔（Δ
ts）毎に該第一の時間間隔よりも短い期間の第二の時間
間隔（Δta×n:nは正の整数）で少なくとも２回以上A/D
変換する手段を有し、かつプロセッサは第二の時間間隔
毎にA/D変換した複数の電力系統情報入力毎のデイジタ
ル信号を用いて、複数の電力系統情報入力に対して、複
数の電力系統情報入力を第一の時間間隔毎にA/D変換し
た場合のデイジタル情報信号を算出する手段を備えたも
のである。
本発明のデイジタル制御装置によれば、A/D変換回路
は第二の時間間隔（Δta×ｎ）を第一の時間間隔（Δ
ts）よりも短く、入力の主要な周波数成分に対して波形
の近似が十分高精度に実現できる程度に小さくとってお
り、また、第一の時間間隔毎のサンプリング時点の近傍
に少なくとも一入力当り２点以上のサンプリング値をと
っているので、マルチプレクサにおける並／直列変換の
順序や各入力のサンプリング時点からのずれを各保護装
置固有の一定の関係に基づき、たとえば一次近似演算な
どによりサンプリングずれによる誤差を十分小さく補正
することが可能になる。
は第二の時間間隔（Δta×ｎ）を第一の時間間隔（Δ
ts）よりも短く、入力の主要な周波数成分に対して波形
の近似が十分高精度に実現できる程度に小さくとってお
り、また、第一の時間間隔毎のサンプリング時点の近傍
に少なくとも一入力当り２点以上のサンプリング値をと
っているので、マルチプレクサにおける並／直列変換の
順序や各入力のサンプリング時点からのずれを各保護装
置固有の一定の関係に基づき、たとえば一次近似演算な
どによりサンプリングずれによる誤差を十分小さく補正
することが可能になる。
このように高速A/D変換とサンプリング位相ずれの補
正演算により、従来問題となつていた入力回路の小型化
・低コスト化と、事故誤差の低減及び事故検出感度の向
上が可能になる。
正演算により、従来問題となつていた入力回路の小型化
・低コスト化と、事故誤差の低減及び事故検出感度の向
上が可能になる。
以下、本発明の一実施例を第１図と第８図を用いて説
明する。
明する。
第１図は、本発明の高速A/D変換及び補間演算を採用
したデイジタル形保護継電装置のブロツク構成を示す。
入力１〜ｎは、フイルタ９でサンプリングの定理を満た
す帯域の成分のみを抽出した後、マルチプレクサ10で一
定の順序、たとえば入力１〜ｎの順に並／直列変換さ
れ、サンプルホールド回路11で第８図の手順でサンプリ
ングされ、順次A/D変換される。
したデイジタル形保護継電装置のブロツク構成を示す。
入力１〜ｎは、フイルタ９でサンプリングの定理を満た
す帯域の成分のみを抽出した後、マルチプレクサ10で一
定の順序、たとえば入力１〜ｎの順に並／直列変換さ
れ、サンプルホールド回路11で第８図の手順でサンプリ
ングされ、順次A/D変換される。
第８図は、入力１と入力３の波形と、クロツク回路か
ら与えられるサンプリングパルス、及びサンプリングさ
れた入力３のホールド値を示す。入力１〜ｎは、Δts間
隔で各々２回ｎΔta離れた時点でサンプリングされ、次
のサンプリング時点までホールドされる。たとえば、入
力３については、ｔ＝ｍΔts（ｍは正の整数）とおく
と、ｔに対してそれぞれ（ｎ−２）Δta＝Δθ１／ωと
２Δta＝Δθ２／ω離れた値がサンプリングされ、該ホ
ールド値がA/D変換パルスに従つてΔts毎に２回ずつA/D
変換され、プロセツサに入力される。したがつて、各入
力のサンプリング及びA/D変換時点は、入力１〜ｎの順
にΔtaの時間差がある。
ら与えられるサンプリングパルス、及びサンプリングさ
れた入力３のホールド値を示す。入力１〜ｎは、Δts間
隔で各々２回ｎΔta離れた時点でサンプリングされ、次
のサンプリング時点までホールドされる。たとえば、入
力３については、ｔ＝ｍΔts（ｍは正の整数）とおく
と、ｔに対してそれぞれ（ｎ−２）Δta＝Δθ１／ωと
２Δta＝Δθ２／ω離れた値がサンプリングされ、該ホ
ールド値がA/D変換パルスに従つてΔts毎に２回ずつA/D
変換され、プロセツサに入力される。したがつて、各入
力のサンプリング及びA/D変換時点は、入力１〜ｎの順
にΔtaの時間差がある。
Δtsは50Hz系では、1667μｓ、60Hz系では1389μｓに
選ばれているのに対して、ΔtaはA/D変換器の性能によ
り現在は１〜10μｓ程度のものが利用できる。いま、Δ
ta＝５μs,n＝16とおくと、Δθ／ω＝ｎΔta＝80μ
ｓ、50Hz系では、1.4°、60Hz系では1.7°相当となる。
ΔθはΔtsの1/20程度と小さいが、入力１〜ｎはΔtaの
サンプリング時間差があるため、A/D変換した値をその
まま用いて保護演算したのでは、前記のような誤差を生
じる。
選ばれているのに対して、ΔtaはA/D変換器の性能によ
り現在は１〜10μｓ程度のものが利用できる。いま、Δ
ta＝５μs,n＝16とおくと、Δθ／ω＝ｎΔta＝80μ
ｓ、50Hz系では、1.4°、60Hz系では1.7°相当となる。
ΔθはΔtsの1/20程度と小さいが、入力１〜ｎはΔtaの
サンプリング時間差があるため、A/D変換した値をその
まま用いて保護演算したのでは、前記のような誤差を生
じる。
そこで、本実施例では第８図（ａ′）に示すように、
Δθ間隔で２回ずつサンプリングし、A/D変換した値i1
とi2を用いて、時刻ｔの真値i0に相当する値i0′を直線
近似により求めることにより、各入力を時刻ｔでサンプ
リングしたのと等しい効果を与える。i0′は、i1とi2の
i0からの位相差Δθ１とΔθ２がいずれの時点でも一定
になるようにパルス発生回路13でコントロールされてい
るため、次の近似式により求めることができる。
Δθ間隔で２回ずつサンプリングし、A/D変換した値i1
とi2を用いて、時刻ｔの真値i0に相当する値i0′を直線
近似により求めることにより、各入力を時刻ｔでサンプ
リングしたのと等しい効果を与える。i0′は、i1とi2の
i0からの位相差Δθ１とΔθ２がいずれの時点でも一定
になるようにパルス発生回路13でコントロールされてい
るため、次の近似式により求めることができる。
但し、 Δθ１＋Δθ２＝Δθ …（４） いま、Δts＝1667μs,Δta＝５μs,n＝16,Δθ／ω＝
80μs,Δθ１／ω＝Δθ２／ω＝40μｓの場合を考える
と、i0とi0′の誤差は入力が50Hz又は60Hzの基本波の場
合零点付近でも最大値付近でも0.01％より小さく、ほぼ
無視できる。また、サンプリングの定理を満たす６次以
下の高調波が重畳した場合でも誤差は十分小さい。
80μs,Δθ１／ω＝Δθ２／ω＝40μｓの場合を考える
と、i0とi0′の誤差は入力が50Hz又は60Hzの基本波の場
合零点付近でも最大値付近でも0.01％より小さく、ほぼ
無視できる。また、サンプリングの定理を満たす６次以
下の高調波が重畳した場合でも誤差は十分小さい。
したがつて、本実施例によればデイジタル形保護継電
装置の入力毎のサンプルホールド回路や、A/D変換出力
を次のサンプリング時点まで保持するメモリ回路を削減
した上で、上記のようにサンプリング位相差により生じ
る入力値の誤差と、これに起因する事故の判定誤差や事
故検出感度の低下を抑えた高性能な保護装置を得ること
ができる。
装置の入力毎のサンプルホールド回路や、A/D変換出力
を次のサンプリング時点まで保持するメモリ回路を削減
した上で、上記のようにサンプリング位相差により生じ
る入力値の誤差と、これに起因する事故の判定誤差や事
故検出感度の低下を抑えた高性能な保護装置を得ること
ができる。
次に、本発明の第二の実施例を第１図と第９図を用い
て説明する。
て説明する。
以下の第二の実施例では、第１図のパルス発生回路13
においてサンプリングパルスを第９図のように与える。
すなわち、第一の実施例では各入力をΔts毎にｎΔtaだ
け離れてサンプリングしたのに対して、第二の実施例で
はΔta間隔で２回サンプリングし、これをΔts毎にｎ回
繰り返す。
においてサンプリングパルスを第９図のように与える。
すなわち、第一の実施例では各入力をΔts毎にｎΔtaだ
け離れてサンプリングしたのに対して、第二の実施例で
はΔta間隔で２回サンプリングし、これをΔts毎にｎ回
繰り返す。
いま、ｔ＋Δθ１／ωとｔ＋Δθ２／ωにおけるサン
プリング値をi1,i2,tでの真値をi0、近似値i0′とおく
と、i0′と次式で求めることができる。
プリング値をi1,i2,tでの真値をi0、近似値i0′とおく
と、i0′と次式で求めることができる。
但し、ｐはｎ以下の正の整数であり、サンプリング順序
を示す。
を示す。
いま、50Hzの入力に対してΔts＝1667μs,Δta＝１μ
ｓの場合を考えると、Δｉ＝i2−i1は零点付近ではピー
ク値の0.03％相当、ピーク値付近ではほぼ零となり、符
号１ビツトを含も12ビツトでA/D変換する場合には、フ
ルスケール入力時でも量子化誤差ビツト1/2相当以下と
なる。ｐは最大でも10〜30程度であり、サンプリング位
相誤差による入力値の誤差を十分小さくでき、判定誤差
の少ない高精度な保護装置を得ることができる。
ｓの場合を考えると、Δｉ＝i2−i1は零点付近ではピー
ク値の0.03％相当、ピーク値付近ではほぼ零となり、符
号１ビツトを含も12ビツトでA/D変換する場合には、フ
ルスケール入力時でも量子化誤差ビツト1/2相当以下と
なる。ｐは最大でも10〜30程度であり、サンプリング位
相誤差による入力値の誤差を十分小さくでき、判定誤差
の少ない高精度な保護装置を得ることができる。
また、上記の各実施例ではマルチプレクサの後にサン
プルホールド回路を設けたが、A/D変換時間がΔta＝１
μｓの場合には50Hz入力の変化分は最大でも1/2ビツト
以下であり、ほぼ一定とみなせるため、第10図に示すよ
うにサンプルホールド回路を省くことも可能である。
プルホールド回路を設けたが、A/D変換時間がΔta＝１
μｓの場合には50Hz入力の変化分は最大でも1/2ビツト
以下であり、ほぼ一定とみなせるため、第10図に示すよ
うにサンプルホールド回路を省くことも可能である。
この第三の実施例では、前記実施例の効果に加えて更
に装置の小型化・低コスト化が可能になるという効果が
ある。
に装置の小型化・低コスト化が可能になるという効果が
ある。
以上の実施例では、各入力毎に２点のサンプリング値
から一次近似値を求める手法について述べたが、３点以
上のサンプリング値からより誤差の少ない近似値を求め
ることができるのは明らかであり、具体例は省略する。
から一次近似値を求める手法について述べたが、３点以
上のサンプリング値からより誤差の少ない近似値を求め
ることができるのは明らかであり、具体例は省略する。
本発明によれば、入力のサンプリング位相誤差や、こ
れに起因する事故の判定誤差を低減することが可能にな
り、また複数の入力を同一の時間間隔タイミングで測定
した場合の値を求めるにあたつて、それぞれの入力毎に
ノイズ、また異常信号を重畳した値を求めることが可能
になるので、より正確な値が算出できるようになり、事
故検出感度を高めた高精度かつ高信頼度なデイジタル制
御装置を実現できる効果がある。
れに起因する事故の判定誤差を低減することが可能にな
り、また複数の入力を同一の時間間隔タイミングで測定
した場合の値を求めるにあたつて、それぞれの入力毎に
ノイズ、また異常信号を重畳した値を求めることが可能
になるので、より正確な値が算出できるようになり、事
故検出感度を高めた高精度かつ高信頼度なデイジタル制
御装置を実現できる効果がある。
また、本発明によれば、サンプルホールド回路やA/D
変換バツフアメモリ回路の削減による小型化と、低コス
ト化進めることができるという効果がある。
変換バツフアメモリ回路の削減による小型化と、低コス
ト化進めることができるという効果がある。
第１図は本発明の一実施例のブロツク構成図、第２図は
第一の従来技術のデイジタル形保護継電装置の構成図、
第３図は第２図の各部入出力波形図、第４図は第二の従
来技術のデイジタル形保護継電装置の構成図、第５図は
第４図の各部入出力波形図、第６図はサンプリング位相
差による入力値の誤差を示す図、第７図はサンプリング
位相差により生じた距離継電装置の事故判定誤差の説明
図、第８図は第１図の各部入出力波形図、第９図は第二
の実施例の各部入出力波形図、第10図は第三の実施例の
構成図である。 ９……フイルタ、10……マルチプレクサ、11……サンプ
ルホールド回路、12……A/D変換回路、13……パルス発
生回路、14……マルチプレクサ。
第一の従来技術のデイジタル形保護継電装置の構成図、
第３図は第２図の各部入出力波形図、第４図は第二の従
来技術のデイジタル形保護継電装置の構成図、第５図は
第４図の各部入出力波形図、第６図はサンプリング位相
差による入力値の誤差を示す図、第７図はサンプリング
位相差により生じた距離継電装置の事故判定誤差の説明
図、第８図は第１図の各部入出力波形図、第９図は第二
の実施例の各部入出力波形図、第10図は第三の実施例の
構成図である。 ９……フイルタ、10……マルチプレクサ、11……サンプ
ルホールド回路、12……A/D変換回路、13……パルス発
生回路、14……マルチプレクサ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 城戸 三安 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (56)参考文献 特開 昭62−64213（ＪＰ，Ａ) 特開 昭51−30339（ＪＰ，Ａ) 特開 昭52−40041（ＪＰ，Ａ)
Claims (4)
- 【請求項１】複数の電力系統情報信号を入力する入力回
路と、前記電力情報入力をデイジタル変換するA/D変換
回路と、該A/D変換回路からの信号を演算処理するプロ
セッサと、該プロセッサからの演算結果を出力する出力
回路を備えたデイジタル制御装置において、前記A/D変
換回路は前記複数の電力系統情報入力に対し、第一の時
間間隔毎に該第一の時間間隔よりも短い期間の第二の時
間間隔で少なくとも２回以上A/D変換する手段を有し、
かつ前記プロセッサは前記第二の時間間隔毎にA/D変換
した前記複数の電力系統情報入力毎のデイジタル信号を
用いて、前記複数の電力系統情報入力に対して、前記複
数の電力系統情報入力を前記第一の時間間隔毎にA/D変
換した場合のデイジタル情報信号を算出する手段を備え
たことを特徴とするデイジタル制御装置。 - 【請求項２】特許請求の範囲第１項のデイジタル制御装
置において、前記A/D変換回路は前記複数の電力系統情
報入力に対し、前記第一の時間間隔毎のタイミングを挾
んで、前記第二の時間間隔毎にA/D変換することを特徴
とするデイジタル制御装置。 - 【請求項３】特許請求の範囲第１項のデイジタル制御装
置において、前記A/D変換回路は前記複数の電力系統情
報入力に対し、前記第一の時間間隔毎のタイミング前、
又は後に前記第二の時間間隔毎に２回以上A/D変換する
ことを特徴とするデイジタル制御装置。 - 【請求項４】特許請求の範囲第１項のデイジタル制御装
置において、前記プロセッサは前記複数の電力系統情報
入力を前記第一の時間間隔毎にA/D変換した場合のデイ
ジタル情報信号から電力系統の事故の有無を判定する判
定手段を備えたことを特徴とするデイジタル制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62162355A JP2510598B2 (ja) | 1987-07-01 | 1987-07-01 | デイジタル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62162355A JP2510598B2 (ja) | 1987-07-01 | 1987-07-01 | デイジタル制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS648818A JPS648818A (en) | 1989-01-12 |
| JP2510598B2 true JP2510598B2 (ja) | 1996-06-26 |
Family
ID=15752989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62162355A Expired - Lifetime JP2510598B2 (ja) | 1987-07-01 | 1987-07-01 | デイジタル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2510598B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5130339A (ja) * | 1974-09-06 | 1976-03-15 | Tokyo Electric Power Co | |
| JPS5240041A (en) * | 1975-09-26 | 1977-03-28 | Tokyo Electric Power Co Inc:The | Digital filter |
| JPS6264213A (ja) * | 1985-09-13 | 1987-03-23 | 株式会社日立製作所 | 保護リレ−の入力変換回路 |
-
1987
- 1987-07-01 JP JP62162355A patent/JP2510598B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS648818A (en) | 1989-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019773A (en) | Method and apparatus for detecting positions and/or speed of a moving body using two phase signals | |
| US6058354A (en) | Electricity meter to measure electrical physical magnitudes which are parameters or functions of measured voltages and/or currents | |
| US5191336A (en) | Digital time interpolation system | |
| KR101322753B1 (ko) | 디지털 보호 계전 장치 및 디지털 보호 계전 장치용 데이터 전송 장치 | |
| US7526395B2 (en) | Logic analyzer using a digital filter | |
| WO2003005498A2 (en) | System and method for calibration of data in an electric power monitoring system | |
| JP4953714B2 (ja) | エンコーダ出力の内挿方法及び内挿回路 | |
| KR102308788B1 (ko) | 레졸버 신호 처리 장치 및 방법 | |
| EP0322518A1 (en) | Digital protective relay | |
| JP2510598B2 (ja) | デイジタル制御装置 | |
| EP0371192B1 (en) | Electric quantity detecting method | |
| US5781142A (en) | Method and apparatus for converting an analog measurement signal to a digital signal having reduced conversion error | |
| US6115675A (en) | Double interpolation anti-skew compensation of sampled analog data points in a protective relay | |
| JPH0455273B2 (ja) | ||
| JP4245791B2 (ja) | 電気保護装置 | |
| US10476483B2 (en) | Decimation filter | |
| US4667198A (en) | Apparatus for measuring quantity of AC electricity | |
| JPH08181614A (ja) | アナログ・ディジタル変換回路及びその補間データを求める方法 | |
| JP2005134210A (ja) | 交流電力計及び交流電力量計 | |
| JP3029390B2 (ja) | 波形サンプリング方法とその装置および交流計測方法とその装置 | |
| JP2507463B2 (ja) | デイジタル形保護継電装置 | |
| JP4103789B2 (ja) | 保護制御装置 | |
| JP2677732B2 (ja) | ディジタル形保護継電装置 | |
| JP2006352743A (ja) | Ａ／ｄ変換装置 | |
| JP2001522550A (ja) | 大きいダイナミックレンジを有するアナログ測定信号をディジタル化するための方法および装置 |