JP2510198B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2510198B2
JP2510198B2 JP62108464A JP10846487A JP2510198B2 JP 2510198 B2 JP2510198 B2 JP 2510198B2 JP 62108464 A JP62108464 A JP 62108464A JP 10846487 A JP10846487 A JP 10846487A JP 2510198 B2 JP2510198 B2 JP 2510198B2
Authority
JP
Japan
Prior art keywords
solid
bonding pad
state imaging
die bonding
side end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62108464A
Other languages
Japanese (ja)
Other versions
JPS63273338A (en
Inventor
久雄 矢部
敏幸 宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP62108464A priority Critical patent/JP2510198B2/en
Publication of JPS63273338A publication Critical patent/JPS63273338A/en
Application granted granted Critical
Publication of JP2510198B2 publication Critical patent/JP2510198B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Endoscopes (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 内視鏡等に使用する超小型半導体装置の組立て構造の
改良に関する。
Description: [Industrial field of application] The present invention relates to an improvement in the assembly structure of a microminiature semiconductor device used for an endoscope or the like.

[従来の技術と発明が解決しようとする問題点] 近年、電荷結合素子(CCD)等の固体撮像チップを撮
像手段として用いる電子内視鏡が種々提案されている。
[Problems to be Solved by Prior Art and Invention] In recent years, various electronic endoscopes using a solid-state imaging chip such as a charge-coupled device (CCD) as an imaging means have been proposed.

これらの固体撮像チップは、パッケージ内に収納され
て挿入部の先端部に組込まれているが、患者の苦痛を和
らげるためにこの外径を細径化する必要があり、そのた
めには固体撮像装置をいかに小型化するかが重要とな
る。
These solid-state image pickup chips are housed in a package and incorporated in the tip of the insertion part, but it is necessary to reduce the outer diameter of the solid-state image pickup device in order to reduce the pain of the patient. It is important how to reduce the size.

これに対して、特開昭61−236280号公報では、ベース
部材の中央に凹溝を設け、この凹溝内に固体撮像素子を
配設し、封止材で封止した者が開示されている。
On the other hand, Japanese Laid-Open Patent Publication No. 61-236280 discloses a person who has a groove formed in the center of a base member, a solid-state image sensor is arranged in the groove, and a solid material is sealed with a sealing material. There is.

ところで、セラミック基板等で形成されるベース部材
は、この製造工程においてバリが生じやすいため、バリ
を含めた寸法精度は±0.15mmにもなってしまう。更に、
隅部は欠けやすく、厚さ0.6mmの場合、CO.3程度の欠け
が不可避である。そのため、ベース部材から半導体チッ
プがはみださないように、予めバリおよび欠けを見込ん
だ寸法に、ベース部材を大きくしておく必要があり、そ
の結果、半導体装置が縦横0.3mm程度大きくなってい
た。
By the way, since a base member formed of a ceramic substrate or the like is likely to have burrs in this manufacturing process, the dimensional accuracy including burrs becomes ± 0.15 mm. Furthermore,
The corners are liable to chip, and when the thickness is 0.6 mm, it is inevitable that a CO.3 chipping will occur. Therefore, in order to prevent the semiconductor chip from protruding from the base member, it is necessary to enlarge the base member in advance to a size that allows for burrs and chips, and as a result, the semiconductor device is about 0.3 mm long and wide. It was

また、プラスチック基板も端部にバリや欠けを生じや
すく、射出成形品においては、ゲート部が突起となる。
同様にガラス基板も欠けやすい等の問題があった。
Further, the plastic substrate is also likely to have burrs and chips at the ends, and in the injection-molded product, the gate portion becomes a protrusion.
Similarly, the glass substrate also has a problem that it is easily chipped.

[発明の目的] 本発明は、上記事情に鑑みてなされたものであり、ベ
ース部材のバリや欠けに影響されることのなく、寸法精
度の高い、且つ、超小型半導体装置を提供することを目
的とする。
[Object of the Invention] The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a microminiaturized semiconductor device having high dimensional accuracy without being affected by burrs and chips of the base member. To aim.

[問題点を解決するための手段および作用] 本発明は、ベース部材に半導体チップよりも、わずか
に大きいダイボンディングパッド部材を少なくとも、そ
の一部がベース部材の側端面から突出するか、あるいは
側端面が一致するようにしてベース部材の表面に重着
し、このダイボンディングパッド部材の側端面の少なく
とも一部が半導体装置の側端面の一部をなすことによ
り、半導体チップがベース部材から露出することを防止
し、半導体装置の寸法精度を高め、且つ、可能な限り小
型化することができる。
[Means and Actions for Solving Problems] According to the present invention, at least a die bonding pad member, which is slightly larger than a semiconductor chip, is provided on a base member, at least a part of which protrudes from a side end surface of the base member or a side surface of the base member. The semiconductor chip is exposed from the base member by being superposed on the surface of the base member such that the end faces coincide with each other, and at least a part of the side end face of the die bonding pad member forms a part of the side end face of the semiconductor device. This can be prevented, the dimensional accuracy of the semiconductor device can be improved, and the size can be reduced as much as possible.

[実施例] 第1図及び第2図は、第1実施例に係り、第1図
(a)は半導体装置の正面図、第1図(b)は第1図
(a)のA−A′方向断面図、第1図(c)は第1図
(a)のB−B′方向断面図第1図(d)はダイボンデ
ィング部材の正面図、第2図は本実施例の具体例を示す
内視鏡先端部の断面図である。
[Embodiment] FIGS. 1 and 2 relate to the first embodiment. FIG. 1 (a) is a front view of a semiconductor device, and FIG. 1 (b) is AA of FIG. 1 (a). 1 '(c) is a sectional view taken along line BB of FIG. 1 (a). FIG. 1 (d) is a front view of a die bonding member, and FIG. 2 is a specific example of this embodiment. FIG. 4 is a cross-sectional view of the distal end portion of the endoscope showing FIG.

第2図において、内視鏡の細長な挿入部1の先端部2
は、金属等の構成の材料からなる略円柱状の先端部本体
3を備えている。前記先端部本体3には、挿入部に対し
て長手方向に貫通する観察用透孔4と図示しない照明用
透孔が形成されている。
In FIG. 2, the distal end portion 2 of the elongated insertion portion 1 of the endoscope is shown.
Includes a substantially columnar tip body 3 made of a material such as metal. The distal end body 3 is formed with an observation through hole 4 penetrating in the longitudinal direction with respect to the insertion portion and an illumination through hole (not shown).

前記観察用透孔4には、対物レンズ系6が内嵌固定さ
れ、その後方の対物レンズ系6の結像位置には、固体撮
像装置7が、観察用透孔4に設けられた段部8によって
位置決めされ装着されている。
An objective lens system 6 is fitted in and fixed to the observation through hole 4, and a solid-state image pickup device 7 is provided at the image forming position of the objective lens system 6 behind the observation lens. Positioned by 8 and mounted.

前記固体撮像装置7の後端面には、リード部8が固着
されており、更に、挿入部1内を挿通された信号線9が
ハンダ付けされている。
A lead portion 8 is fixed to the rear end surface of the solid-state image pickup device 7, and a signal line 9 inserted through the insertion portion 1 is soldered.

先端部本体3の後端部には、例えばゴム等の可撓性の
チューブ11が外嵌固定されている。
A flexible tube 11 made of rubber or the like is externally fitted and fixed to the rear end portion of the tip end body 3.

前記固体撮像装置7は、第1図のように構成されてい
る。
The solid-state imaging device 7 is configured as shown in FIG.

半導体チップとしての固体撮像チップ12の正面は、イ
メージエリア13が形成されており、該イメージエリア13
の周辺における若干広くした一辺には、チップ側ボンデ
ィングパッド14が設けられている。
An image area 13 is formed on the front surface of the solid-state imaging chip 12 as a semiconductor chip.
A chip-side bonding pad 14 is provided on the slightly widened side in the periphery of.

前記固体撮像チップ12の裏面には、固体撮像チップ12
より若干大きい、例えば金メッキを施された厚さ0.1mm
コバール板のようなダイボンディングパッド部材16が、
固体撮像チップ12のボンディングパッド側の側端面とダ
イボンディングパッド部材16の側端面とを一致させて、
例えば銀ペーストによりダイボンディングされている。
On the back surface of the solid-state imaging chip 12, the solid-state imaging chip 12
Slightly larger, eg 0.1 mm thick with gold plating
Die bonding pad member 16 such as Kovar plate,
By aligning the side end surface of the solid-state imaging chip 12 on the bonding pad side and the side end surface of the die bonding pad member 16,
For example, it is die-bonded with silver paste.

ダイボンディングパッド部材16の表面には、例えば第
1図(d)のような、固体撮像チップ12の外形と略同形
同大の枠状の指標10が設けられている。この指標10内に
固体撮像チップ12を固設することによりイメージエリア
13の位置決めを行うことができる。
On the surface of the die bonding pad member 16, for example, as shown in FIG. 1D, a frame-shaped index 10 having substantially the same shape and size as the outer shape of the solid-state imaging chip 12 is provided. By fixing the solid-state imaging chip 12 inside this index 10, the image area
13 positionings can be performed.

なお、前記指標10は、ハーフエッチングあるいは、エ
ッチングにより透孔としてもよいし、印刷等によっても
よい。
The index 10 may be a through hole formed by half etching or etching, or may be formed by printing or the like.

前記ダイボンディングパッド部材16は、例えばアルミ
ナ等のセラミックで成形されたベース部材としての多層
セラミック基板17に銀ロー付けにて固設されている。
The die bonding pad member 16 is fixed to the multilayer ceramic substrate 17 as a base member formed of ceramic such as alumina by silver brazing.

前記多層セラミック基板17は、略平板であって、その
正面は段部18により段状に成形されている。前記段状に
成形された厚みの薄い部分であるところのダイアタッチ
部20は3層であって、厚みは0.6mm、また厚みの厚い部
分であるところのパッド部15は、1.2mmである。
The multilayer ceramic substrate 17 is a substantially flat plate, and the front surface thereof is formed in a step shape by the step portion 18. The die-attach portion 20 which is the step-shaped thin portion, which is the thin portion, has three layers, and the thickness is 0.6 mm, and the pad portion 15, which is the thick portion, is 1.2 mm.

また、パッド部15の隅部15aは、面を取られて多層セ
ラミック基板17の対角寸法を小さくなるように成形され
ている。
Further, the corner portion 15a of the pad portion 15 is chamfered and formed so that the diagonal dimension of the multilayer ceramic substrate 17 is reduced.

前記固体撮像チップ12とダイボンディングパッド部材
16とが一致した端面は、前記段部18に当接し、他方の端
面は、多層セラミック基板17の端面より、わずかに突出
するか、あるいは一致するようになっている。
The solid-state imaging chip 12 and die bonding pad member
The end face that coincides with 16 abuts on the step portion 18, and the other end face slightly protrudes or coincides with the end face of the multilayer ceramic substrate 17.

なお、ダイボンディングパッド部材16は、固体撮像チ
ップ12と固着することによって固体撮像チップ12のアー
スとしてのGND端子(または、場合によっては、Pwel端
子)と導通するようになっている。
The die bonding pad member 16 is fixed to the solid-state imaging chip 12 so as to be electrically connected to the GND terminal (or Pwel terminal in some cases) as the ground of the solid-state imaging chip 12.

前記チップ側ボンディングパッド14は、パッド部15正
面に設けられた基板側ボンディングパッド19とボンディ
ングワイヤ21で接続されている。
The chip side bonding pad 14 is connected to a substrate side bonding pad 19 provided on the front surface of the pad portion 15 by a bonding wire 21.

前記基板側ボンディングパッド19に設けられたスルー
ホール22及び多層セラミック基板17の内部配線により、
多層セラミック基板17の裏面に設けられた図示しないフ
ラットランドと接続されている。
By the through holes 22 provided in the board-side bonding pad 19 and the internal wiring of the multilayer ceramic board 17,
It is connected to a flat land (not shown) provided on the back surface of the multilayer ceramic substrate 17.

前記図示しないフラットランドには、一方の端部にフ
ランジ23を有する前記リード部8が固設されている。
The lead portion 8 having a flange 23 at one end is fixed to the flat land (not shown).

前記固体撮像チップ12が固設されたダイボンディング
パッド部材16の正面側は、透明エポキシ樹脂等の封止材
24によって封止されており、該封止材24の側端面は、前
記ダイボンディングパッド部材16の側端面と同一面を形
成するようになっている。
The front side of the die bonding pad member 16 on which the solid-state imaging chip 12 is fixed is a sealing material such as a transparent epoxy resin.
It is sealed by 24, and the side end surface of the sealing material 24 forms the same surface as the side end surface of the die bonding pad member 16.

ところで、前記ダイボンディングパッド部材16は、固
体撮像チップ12より片側0.15mm大きい外形を有してお
り、幅寸法Wの公差は、0mmから−0.006mmとなってい
る。これに対して多層セラミック基板17の幅寸法Wの公
差は、−0.006mmから−0.36mmであり、多層セラミック
基板17の外周面よりダイボンディングパッド部材16の外
周面が、わずかに突出するか、一致するようになってい
る。従って、ダイボンディングパッド部材16の側端面の
少なくとも一部が固体撮像装置7の側端面の一部をなす
ようになっている。
By the way, the die bonding pad member 16 has an outer shape larger than the solid-state imaging chip 12 by 0.15 mm on one side, and the tolerance of the width dimension W is from 0 mm to -0.006 mm. On the other hand, the tolerance of the width W of the multilayer ceramic substrate 17 is −0.006 mm to −0.36 mm, and the outer peripheral surface of the die bonding pad member 16 slightly projects from the outer peripheral surface of the multilayer ceramic substrate 17, or It is supposed to match. Therefore, at least a part of the side end surface of the die bonding pad member 16 forms a part of the side end surface of the solid-state imaging device 7.

なお、多層セラミック基板17の裏面にフランジ23を有
するリード部8を設けたが、外部端子の形状について
は、これに限らず、PGA(ピングリットアレイ)やリー
ドスチップキャリア等でもよい。
Although the lead portion 8 having the flange 23 is provided on the back surface of the multilayer ceramic substrate 17, the shape of the external terminal is not limited to this, and a PGA (pinglit array), a leads chip carrier, or the like may be used.

更に、ダイボンディングパッド部材16は、コバール板
でなくてもよく、例えば黄銅板ないしリン青銅板にニッ
ケルメッキないし金メッキを施したものでもよい。
Further, the die bonding pad member 16 may not be a Kovar plate, and may be, for example, a brass plate or a phosphor bronze plate plated with nickel or gold.

また、ダイボンディングパッド部材16の側端部は、露
出させても、封止材24によって薄く覆ってもよい。
Further, the side end portion of the die bonding pad member 16 may be exposed or may be thinly covered with the sealing material 24.

ベース部材として多層セラミック基板17を使用してい
るが、セラミックに限らずガラスでもプラスチックでも
よく、また、固体撮像装置でない場合、封止材24は、透
明でなくてもよいし、低融点ガラスでもよい。
Although the multilayer ceramic substrate 17 is used as the base member, the material is not limited to ceramics, and may be glass or plastic. If the solid-state imaging device is not used, the encapsulating material 24 may not be transparent or may be low-melting glass. Good.

本実施例によれば、ダイボンディングパッド部材の外
形は、固体撮像チップを封止しやすいように、わずかに
大きくしてあり、封止材の外形を寸法精度のよい多層セ
ラミック基板の外形に一致させるようにして形成してい
るので、固体撮像装置の寸法精度を高めることができ、
且つ可能な限り固体撮像装置の小型化を行うことができ
る。
According to the present embodiment, the outer shape of the die bonding pad member is made slightly larger so that the solid-state imaging chip can be easily sealed, and the outer shape of the encapsulating material matches the outer shape of the multilayer ceramic substrate with good dimensional accuracy. Since it is formed as described above, it is possible to improve the dimensional accuracy of the solid-state imaging device,
Moreover, the size of the solid-state imaging device can be reduced as much as possible.

また、寸法精度が高いので封止材を射出成形等、型を
使用して成形することもできる。
Further, since the dimensional accuracy is high, the sealing material can be molded using a mold such as injection molding.

第3図は第2実施例を示し、第3図(a)は第3図
(b)のC−C′方向側面図、第3図(b)は固体撮像
装置の正面図、第3図(c)は第3図(b)のD−D′
方向断面図である。
FIG. 3 shows a second embodiment, FIG. 3 (a) is a side view in the CC ′ direction of FIG. 3 (b), FIG. 3 (b) is a front view of the solid-state imaging device, and FIG. (C) is DD 'of FIG. 3 (b).
FIG.

固体撮像チップ12の裏面には、固体撮像チップ12より
若干大きく、例えば金メッキを施された厚さ0.1mmのコ
バール板のようなダイボンディングパッド部材26が、固
体撮像チップ12のボンディングパッド側の側端面とダイ
ボンディングパッド部材26の側端面とを一致させて、例
えば銀ペーストによりダイボンディングされている。
On the back surface of the solid-state imaging chip 12, a die bonding pad member 26, which is slightly larger than the solid-state imaging chip 12 and is, for example, a 0.1 mm thick Kovar plate plated with gold, is provided on the bonding pad side of the solid-state imaging chip 12. The end face and the side end face of the die bonding pad member 26 are aligned with each other and die-bonded with, for example, a silver paste.

前記ダイボンディングパッド部材26は、例えばアルミ
ナ等のセラミックで成形されたベース部材としての多層
セラミック基板27に銀ロー付けにて固設されている。
The die bonding pad member 26 is fixed by silver brazing to a multi-layer ceramic substrate 27 serving as a base member formed of ceramic such as alumina.

前記多層セラミック基板27は、略平板であって、その
正面は段部28により段状に成形されている。また、外形
を形成する隅部29は、面を取られて多層セラミック基板
27の対角寸法を小さくするようになっている。
The multilayer ceramic substrate 27 is a substantially flat plate, and the front surface thereof is formed in a step shape by a step portion 28. In addition, the corner portion 29 that forms the outer shape is chamfered to obtain a multilayer ceramic substrate.
The diagonal dimension of 27 is designed to be small.

前記固体撮像チップ12とダイボンディングパッド部材
26とが一致した端部は、前記段部28に当接するように多
層セラミック基板27に固設され、他方のダイボンディン
グパッド部材26の端部には、GND用リード部31が、多層
セラミック基板27の裏面方向に延設されている。
The solid-state imaging chip 12 and die bonding pad member
The end portion which coincides with 26 is fixed to the multilayer ceramic substrate 27 so as to contact the step portion 28, and the GND lead portion 31 is provided at the end portion of the other die bonding pad member 26 with the multilayer ceramic substrate. It is extended to the back side of 27.

前記ダイボンディングパッド部材26は、固体撮像チッ
プ12と固着されることによって固体撮像チップ12のアー
スとしてのGND端子(または、場合によっては、Pwel端
子)と導通するようになっているので、前記GND用リー
ド部31が、図示しないシールド部材と接続することによ
りノイズを防止することができる。
Since the die bonding pad member 26 is fixed to the solid-state imaging chip 12, the die-bonding pad member 26 is electrically connected to the GND terminal (or Pwel terminal in some cases) as the ground of the solid-state imaging chip 12. Noise can be prevented by connecting the use lead portion 31 to a shield member (not shown).

固体撮像チップ12の一辺に設けられた図示しないチッ
プ側ボンディングパッドは、多層セラミック基板27に設
けられた、図示しない基板側ボンディングパッドとボン
ディングワイヤ33で接続されている。
A chip side bonding pad (not shown) provided on one side of the solid-state imaging chip 12 is connected to a board side bonding pad (not shown) provided on the multilayer ceramic substrate 27 by a bonding wire 33.

図示しない基板側ボンディングパッド32は、内部配線
により多層セラミック基板27の裏面に設けられた図示し
ないフラットランドに接続されている。
The board-side bonding pad 32 (not shown) is connected to a flat land (not shown) provided on the back surface of the multilayer ceramic substrate 27 by internal wiring.

前記固体撮像チップ12のイメージエリア13の正面は、
例えば透明エポキシ樹脂等の封止材24によって封止さ
れ、また、該固体撮像チップ12の周囲は、絶縁性の樹脂
等の封止材37で封止されている。
The front of the image area 13 of the solid-state imaging chip 12 is
For example, it is sealed with a sealing material 24 such as a transparent epoxy resin, and the periphery of the solid-state imaging chip 12 is sealed with a sealing material 37 such as an insulating resin.

本実施例のように構成されることにより、固体撮像チ
ップ12の発熱をGND用リード部31から逃がすことができ
るようになっている。
With the configuration of this embodiment, the heat generated by the solid-state imaging chip 12 can be released from the GND lead portion 31.

その他の構成及び効果は、第1実施例と同様である。 Other configurations and effects are similar to those of the first embodiment.

第4図は第3実施例を示し、第4図(a)は固体撮像
装置の正面図、第4図(b)は第4図(a)のE−E′
方向断面図である。
FIG. 4 shows a third embodiment, FIG. 4 (a) is a front view of the solid-state imaging device, and FIG. 4 (b) is EE ′ of FIG. 4 (a).
FIG.

固体撮像チップ12の裏面には、固体撮像チップ12より
若干大きく、更に、多層セラミック基板39の側端面よ
り、わずかに突出するか、あるいは側端面が一致する外
形を有し、一辺に切欠き部40を設けた、例えば金メッキ
を施されたコバール板のようなダイボンディングパッド
部材38が、固体撮像チップ12の側端部と切欠き部40の端
面とを一致させるようにし、他の側端部を固体撮像チッ
プ12から突出するように固設されている。
The back surface of the solid-state imaging chip 12 has an outer shape that is slightly larger than the solid-state imaging chip 12, and further slightly protrudes from the side end surface of the multilayer ceramic substrate 39, or has side end surfaces aligned with each other, and a cutout portion on one side. A die bonding pad member 38 such as a Kovar plate plated with gold, which is provided with 40, makes the side end of the solid-state imaging chip 12 and the end face of the cutout 40 coincide with each other, and the other side end. Are fixed so as to project from the solid-state imaging chip 12.

前記多層セラミック基板39は、段部41を有し、該段部
41に、前記固体撮像チップ12とダイボンディングパッド
部材38の一致した側端面が当接するように固設されてい
る。
The multilayer ceramic substrate 39 has a step 41,
The solid-state imaging chip 12 and the die-bonding pad member 38 are fixed to 41 so that the corresponding side end surfaces thereof come into contact with each other.

固体撮像チップ12の正面及び多層セラミック基板39の
側端面は、例えば透明エポキシ樹脂等の封止材24で封止
されており、多層セラミック基板39から突出したダイボ
ンディングパッド部材38の端面は、封止材24で形成した
側端面の一部を構成するようになっている。
The front surface of the solid-state imaging chip 12 and the side end surface of the multilayer ceramic substrate 39 are sealed with a sealing material 24 such as a transparent epoxy resin, and the end surface of the die bonding pad member 38 protruding from the multilayer ceramic substrate 39 is sealed. It constitutes a part of the side end surface formed by the stopper 24.

その他の構成及び効果は、第1実施例と同様である。 Other configurations and effects are similar to those of the first embodiment.

第5図は第4実施例を示し、第5図(a)は固体撮像
装置の正面図、第5図(b)は第5図(a)のF−F′
方向断面図である。
FIG. 5 shows a fourth embodiment, FIG. 5 (a) is a front view of the solid-state imaging device, and FIG. 5 (b) is FF ′ of FIG. 5 (a).
FIG.

固体撮像チップ12の裏面には、固体撮像チップ12より
若干大きく、一辺の隅部にGND用ボンディングパッド部4
2を有した、ダイボンディングパッド部材43が固設され
ている。
The back surface of the solid-state imaging chip 12 is slightly larger than the solid-state imaging chip 12, and the GND bonding pad section 4 is provided at one corner.
A die bonding pad member 43 having 2 is fixed.

前記ダイボンディングパッド部材43の裏面には、ダイ
ボンディングパッド部材43の側端面よりわずかに退避す
るか、あるいは側端面が一致する外形を有する多層セラ
ミック基板44がボンディングパッド部46が露呈するよう
に固設されている。
On the back surface of the die bonding pad member 43, a multilayer ceramic substrate 44 having a contour which is slightly retracted from the side end surface of the die bonding pad member 43 or whose side end surfaces are aligned is fixed so that the bonding pad portion 46 is exposed. It is set up.

前記ボンディングパッド部46には、図示しない基板側
ボンディングパッドが設けられており、図示しないチッ
プ側ボンディングパッドとボンディングワイヤ47によっ
て接続されている。また、固体撮像チップ12のGND端子
は、前記GND用ボンディングパッド部42とボンディング
ワイヤ47で接続され、ダイボンディングパッド部材43と
導通するようになっている。
The bonding pad portion 46 is provided with a substrate-side bonding pad (not shown) and is connected to a chip-side bonding pad (not shown) by a bonding wire 47. The GND terminal of the solid-state imaging chip 12 is connected to the GND bonding pad portion 42 by a bonding wire 47 so as to be electrically connected to the die bonding pad member 43.

前記図示しない基板側ボンディングパッドは、内部配
線により、多層セラミック基板44の裏面に設けられたフ
ランジを有するリード部48と接続されるようになってい
る。
The board-side bonding pad (not shown) is connected to the lead portion 48 having a flange provided on the back surface of the multilayer ceramic board 44 by internal wiring.

その他の構成及び効果は、第1実施例と同様である。 Other configurations and effects are similar to those of the first embodiment.

第6図は第5実施例を示す固体撮像装置の断面図であ
る。
FIG. 6 is a sectional view of the solid-state imaging device showing the fifth embodiment.

固体撮像チップ12の裏面には、固体撮像チップ12より
若干大きい外形を有し、固体撮像チップ12を凹部49に嵌
合したダイボンディングパッド部材51が固設されてい
る。
On the back surface of the solid-state imaging chip 12, a die bonding pad member 51 having an outer shape slightly larger than that of the solid-state imaging chip 12 and having the solid-state imaging chip 12 fitted in the recess 49 is fixedly provided.

更に、前記ダイボンディングパッド部材51の裏面に
は、段部52を有する多層セラミック基板50が固設されて
おり、該段部52が前記ダイボンディングパッド部材51の
一方の側端面と当接し、他方の側端面が多層セラミック
基板50の側端面から、わずかに突出するか、あるいは一
致するようになっている。
Further, a multilayer ceramic substrate 50 having a step portion 52 is fixedly provided on the back surface of the die bonding pad member 51, and the step portion 52 contacts one side end surface of the die bonding pad member 51, and the other side. The side end surface of the is slightly projected from or coincides with the side end surface of the multilayer ceramic substrate 50.

固体撮像チップ12の正面に設けられたイメージエリア
13上には、例えば透明エポキシ樹脂等のような封止材24
で封止されており、更に、前記封止材24に周囲は、絶縁
性のの封止材37で封止されている。
Image area provided in front of the solid-state imaging chip 12
A sealing material such as a transparent epoxy resin is provided on the
Further, the periphery of the sealing material 24 is sealed with an insulating sealing material 37.

本実施例のように構成することにより、固体撮像チッ
プ12の位置決めを容易に行うことができる。
By configuring as in this embodiment, the solid-state imaging chip 12 can be easily positioned.

なお、凹部49は、ハーフエッチングにより成形しても
よいし、平板の上に枠部材を設けて形成してもよい。
The recess 49 may be formed by half etching, or may be formed by providing a frame member on a flat plate.

その他の構成及び効果は、第1実施例と同様である。 Other configurations and effects are similar to those of the first embodiment.

第7図は第6実施例を示し、第7図(a)は第7図
(b)のG−G′方向側面図、第7図(b)はダイボン
ディングパッド部材の正面図である。
FIG. 7 shows a sixth embodiment, FIG. 7 (a) is a side view along the line GG ′ in FIG. 7 (b), and FIG. 7 (b) is a front view of a die bonding pad member.

多層セラミック基板53の正面には、多層セラミック基
板53の側端面より、わずかに突出するか、側端面と一致
する外形を有する第1のダイボンディングパッド部材54
が固設されている。更に、第1のダイボンディングパッ
ド部材54の上面には、固体撮像チップ12と同形同大の外
形を有し、固体撮像チップ12をダイボンディングした第
2のダイボンディングパッド部材56が固設されている。
On the front surface of the multilayer ceramic substrate 53, a first die bonding pad member 54 having an outer shape that slightly projects from the side end surface of the multilayer ceramic substrate 53 or matches the side end surface.
Is fixed. Further, on the upper surface of the first die bonding pad member 54, a second die bonding pad member 56 having the same shape and size as the solid-state imaging chip 12 and die-bonding the solid-state imaging chip 12 is fixedly provided. ing.

本実施例のように構成することにより、第1のダイボ
ンディングパッド部材54は、多層セラミック基板53の補
強をすることができ、第2のダイボンディングパッド部
材56は、固体撮像チップの位置決めを容易に行うことが
できるようになっている。
By configuring as in this embodiment, the first die bonding pad member 54 can reinforce the multilayer ceramic substrate 53, and the second die bonding pad member 56 facilitates positioning of the solid-state imaging chip. To be able to do.

その他の構成及び効果は、第1実施例と同様である。 Other configurations and effects are similar to those of the first embodiment.

第8図ないし第9図は第1実施例の変形例であり、第
8図(a)は第8図(b)のH−H′方向側面図、第8
図(b)はダイボンディングパッド部材の正面図、第9
図は他のダイボンディングパッド部材の正面図である。
8 to 9 are modifications of the first embodiment, and FIG. 8 (a) is a side view taken along line H-H 'in FIG. 8 (b), and FIG.
FIG. 9B is a front view of the die bonding pad member,
The figure is a front view of another die bonding pad member.

第8図において、多層セラミック基板57上に固設され
た多層セラミック基板57の側端面より、わずかに突出す
るか、側端面が一致する外形を有するダイボンディング
部材58の上面には、図示しない固体撮像チップの四隅お
よび四辺と合致する指標59がハーフエッチングにより設
けられている。
In FIG. 8, on the upper surface of the die bonding member 58 having a contour slightly protruding from the side end surface of the multilayer ceramic substrate 57 fixedly provided on the multilayer ceramic substrate 57 or having the side end surfaces aligned with each other, a solid body (not shown) is formed. The indexes 59 that match the four corners and the four sides of the imaging chip are provided by half etching.

このように指標59を設けることにより、固体撮像チッ
プの位置決めを容易に行うことができる。
By thus providing the index 59, the solid-state imaging chip can be easily positioned.

第9図において、多層セラミック基板61上に固設され
た、多層セラミック基板61の側端面より、わずかに突出
するか、側端面が一致する外形を有するダイボンディン
グパッド部材62上面には、固体撮像チップの外周と合致
する指標63がハーフエッチングにより設けられている。
In FIG. 9, the solid-state imaging is provided on the upper surface of the die bonding pad member 62 that is fixedly provided on the multilayer ceramic substrate 61 and has an outer shape that slightly protrudes from the side end surface of the multilayer ceramic substrate 61 or that has the same side end surface. An index 63 that matches the outer circumference of the chip is provided by half etching.

このように指標63を設けることにより固体撮像チップ
を容易に位置決めすることができるようになっている。
By thus providing the index 63, the solid-state imaging chip can be easily positioned.

なお、本発明は固体撮像装置に限らず、論理素子等、
半導体の内容は問わない。また、一般の超小型TVカメラ
やパイプカメラ等の光学電子機器、時計等の超小型機器
に適用できることはいうまでもない。特に素子の幅方向
に対して寸法の制約が厳しいために、チップオンボード
ないしハイブリット化によって、他の素子と並べて実装
することが不可能な場合にそのメリットは大きい。
Note that the present invention is not limited to the solid-state imaging device, but includes a logic element, etc.
The content of the semiconductor does not matter. Further, it goes without saying that the invention can be applied to optical electronic devices such as general micro TVs and pipe cameras, and micro devices such as watches. In particular, since the size of the element is severely restricted in the width direction, the advantage is great when it is impossible to mount the element side by side with another element by chip-on-board or hybridization.

[発明の効果] 以上説明したように本発明によれば、ベース部材のバ
リや欠けに影響されることなく、寸法精度の高い、且
つ、可能な限り小型化できるという効果がある。
[Effects of the Invention] As described above, according to the present invention, there is an effect that the dimensional accuracy is high and the size can be reduced as much as possible without being affected by burrs and chips of the base member.

【図面の簡単な説明】[Brief description of drawings]

第1図及び第2図は、第1実施例に係り、第1図(a)
は半導体装置の正面図、第1図(b)は第1図(a)の
A−A′方向断面図、第1図(c)は第1図(a)のB
−B′方向断面図、第1図(d)はダイボンディング部
材の正面図、第2図は本実施例の具体例を示す内視鏡先
端部の断面図、第3図は第2実施例を示し、第3図
(a)は第3図(b)のC−C′方向側面図、第3図
(b)は固体撮像装置の正面図、第3図(c)は第3図
(b)のD−D′方向断面図、第4図は第3実施例を示
し、第4図(a)は固体撮像装置の正面図、第4図
(b)は第4図(a)のE−E′方向断面図、第5図は
第4実施例を示し、第5図(a)は固体撮像装置の正面
図、第5図(b)は第5図(a)のF−F′方向断面
図、第6図は第5実施例を示す固体撮像装置の断面図、
第7図は第6実施例を示し、第7図(a)は第7図
(b)のG−G′方向側面図、第7図(b)はダイボン
ディングパッド部材の正面図、第8図ないし第9図は第
1実施例の変形例であり、第8図(a)は第8図(b)
のH−H′方向側面図、第8図(b)はダイボンディン
グパッド部材の正面図、第9図は他のダイボンディング
パッド部材の正面図である。 7…固体撮像装置 12…固体撮像チップ 16…ダイボンディングパッド部材 17…多層セラミック基板
1 and 2 relate to the first embodiment, and FIG. 1 (a)
1A is a front view of the semiconductor device, FIG. 1B is a sectional view taken along the line AA ′ of FIG. 1A, and FIG. 1C is B of FIG. 1A.
-B 'direction sectional view, FIG. 1 (d) is a front view of a die bonding member, FIG. 2 is a sectional view of an endoscope tip portion showing a specific example of the present embodiment, and FIG. 3 is a second embodiment. FIG. 3 (a) is a side view in the CC ′ direction of FIG. 3 (b), FIG. 3 (b) is a front view of the solid-state imaging device, and FIG. 3 (c) is FIG. FIG. 4B shows a third embodiment of the present invention, FIG. 4A is a front view of the solid-state imaging device, and FIG. 4B is a front view of FIG. 4A. FIG. 5 shows a fourth embodiment, FIG. 5 (a) is a front view of the solid-state image pickup device, and FIG. 5 (b) is FF in FIG. 5 (a). ′ Direction sectional view, FIG. 6 is a sectional view of a solid-state imaging device showing a fifth embodiment,
FIG. 7 shows a sixth embodiment, FIG. 7 (a) is a side view along the line GG ′ in FIG. 7 (b), FIG. 7 (b) is a front view of a die bonding pad member, and FIG. Figures 9 to 9 are modifications of the first embodiment, and Figure 8 (a) is Figure 8 (b).
FIG. 8B is a front view of the die bonding pad member, and FIG. 9 is a front view of another die bonding pad member. 7 ... Solid-state imaging device 12 ... Solid-state imaging chip 16 ... Die bonding pad member 17 ... Multilayer ceramic substrate

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ベース部材と、 このベース部材に重接固定された、少なくとも一部の側
端面が前記ベース部材の側端面から突出するか、あるい
は前記ベース部材の側端面と一致するダイボンディング
パッド部材と、 このダイボンディングパッド部材の前記ベース部材とは
反対側の面にダイボンディングされた前記ダイボンディ
ングパッド部材よりも小さな半導体チップと、 この半導体チップを封止する封止材と、 から構成され、前記ベース部材の側端面から突出する
か、あるいは前記ベース部材の側端面と一致する前記ダ
イボンディングパッド部材の側端面の少なくとも一部が
半導体装置の側端面の一部をなすことを特徴とする半導
体装置。
1. A die bonding pad having a base member and at least a part of a side end face thereof, which is fixed to the base member by contacting with the base member, protrudes from the side end face of the base member or coincides with the side end face of the base member. A member, a semiconductor chip smaller than the die bonding pad member, which is die-bonded to the surface of the die bonding pad member opposite to the base member, and a sealing material for sealing the semiconductor chip. At least a part of a side end surface of the die bonding pad member which is protruded from a side end surface of the base member or coincides with the side end surface of the base member forms a part of a side end surface of the semiconductor device. Semiconductor device.
JP62108464A 1987-04-30 1987-04-30 Semiconductor device Expired - Fee Related JP2510198B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62108464A JP2510198B2 (en) 1987-04-30 1987-04-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62108464A JP2510198B2 (en) 1987-04-30 1987-04-30 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS63273338A JPS63273338A (en) 1988-11-10
JP2510198B2 true JP2510198B2 (en) 1996-06-26

Family

ID=14485427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62108464A Expired - Fee Related JP2510198B2 (en) 1987-04-30 1987-04-30 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2510198B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4512452B2 (en) * 2004-08-31 2010-07-28 Hoya株式会社 The tip of the electronic endoscope
JP4594703B2 (en) * 2004-11-19 2010-12-08 オリンパス株式会社 Solid-state image sensor unit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832658U (en) * 1981-08-27 1983-03-03 日本電気株式会社 semiconductor equipment

Also Published As

Publication number Publication date
JPS63273338A (en) 1988-11-10

Similar Documents

Publication Publication Date Title
US7563644B2 (en) Optical device and method for fabricating the same
US5723900A (en) Resin mold type semiconductor device
US6987312B2 (en) Semiconductor device with sensor and/or actuator surface and method for producing it
US8120128B2 (en) Optical device
US20090032684A1 (en) Optical device and production method thereof
KR101386267B1 (en) Solid-state imaging device
US7154156B2 (en) Solid-state imaging device and method for producing the same
US20090290062A1 (en) Optical device and production method thereof
KR100231934B1 (en) Semiconductor device
JP2607542B2 (en) Solid-state imaging device
JPH085566Y2 (en) Solid-state imaging device
KR20060056851A (en) Optical device and optical apparatus
KR20030044884A (en) Solid-state imaging apparatus and manufacturing method thereof
JP2510198B2 (en) Semiconductor device
KR100208634B1 (en) Surface mounted flat package semiconductor device
KR100650463B1 (en) Semiconductor device and manufacturing method thereof
KR100208635B1 (en) Surface mounted type semiconductor package
JPH05261065A (en) Solid-state image pickup device
JPH04317280A (en) Solid state image pickup device
JP2541532B2 (en) Semiconductor module
JP2680306B2 (en) Solid-state imaging device
JPH08307777A (en) Solid-state image pickup device of electron endoscope
JPS62104075A (en) Solid-state image pickup device
JPH04235476A (en) Solid-state image pick-up device
JP3201063B2 (en) Semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees