JPH085566Y2 - Solid-state imaging device - Google Patents

Solid-state imaging device

Info

Publication number
JPH085566Y2
JPH085566Y2 JP1989082588U JP8258889U JPH085566Y2 JP H085566 Y2 JPH085566 Y2 JP H085566Y2 JP 1989082588 U JP1989082588 U JP 1989082588U JP 8258889 U JP8258889 U JP 8258889U JP H085566 Y2 JPH085566 Y2 JP H085566Y2
Authority
JP
Japan
Prior art keywords
semiconductor chip
photoelectric conversion
circuit pattern
hole
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1989082588U
Other languages
Japanese (ja)
Other versions
JPH0321859U (en
Inventor
久雄 矢部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optic Co Ltd filed Critical Olympus Optic Co Ltd
Priority to JP1989082588U priority Critical patent/JPH085566Y2/en
Publication of JPH0321859U publication Critical patent/JPH0321859U/ja
Application granted granted Critical
Publication of JPH085566Y2 publication Critical patent/JPH085566Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は光電変換回路を設けた半導体チップを実装部
材にフェイスボンディングした固体撮像装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to a solid-state image pickup device in which a semiconductor chip provided with a photoelectric conversion circuit is face-bonded to a mounting member.

[従来技術] 近年、電荷結合素子(以下、CCDと略記)等の固体撮
像素子(又は装置)(以下、SIDと略記)が各種の撮像
手段に広く用いられるようになった。
[Prior Art] In recent years, solid-state imaging devices (or devices) (hereinafter abbreviated as SID) such as charge-coupled devices (hereinafter abbreviated as CCD) have come to be widely used for various imaging means.

例えば実開昭63−49512号では、内視鏡の先端部にSID
を収納して撮像手段を構成している。この場合、入射光
は、SIDの前面(表面)側に入射され撮像面に結像され
る。このSIDにより画像信号に変換され、裏面又は側面
に設けた入出力端子から出力する。
For example, in Japanese Utility Model No. 63-49512, the SID is attached to the tip of the endoscope.
Is housed to form an image pickup means. In this case, the incident light is incident on the front surface (front surface) side of the SID and is imaged on the imaging surface. It is converted into an image signal by this SID and output from the input / output terminal provided on the back surface or the side surface.

この従来例のように、SIDを内視鏡先端部に組み込む
場合、内視鏡先端部を細くするためには、光軸と直交方
向のSIDの断面形状を最小限にする必要がある。
When the SID is incorporated into the endoscope tip as in this conventional example, in order to make the endoscope tip thin, it is necessary to minimize the cross-sectional shape of the SID in the direction orthogonal to the optical axis.

上記内視鏡先端部等に組み込まれるSIDの従来例とし
て、例えば実開昭64−21580のように、セラミック基板
とかリードフレーム等の実装基板に半導体チップをダイ
ボンディングし、半導体チップの表面に設けたボンディ
ングパッドと実装基板とをワイヤボンディングにより電
気的な接続を行うようにしていた。
As a conventional example of the SID incorporated in the endoscope tip portion or the like, a semiconductor chip is die-bonded to a mounting substrate such as a ceramic substrate or a lead frame as shown in, for example, Shokai Sho 64-21580 and provided on the surface of the semiconductor chip. The bonding pad and the mounting board are electrically connected by wire bonding.

[考案が解決しようとする問題点] 実開昭64−21580のような構造のSIDでは、ワイヤボン
ディングで電気的な接続を行うためにボンディングパッ
ドの周囲に実装基板を延出させる構造になるため、少く
ともワイヤボンディングのためのワイヤの長さ分がSID
の面積形状を大きくしてしまう欠点があった。
[Problems to be solved by the invention] In a SID having a structure such as the actual development Sho 21-21580, the mounting board is extended around the bonding pad for electrical connection by wire bonding. , SID is at least the length of the wire for wire bonding
However, there is a drawback that the area shape is increased.

このためこのSIDが組み込まれる内視鏡先端部も太く
なってしまう。
For this reason, the tip of the endoscope in which this SID is incorporated also becomes thick.

本考案は上述した点にかんがみてなされたもので、内
視鏡先端部等を太くすることなく撮像手段を小型化する
ことのできる固体撮像装置を提供することを目的とす
る。
The present invention has been made in view of the above points, and it is an object of the present invention to provide a solid-state image pickup device capable of downsizing the image pickup means without thickening the distal end portion of the endoscope.

[問題点を解決する手段及び作用] 本考案では表面に光電変換回路を設け、裏面に回路パ
ターンを設けた半導体チップを、表面にバンプを設けた
基板等の実装部材にフェイスボンディングして実装する
ことにより、ワイヤボンディングを必要としないで半導
体チップを実装可能にして、小型化できるようにしてい
る。
[Means and Actions for Solving Problems] In the present invention, a semiconductor chip having a photoelectric conversion circuit on the front surface and a circuit pattern on the back surface is face-bonded to a mounting member such as a substrate having bumps on the front surface. As a result, the semiconductor chip can be mounted without requiring wire bonding, and the size can be reduced.

[実施例] 以下、図面を参照して本考案を具体的に説明する。[Embodiment] Hereinafter, the present invention will be described in detail with reference to the drawings.

第1図ないし第7図は本考案の第1実施例に係り、第
1図は第1実施例の固体撮像装置の構造を示す断面図、
第2図は半導体チップの製造プロセスを示す説明図、第
3図は半導体チップの平面図、第4図は半導体チップの
底面図、第5図は実装基板の断面図、第6図は実装基板
の平面図、第7図は実装基板の底面図である。
1 to 7 relate to a first embodiment of the present invention, and FIG. 1 is a sectional view showing the structure of a solid-state image pickup device of the first embodiment.
FIG. 2 is an explanatory view showing the manufacturing process of the semiconductor chip, FIG. 3 is a plan view of the semiconductor chip, FIG. 4 is a bottom view of the semiconductor chip, FIG. 5 is a sectional view of a mounting board, and FIG. 6 is a mounting board. And FIG. 7 is a bottom view of the mounting board.

第1図に示す第1実施例のSID(固体撮像装置)1
は、表面に光電変換回路2が設けられ、裏面に実装用の
回路パターン3が設けられた半導体チップ4(第2図
(e)に示す。)と、この半導体チップ4の前記回路パ
ターン3とバンプ5によって、電気的に接続する印刷回
路6を表面に形成した実装基板7と、この実装基板7に
実装された前記半導体チップ4の周囲を封止する透明性
封止樹脂8とから構成される。
SID (solid-state imaging device) 1 of the first embodiment shown in FIG.
Is a semiconductor chip 4 (shown in FIG. 2E) having a photoelectric conversion circuit 2 on the front surface and a mounting circuit pattern 3 on the back surface, and the circuit pattern 3 of the semiconductor chip 4. It is composed of a mounting substrate 7 on the surface of which a printed circuit 6 electrically connected by the bump 5 is formed, and a transparent sealing resin 8 for sealing the periphery of the semiconductor chip 4 mounted on the mounting substrate 7. It

上記半導体チップ4は、その表面に形成した光電変換
回路2は、配線材9によりスルーホール10と導通し、こ
のスルーホール10を介して裏面の回路パターン3と導通
している。この回路パターン3は、バンプ5により実装
基板7の表面の印刷回路6と電気的に接続されている。
この印刷回路6は、実装基板7のスルーホール11を介し
てその裏面の印刷回路12と導通している。この印刷回路
12には外部リード13が固着され、該外部リード13の数本
にドライブ信号を印加することにより、出力端となる外
部リード13から光電変換した画像信号を出力できるよう
にしている。
The photoelectric conversion circuit 2 formed on the surface of the semiconductor chip 4 is electrically connected to the through hole 10 by the wiring material 9, and is electrically connected to the circuit pattern 3 on the back surface through the through hole 10. The circuit pattern 3 is electrically connected to the printed circuit 6 on the surface of the mounting substrate 7 by the bump 5.
The printed circuit 6 is electrically connected to the printed circuit 12 on the rear surface of the mounting substrate 7 through the through hole 11. This printed circuit
An external lead 13 is fixed to 12 and a drive signal is applied to several of the external leads 13 so that an image signal obtained by photoelectric conversion can be output from the external lead 13 serving as an output terminal.

ところで、上記半導体チップ4は、例えば第2図に示
すような製造工程によって製造できる。
By the way, the semiconductor chip 4 can be manufactured by a manufacturing process as shown in FIG. 2, for example.

第2図(a)に示すように単結晶のシリコンウェハ14
の裏面に厚膜技術によって、回路パターン3を形成す
る。この場合、厚膜の回路パターン3でなくても薄膜の
ものであっても良い。又、金とか銅等の金属板を裏面に
貼り付け、エッチングによって回路パターン3を形成し
ても良い。又、回路パターン3と表現しているが、単な
るパターンでも良い。要は、スルーホール10及びバンプ
5とを接続できれば良い。
As shown in FIG. 2 (a), a single crystal silicon wafer 14
A circuit pattern 3 is formed on the back surface of the substrate by a thick film technique. In this case, the circuit pattern 3 having a thick film may be used instead of the circuit pattern 3 having a thick film. Alternatively, a metal plate such as gold or copper may be attached to the back surface and the circuit pattern 3 may be formed by etching. Further, the circuit pattern 3 is described, but it may be a simple pattern. The point is that the through hole 10 and the bump 5 can be connected.

次に第2図(b)に示すように、シリコンウェハ14の
表面に薄膜技術によりCCD等の光電変換回路(撮像回
路)2を形成する。
Next, as shown in FIG. 2B, a photoelectric conversion circuit (imaging circuit) 2 such as a CCD is formed on the surface of the silicon wafer 14 by a thin film technique.

次に第2図(c)に示すように上記シリコンウェハ14
における裏面の回路パターン3に対応する表面部分をエ
ッチングをくり返して、表面から裏面に貫通するスルー
ホール10を形成する。この場合、回路パターン3はシリ
コンウェハ14のエッチング処理の際そのエッチング剤に
侵されない材質にしておく。従って、スルーホール10の
裏面側開口に回路パターン3が露出している状態にな
る。尚、図示のようにスルーホール10を概略テーパ状に
すると、エッチングし易い。
Next, as shown in FIG. 2 (c), the silicon wafer 14
Etching is repeated on the surface portion of the back surface corresponding to the circuit pattern 3 to form a through hole 10 penetrating from the front surface to the back surface. In this case, the circuit pattern 3 is made of a material that is not attacked by the etching agent when the silicon wafer 14 is etched. Therefore, the circuit pattern 3 is exposed at the opening on the back surface side of the through hole 10. If the through hole 10 is substantially tapered as shown in the drawing, it is easy to etch.

このエッチングを行う表面側の位置は、従来のワイヤ
ボンディング用のボンディングパッドの位置に相当する
ものであり、適切な位置に設ける。上記光電変換回路2
を作るのと前後して、半導体プロセスで作ることができ
るので作り易い。
The position on the front surface side where this etching is performed corresponds to the position of the conventional bonding pad for wire bonding, and is provided at an appropriate position. The photoelectric conversion circuit 2
It is easy to make because it can be made by semiconductor process before and after making.

次に第2図(d)に示すようにAl配線等で表面側の配
線材9及びスルーホール10の配線材により、光電変換回
路2と裏面の回路パターン3とを電気的に接続する。こ
の場合、スルーホール10をテーパ状にしておくと、この
スルーホール10の奥の方までAlを入り易くでき、接続の
信頼性を高くできる。
Next, as shown in FIG. 2D, the photoelectric conversion circuit 2 and the circuit pattern 3 on the back surface are electrically connected by the wiring material 9 on the front surface side and the wiring material of the through hole 10 by Al wiring or the like. In this case, if the through hole 10 is tapered, Al can easily enter deep inside the through hole 10 and the reliability of connection can be improved.

上記Al配線は、Al蒸着で行うことができるが、この蒸
着法に限定されるものでない。要するに、スルーホール
10を経て光電変換回路2と裏面側の回路パターン3とを
電気的に接続すれば良い。
The Al wiring can be formed by Al vapor deposition, but is not limited to this vapor deposition method. In short, through holes
The photoelectric conversion circuit 2 and the circuit pattern 3 on the back surface side may be electrically connected via 10

次に所定形状にカットするスクライブを行うことによ
り、第2図(e)に示す半導体チップ4を製造できる。
Next, by performing scribing for cutting into a predetermined shape, the semiconductor chip 4 shown in FIG. 2 (e) can be manufactured.

第2図(e)の半導体チップ4を表面上方から見る
と、第3図のようになり、また裏面下方から見ると第4
図のようになる。
When the semiconductor chip 4 of FIG. 2 (e) is viewed from above the front surface, it becomes as shown in FIG.
It becomes like the figure.

尚、第3図では表面側の配線材9部分を示さないで、
点線によりスルーホール10の表面側開口の形状を示して
いる。又、第4図では点線によって回路パターン3の中
央部分に位置するスルーホール10の裏面側開口の形状を
示している。又、第4図では光電変換回路2に基準電位
を与えるために回路パターン3の一つのパターンをベタ
アースにしている(ベタアースにしなくとも良い。) 次に第5図を参照して実装基板7について説明する。
Incidentally, in FIG. 3, the wiring member 9 on the front side is not shown,
The dotted line shows the shape of the front side opening of the through hole 10. Further, in FIG. 4, the shape of the back side opening of the through hole 10 located in the central portion of the circuit pattern 3 is shown by a dotted line. Further, in FIG. 4, one pattern of the circuit pattern 3 is made into a solid earth in order to give a reference potential to the photoelectric conversion circuit 2 (it is not necessary to make it into a solid earth). Next, referring to FIG. explain.

この実装基板7は、例えば普通のセラミックベース15
でその基板本体が作られている。このセラミックベース
15の表面に印刷回路6が印刷配線で形成され、この印刷
回路6はスルーホール11を介して裏面側の印刷回路12と
導通させてある。この印刷回路12には外部リード13がろ
う付けして固着してある。
This mounting board 7 is, for example, an ordinary ceramic base 15.
The board body is made of. This ceramic base
A printed circuit 6 is formed on the surface of 15 by printed wiring, and this printed circuit 6 is electrically connected to the printed circuit 12 on the back surface side through a through hole 11. External leads 13 are brazed and fixed to the printed circuit 12.

上記表面の印刷回路6には金とか半田等により、バン
プ5が設けてある。このバンプ5を半導体チップ4でな
く、実装基板7側に設けたので半導体チップ4の裏面を
フラットにでき、この半導体チップ4の製造が容易にな
る。
Bumps 5 are provided on the printed circuit 6 on the surface by gold or solder. Since the bumps 5 are provided not on the semiconductor chip 4 but on the mounting substrate 7 side, the back surface of the semiconductor chip 4 can be flattened and the semiconductor chip 4 can be easily manufactured.

尚、上記印刷回路6,12は例えば厚膜印刷で形成でき
る。
The printed circuits 6 and 12 can be formed by thick film printing, for example.

上記実装基板7は表面側から見ると第6図のようにな
り、裏面側から見ると第7図のようになる。
The mounting board 7 is as shown in FIG. 6 when viewed from the front side, and as shown in FIG. 7 when viewed from the back side.

第6図に示すように、印刷回路6のパターン形状を変
えることにより、該印刷回路6とスルーホール11を介し
て、裏面側で接続される外部リード13との順番を入れ換
えたりすることもできる。勿論、外部リード13側の位置
も適切な位置に設けることができる。
As shown in FIG. 6, by changing the pattern shape of the printed circuit 6, the order of the external lead 13 connected on the back side via the printed circuit 6 and the through hole 11 can be changed. . Of course, the position on the external lead 13 side can also be provided at an appropriate position.

従って、このSID1に接続する回路基板のアートワーク
の自由度が増し、SID1を小型化することができるように
なる。
Therefore, the degree of freedom of artwork of the circuit board connected to the SID1 is increased, and the SID1 can be downsized.

この実装基板7に半導体チップ4をフェイスボンディ
ング、つまり実装基板7の表面のバンプ5と、半導体チ
ップ4の裏面の回路パターン3を接続し、透明性封止樹
脂8で封止することにより、第1図に示す構造のSID1が
組み上がることになる。
The semiconductor chip 4 is face-bonded to the mounting substrate 7, that is, the bumps 5 on the front surface of the mounting substrate 7 and the circuit pattern 3 on the back surface of the semiconductor chip 4 are connected and sealed with the transparent sealing resin 8. SID1 with the structure shown in Fig. 1 will be assembled.

この第1実施例によれば、ボンディングワイヤを用い
ることなく、半導体チップ4の裏面側と電気的に接続で
き、且つ裏面側の回路パターン3をバンプ5とフェイス
ボンディングして実装基板7の印刷回路6と電気的に接
続し、該印刷回路6はスルーホール11を介して裏面側の
印刷回路12に固着した外部リード13と電気的に接続する
構造にしてあるので、このSID1を小型化できる。
According to the first embodiment, it is possible to electrically connect to the back surface side of the semiconductor chip 4 without using a bonding wire, and the circuit pattern 3 on the back surface side is face-bonded to the bumps 5 to form a printed circuit on the mounting substrate 7. 6, the printed circuit 6 is electrically connected to the external lead 13 fixed to the printed circuit 12 on the back surface side through the through hole 11, so that the SID 1 can be miniaturized.

スルーホール10を設ける場合、裏面側に回路パターン
3がないと、光電変換回路2を設けたシリコンウェハ14
をひっくり返して、この回路パターン3を設けなければ
ならなくなり、この際光電変換回路2に傷がつき易くな
るが、この第1実施例では光電変換回路2を設ける前に
予め回路パターン3を設けるようにしているので、それ
を防止できる。
When the through hole 10 is provided, if the circuit pattern 3 is not provided on the back surface side, the silicon wafer 14 provided with the photoelectric conversion circuit 2 is provided.
Must be turned over and the circuit pattern 3 must be provided. At this time, the photoelectric conversion circuit 2 is easily scratched. However, in the first embodiment, the circuit pattern 3 is provided before the photoelectric conversion circuit 2 is provided. I can prevent it.

この回路パターン3のパターン幅は、光電変換回路2
のパターン幅にくらべて、はるかにラフで良いので、回
路パターン3を設けてから、シリコンウェハ14をひっく
り返しても実際上スルーホール10と回路パターン3がず
れてしまうことは生じない。
The pattern width of the circuit pattern 3 is the photoelectric conversion circuit 2
Since the pattern width is much rougher than the pattern width of, the through hole 10 and the circuit pattern 3 do not actually deviate even if the silicon wafer 14 is turned over after the circuit pattern 3 is provided.

又、第2図(b)以降は通常の半導体をつくるのと殆
ど同じ製造工程と技術を用いて半導体チップ−4を製造
できる。但し、スルーホール10を作る場合、長時間エッ
チングを行う点が異る。
Further, after FIG. 2B, the semiconductor chip-4 can be manufactured by using almost the same manufacturing process and technique as those for manufacturing a normal semiconductor. However, the difference is that when the through hole 10 is formed, etching is performed for a long time.

又、第2図(d)に示すようにAl蒸着を行う場合、Al
が良く付くようにスルーホール10を比較的大きくした
り、テーパ状にすると良い。それでもワイヤボンディン
グする構造にくらべれば、はるかに小型化できる。
Also, as shown in FIG. 2 (d), when Al vapor deposition is performed, Al
It is preferable to make the through hole 10 relatively large or to have a tapered shape so as to have a good adhesion. Still, it can be much smaller than the wire-bonding structure.

又、シリコンウェハ14は薄い程良く、スルーホール10
とか配線材9を設けるのが容易になる。
Also, the thinner the silicon wafer 14, the better
It becomes easy to provide the wiring member 9.

第8図は本考案の第2実施例のSID21を示す。この第
2実施例では半導体チップ4′の表面に透光性接着剤22
を介してカラーフィルタ23を固着してある。ワイヤボン
ディング方式の構造では光電変換回路2とボンディング
パッドの間を広くとらないと、カラーフィルタ23の接着
ができなくなるのに対し、この第2実施例ではその必要
性がない。つまり光電変換回路2は配線材9により裏面
側の回路パターン3と電気的に接続され、且つこの配線
材9の高さは無視でき、この配線材9を覆うようにカラ
ーフィルタ23を接着固定できる。従って、カラーフィル
タ23を高さ(厚さ)方向及び面積共に小型化できる。
FIG. 8 shows SID21 of the second embodiment of the present invention. In the second embodiment, the translucent adhesive 22 is applied to the surface of the semiconductor chip 4 '.
The color filter 23 is fixed via. In the wire bonding type structure, the color filter 23 cannot be adhered unless the space between the photoelectric conversion circuit 2 and the bonding pad is widened, whereas this is not necessary in the second embodiment. That is, the photoelectric conversion circuit 2 is electrically connected to the circuit pattern 3 on the back side by the wiring material 9, the height of the wiring material 9 can be ignored, and the color filter 23 can be fixed by adhesion so as to cover the wiring material 9. . Therefore, the color filter 23 can be downsized both in the height (thickness) direction and the area.

この実施例では半導体チップ4′のスルーホール10′
はテーパ状でない形状にしている。
In this embodiment, the through hole 10 'of the semiconductor chip 4'is
Has a non-tapered shape.

又、この実施例では、実装基板24は基板本体の表面側
に外部リード13を固定し、この外部リード13上にバンプ
5を設けている。しかして、このバンプ5を半導体チッ
プ4′の裏面の回路パターン3とフェイスボンディング
で接続し、遮光性封止樹脂25で封止している。
Further, in this embodiment, the mounting substrate 24 has the external leads 13 fixed to the surface side of the substrate body, and the bumps 5 are provided on the external leads 13. Then, the bumps 5 are connected to the circuit pattern 3 on the back surface of the semiconductor chip 4'by face bonding and sealed with the light-shielding sealing resin 25.

尚、この封止樹脂25による封止は、半導体チップ4′
に透光性接着剤22でカラーフィルタ23を接着後に行う。
The sealing with the sealing resin 25 is performed by the semiconductor chip 4 '.
After the color filter 23 is bonded with the translucent adhesive 22, it is performed.

尚、スルーホール10′はテーパ状のスルーホール10で
も良い。
The through hole 10 'may be a tapered through hole 10.

この第2実施例は上記第1実施例と同様の効果を有す
ると共に、実装基板24の製造がより簡単にできる。
The second embodiment has the same effects as the first embodiment, and the mounting board 24 can be manufactured more easily.

第9図は本考案の第3実施例のSID31を示す。この実
施例は、第2実施例のように半導体チップ4′に透光性
封止樹脂22でカラーフィルタ23を接着している。
FIG. 9 shows SID31 of the third embodiment of the present invention. In this embodiment, as in the second embodiment, a color filter 23 is adhered to the semiconductor chip 4'with a translucent sealing resin 22.

一方、リードフレームにバンプ5を形成したものに対
し、上記半導体チップ4′の裏面をフェイス(ダウン)
ボンディングし、遮光性封止樹脂25でモールディング
し、その後リードフレームの外部リード13部を切断して
それぞれが分離された外部リード13にし、折り曲げるこ
とにより第9図に示す構造のSID31を製造できる。折り
曲げないで側方に突出させても良い。
On the other hand, the back surface of the semiconductor chip 4'is faced down with respect to the lead frame having the bumps 5 formed thereon.
The SID 31 having the structure shown in FIG. 9 can be manufactured by bonding, molding with the light-shielding encapsulating resin 25, and then cutting the outer lead 13 portion of the lead frame to separate the outer leads 13 and bending them. It may be projected laterally without being bent.

この第3実施例は、第1実施例と同様の作用効果を有
すると共に、実装基板を必要としないため、より低コス
ト化できる。
The third embodiment has the same effects as the first embodiment and does not require a mounting board, so that the cost can be further reduced.

尚、上述の各実施例ではリード付きの外部リード13を
有する構造にしてあるが、リードレスの入出力端子にし
ても良い。
Although each of the above-described embodiments has a structure having the external lead 13 with a lead, it may be a leadless input / output terminal.

又、この他のパッケージ構造にすることもできるし、
異る組立手順にすることもできる。
Also, other package structures can be used,
Different assembly procedures can be used.

尚、例えば第1実施例において、テーパ形状のスルー
ホール10を裏面側の開口が大きくなるような構造にする
こともできる。この場合には、例えば回路パターン3に
開口を有する形状にすれば良い。
Note that, for example, in the first embodiment, the tapered through hole 10 may have a structure in which the opening on the back surface side is large. In this case, for example, the circuit pattern 3 may have a shape having an opening.

又、例えば第1実施例において、第2図(c)に示す
ようなスルーホール10を設けた後、第2図(d)に示す
ようにスルーホール10を配線材で完全に充填するのでは
なく、光電変換回路2側の部分のみ形成し、各スルーホ
ール10の中央部分を結ぶ直線状にカットしても良い。こ
のようにするとよりサイズを小型化できる。尚、この場
合、表面の配線材9をこのカットする部分より外にでな
い様に形成する方が望ましい。又、裏面の回路パターン
3もカットする面より外に出ないように形成した方が望
ましい(カットした際、配線材9とか回路パターン3の
一部等が剥離することを防止するため)。
Further, for example, in the first embodiment, after the through hole 10 as shown in FIG. 2 (c) is provided, the through hole 10 may be completely filled with the wiring material as shown in FIG. 2 (d). Alternatively, only the portion on the photoelectric conversion circuit 2 side may be formed and cut into a straight line connecting the central portions of the through holes 10. By doing so, the size can be further reduced. In this case, it is desirable that the wiring material 9 on the surface is formed so as not to be outside the cut portion. Further, it is desirable that the circuit pattern 3 on the back surface is also formed so as not to go out of the cut surface (to prevent the wiring material 9 or a part of the circuit pattern 3 from being peeled off when cut).

尚、シリコンウェハの代りにガリウムヒ素ウェハを用
いたものでも良い。
A gallium arsenide wafer may be used instead of the silicon wafer.

又、光電変換回路2の上に、レンズを一体化した構造
にしても良い。
Further, the photoelectric conversion circuit 2 may have a structure in which a lens is integrated.

[考案の効果] 以上述べたように本考案によれば、表面に光電変換回
路を設け、裏面に回路パターンを設けた半導体チップを
表面にバンプを設けた実装基板等の実装部材にフェイス
ボンディングして実装した構造にしてあるので、ワイヤ
ボンディングするよりも小型の固体撮像装置を実現でき
る。
[Advantages of the Invention] As described above, according to the present invention, a semiconductor chip having a photoelectric conversion circuit on the front surface and a circuit pattern on the back surface is face-bonded to a mounting member such as a mounting substrate having bumps on the front surface. Since it has a structure mounted as described above, it is possible to realize a smaller solid-state imaging device than wire bonding.

【図面の簡単な説明】[Brief description of drawings]

第1図ないし第7図は本考案の第1実施例に係り、第1
図は第1実施例の固体撮像装置の構造を示す断面図、第
2図は半導体チップの製造プロセスを示す説明図、第3
図は半導体チップの平面図、第4図は半導体チップの底
面図、第5図は実装基板の断面図、第6図は実装基板の
平面図、第7図は実装基板の底面図、第8図は本考案の
第2実施例の構造を示す断面図、第9図は本考案の第3
実施例の構造を示す断面図である。 1……固体撮像装置、2……光電変換回路 3……回路パターン、4……半導体チップ 5……バンプ、6,12……印刷回路 7……実装基板 10,11……スルーホール 13……外部リード
1 to 7 relate to a first embodiment of the present invention.
FIG. 3 is a sectional view showing the structure of the solid-state image pickup device of the first embodiment, FIG.
FIG. 4 is a plan view of a semiconductor chip, FIG. 4 is a bottom view of a semiconductor chip, FIG. 5 is a sectional view of a mounting board, FIG. 6 is a plan view of a mounting board, FIG. 7 is a bottom view of a mounting board, and FIG. FIG. 9 is a sectional view showing the structure of the second embodiment of the present invention, and FIG.
It is sectional drawing which shows the structure of an Example. 1 ... Solid-state imaging device, 2 ... Photoelectric conversion circuit, 3 ... Circuit pattern, 4 ... Semiconductor chip, 5 ... Bump, 6,12 ... Printed circuit, 7 ... Mounting board, 10, 11 ... Through hole, 13 ... … External leads

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】表面に光電変換回路手段が設けられ、裏面
に側壁から離間して実装用手段が設けられた半導体基板
と、 前記光電変換回路手段と前記半導体基板の側壁との間に
前記側壁から離間して設けられ、前記光電変換回路手段
と前記実装用手段を厚み方向に接続する接続手段と、 表面に半導体実装面、裏面又は側面側に入出力端子を備
えた実装手段と、 からなり、前記実装手段の前記半導体実装面に、前記半
導体基板の前記実装手段をフェイスボンディングして実
装したことを特徴とする固体撮像装置。
1. A semiconductor substrate having photoelectric conversion circuit means on the front surface thereof and mounting means provided on the back surface thereof apart from the side wall, and the side wall between the photoelectric conversion circuit means and the side wall of the semiconductor substrate. Connecting means for connecting the photoelectric conversion circuit means and the mounting means in the thickness direction, and a mounting means having a semiconductor mounting surface on the front surface and an input / output terminal on the back surface or the side surface side. A solid-state image pickup device, wherein the mounting means of the semiconductor substrate is mounted on the semiconductor mounting surface of the mounting means by face bonding.
JP1989082588U 1989-07-12 1989-07-12 Solid-state imaging device Expired - Lifetime JPH085566Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989082588U JPH085566Y2 (en) 1989-07-12 1989-07-12 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989082588U JPH085566Y2 (en) 1989-07-12 1989-07-12 Solid-state imaging device

Publications (2)

Publication Number Publication Date
JPH0321859U JPH0321859U (en) 1991-03-05
JPH085566Y2 true JPH085566Y2 (en) 1996-02-14

Family

ID=31629541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989082588U Expired - Lifetime JPH085566Y2 (en) 1989-07-12 1989-07-12 Solid-state imaging device

Country Status (1)

Country Link
JP (1) JPH085566Y2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158948A (en) * 2003-11-25 2005-06-16 Fuji Photo Film Co Ltd Solid-state imaging device and method for manufacturing the same
KR100932824B1 (en) * 2001-10-04 2009-12-21 소니 가부시끼 가이샤 Solid state imaging device and manufacturing method thereof

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714516A (en) * 2001-08-24 2010-05-26 肖特股份公司 Process for making contact with and housing integrated circuits
AU2003209622A1 (en) * 2002-03-03 2003-10-13 Interon As Pixel sensor array and method of manufacture thereof
US6946661B2 (en) * 2002-12-23 2005-09-20 Ge Medical Systems Global Technology Company, Llc Methods and apparatus for X-ray image detector assemblies
JP5030360B2 (en) * 2002-12-25 2012-09-19 オリンパス株式会社 Method for manufacturing solid-state imaging device
JP2004319530A (en) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd Optical semiconductor device and its manufacturing process
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP2005322851A (en) * 2004-05-11 2005-11-17 Fuji Photo Film Co Ltd Solid-state imaging apparatus
JP2010267736A (en) * 2009-05-13 2010-11-25 Panasonic Corp Solid state image pickup element
JP6081170B2 (en) * 2012-12-03 2017-02-15 オリンパス株式会社 Imaging apparatus, endoscope, and manufacturing method of imaging apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291129A (en) * 1986-06-11 1987-12-17 Nec Corp Semiconductor device
JPH089305B2 (en) * 1986-07-24 1996-01-31 マツダ株式会社 Automotive slip control device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932824B1 (en) * 2001-10-04 2009-12-21 소니 가부시끼 가이샤 Solid state imaging device and manufacturing method thereof
KR100982606B1 (en) * 2001-10-04 2010-09-15 소니 주식회사 Solide imaging device and manufacturing method thereof
KR100982621B1 (en) * 2001-10-04 2010-09-15 소니 주식회사 Solide imaging device and manufacturing method thereof
KR101016498B1 (en) * 2001-10-04 2011-02-24 소니 주식회사 Manufacturing method of solide imaging device
KR101026282B1 (en) * 2001-10-04 2011-03-31 소니 주식회사 Solide imaging device and manufacturing method thereof
JP2005158948A (en) * 2003-11-25 2005-06-16 Fuji Photo Film Co Ltd Solid-state imaging device and method for manufacturing the same
US7259438B2 (en) 2003-11-25 2007-08-21 Fujifilm Corporation Solid state imaging device and producing method thereof
US7527990B2 (en) 2003-11-25 2009-05-05 Fujifilm Corporation Solid state imaging device and producing method thereof
JP4542768B2 (en) * 2003-11-25 2010-09-15 富士フイルム株式会社 Solid-state imaging device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH0321859U (en) 1991-03-05

Similar Documents

Publication Publication Date Title
JP3880278B2 (en) Solid-state imaging device and manufacturing method thereof
US7242433B2 (en) Small-sized image pickup device having a solid-state image pickup element and a lens holder mounted on opposite sides of a transparent substrate
US7367120B2 (en) Method for producing a solid-state imaging device
JP5427337B2 (en) Semiconductor device, method for manufacturing the same, and camera module
JP4846910B2 (en) Solid-state imaging device
JP5259912B2 (en) Wiring substrate and solid-state imaging semiconductor device using the same
JP2002231918A (en) Solid-state image pickup device and its manufacturing method
JPH085566Y2 (en) Solid-state imaging device
KR100795922B1 (en) Image pickup device and method of manufacturing image pickup device
JP2001185657A (en) Semiconductor package and manufacturing method therefor
JP2000269472A (en) Image pickup device
JP2002231920A (en) Solid-state image pickup device and its manufacturing method
JPH05261065A (en) Solid-state image pickup device
JPS62264659A (en) Solid-state image sensing device
JPH09199701A (en) Solid-state image pick-up device
JP3317010B2 (en) Electronic equipment
JPH04317280A (en) Solid state image pickup device
JPS62195Y2 (en)
JP2004063764A (en) Optically coupled semiconductor device and manufacturing method thereof
JPH08307777A (en) Solid-state image pickup device of electron endoscope
KR100692779B1 (en) PCB united-type image sensor package
JP2510198B2 (en) Semiconductor device
JPH04235476A (en) Solid-state image pick-up device
KR100584977B1 (en) Image sensor modular of a CoG type and manufacture method thereof
KR100370117B1 (en) semiconductor package and manufacturing method the same