JP2010267736A - Solid state image pickup element - Google Patents
Solid state image pickup element Download PDFInfo
- Publication number
- JP2010267736A JP2010267736A JP2009116873A JP2009116873A JP2010267736A JP 2010267736 A JP2010267736 A JP 2010267736A JP 2009116873 A JP2009116873 A JP 2009116873A JP 2009116873 A JP2009116873 A JP 2009116873A JP 2010267736 A JP2010267736 A JP 2010267736A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pad
- semiconductor substrate
- light
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 title abstract 2
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 239000004065 semiconductor Substances 0.000 claims abstract description 61
- 238000003384 imaging method Methods 0.000 claims description 63
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 229910000838 Al alloy Inorganic materials 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 238000013459 approach Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 97
- 239000010410 layer Substances 0.000 description 30
- 238000000034 method Methods 0.000 description 19
- 239000010949 copper Substances 0.000 description 14
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、固体撮像素子に関し、特に、半導体基板の配線層が形成される側とは反対側から受光する、裏面照射型の固体撮像素子に関する。 The present invention relates to a solid-state imaging device, and more particularly to a back-illuminated solid-state imaging device that receives light from a side opposite to a side on which a wiring layer of a semiconductor substrate is formed.
図6は、従来の裏面照射型の固体撮像素子500の断面図である。
図6に示されるように、半導体基板101には、画素部120が形成される。画素部120には、暗画素としてのフォトダイオード102Aと、画素としての複数のフォトダイオード102とが配列される。暗画素は、光学的に黒信号を決めるための画素である。フォトダイオード102A,102は、半導体基板101内に形成される。また、半導体基板101には、周辺回路を構成する図示しない素子が形成される。
FIG. 6 is a cross-sectional view of a conventional back-illuminated solid-
As shown in FIG. 6, the
図6の固体撮像素子500は、撮像するための光(以下、撮像光という)を、当該固体撮像素子500の上部から受光する。半導体基板101において、撮像光が入射される面(以下、光入射面という)には、反射防止膜104と、遮光膜105とが形成される。
The solid-
遮光膜105は、暗画素としてのフォトダイオード102Aに入射される光を遮光するために、フォトダイオード102Aを覆うように形成される。また、遮光膜105は、画素としてのフォトダイオード102に光が入射されるように形成される。
The
半導体基板101において、光入射面と反対側の面には、配線層113が形成される。配線層113には、複数の配線103が形成される。なお、配線層113には、外部と接続されるためのパッド106が露出する。
In the
このように、裏面照射型の固体撮像素子500では、配線層113による開口率の低下がないという利点がある。
As described above, the back-illuminated solid-
ここで、前述したように、遮光膜105により、暗画素としてのフォトダイオード102Aが遮光される。遮光膜105は、帯電することにより寄生容量が変化する。そこで、当該寄生容量が、フォトダイオード102A,102における光電子の蓄積、光電子の読み出しおよびノイズ等に影響を与えることを防止するために、遮光膜105の電位は、一定電位に固定されることが好ましい。
Here, as described above, the
以下、図7(a)、図7(b)を参照しながら、特許文献1に示されている裏面照射型の固体撮像素子の遮光膜へ外部から電圧を印加する方法について説明する。
Hereinafter, a method of applying a voltage from the outside to the light-shielding film of the back-illuminated solid-state imaging device shown in
図7(a)は、従来の裏面照射型の固体撮像素子600の断面図である。図7(a)の固体撮像素子600は、当該固体撮像素子600の上部から撮像光を受光する。
FIG. 7A is a cross-sectional view of a conventional back-illuminated solid-
図7(a)に示される固体撮像素子600は、図6の固体撮像素子500と比較して、撮像光を受光する側の一部が開口されている点が異なる。それ以外は、固体撮像素子500と同様なので詳細な説明は繰り返さない。
The solid-
固体撮像素子600において、配線層113に形成される配線103を露出させるために、半導体基板101の光入射面側には、開口部141が形成される。配線103のうち、開口部141により外部に露出した部分は、パッド106である。
In the solid-
また、遮光膜105の一部を外部に露出させるために、半導体基板101の光入射面側には、開口部142が形成される。開口部142が形成されることにより、遮光膜105に対し、外部から電圧を印加できるようになっている。遮光膜105のうち、開口部142により外部に露出した部分は、パッド109である。
In addition, an
図7(b)は、裏面照射型の固体撮像素子600をパッケージに搭載した図を示す。なお、図7(b)は、図7(a)の固体撮像素子600を簡略化して、半導体基板101のみを示す。
FIG. 7B shows a diagram in which a back-illuminated solid-
半導体基板101の配線層が形成されている側には、支持基板107が貼り付けられる。半導体基板101は、パッケージ110に搭載される。
A
半導体基板101の配線層が形成されている側とは反対側の光入射面側には、開口部141,142が形成される。開口部141,142が形成されることにより、パッド106,109が外部に露出される。
そして、半導体基板101に形成されたパッド106と、パッケージ110の端子111とがワイヤ113により電気的に接続される。また、パッド109と、パッケージ110の端子112とがワイヤ113により電気的に接続される。
Then, the
このように、遮光膜105の一部であるパッド109と、パッケージ110の端子112とが電気的に接続される。これにより、半導体基板101の外部から、遮光膜105の電位を一定電位に固定することができる。また、配線103の一部であるパッド106へ必要な駆動電圧を供給することができる。
In this manner, the
しかしながら、図7(b)のようにパッケージの端子と遮光膜とを直接ワイヤで接続することにより、遮光膜の電位を固定する方法では、パッケージの端子数が増え、パッケージサイズが大きくなるという課題が発生する。 However, the method of fixing the potential of the light-shielding film by directly connecting the package terminals and the light-shielding film with wires as shown in FIG. 7B increases the number of terminals of the package and increases the package size. Will occur.
本発明は、上述の問題点を解決するためになされたものであって、その目的は、パッケージの端子数を増やさず、遮光膜の電位を固定することを可能とする固体撮像素子を提供することである。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a solid-state imaging device that can fix the potential of the light shielding film without increasing the number of terminals of the package. That is.
上述の課題を解決するために、この発明のある局面に従う固体撮像素子は、複数の画素が配列された画素部が形成された半導体基板と、半導体基板において、撮像するための光が入射される面である光入射面の反対側の面に形成され、画素部の駆動用信号線を含む配線が形成された配線層と、半導体基板の光入射面に形成され、複数の画素のうち黒信号を決めるための暗画素を遮光する遮光膜とを備える。半導体基板には、少なくとも製造過程において、配線層に形成された、固定電位を引き出すための配線の一部であるパッドを露出させるために光入射面側から半導体基板を貫通する開口部が形成されており、パッドと遮光膜とが配線により電気的に接続される。 In order to solve the above-described problem, a solid-state imaging device according to an aspect of the present invention has a semiconductor substrate on which a pixel portion in which a plurality of pixels are arranged and light for imaging incident on the semiconductor substrate. Formed on the surface opposite to the light incident surface, the wiring layer including the wiring including the driving signal lines of the pixel portion, and the light input surface of the semiconductor substrate. A light-shielding film that shields a dark pixel for determining the light intensity. In the semiconductor substrate, at least in the manufacturing process, an opening that penetrates the semiconductor substrate from the light incident surface side is formed to expose a pad that is formed in the wiring layer and is a part of the wiring for drawing out a fixed potential. The pad and the light shielding film are electrically connected by wiring.
すなわち、配線層に形成された、配線の一部であるパッドと、複数の画素のうち黒信号を決めるための暗画素を遮光する遮光膜とが配線により電気的に接続される。 In other words, a pad that is part of the wiring formed in the wiring layer and a light shielding film that shields a dark pixel for determining a black signal among the plurality of pixels are electrically connected by the wiring.
そのため、遮光膜の電位を一定電位に固定することができる。したがって、遮光膜の帯電による寄生容量の変化を抑制でき、当該寄生容量が、画素における、光電子の蓄積、光電子の読み出しおよびノイズ等に影響を与えることを防止することができる。 Therefore, the potential of the light shielding film can be fixed at a constant potential. Accordingly, a change in parasitic capacitance due to charging of the light shielding film can be suppressed, and the parasitic capacitance can be prevented from affecting photoelectron accumulation, photoelectron readout, noise, and the like in the pixel.
また、半導体基板において配線の一部であるパッドと遮光膜とを電気的に接続させるため、固体撮像素子を、パッケージに接続させる場合において、パッドおよび遮光膜を、それぞれ、パッケージの異なる2つの端子に接続させる必要はない。つまり、パッケージの端子数の増加を抑えることができる。 Further, in order to electrically connect a pad that is a part of wiring and a light shielding film on a semiconductor substrate, when the solid-state imaging device is connected to a package, the pad and the light shielding film are respectively connected to two terminals of different packages. There is no need to connect to. That is, an increase in the number of terminals of the package can be suppressed.
つまり、パッケージの端子数を増やさず、遮光膜の電位を固定することができる。
また、パッドと遮光膜とを接続する配線は、主にCuで構成されており、パッドの上部には、さらに金属が積層され、金属の最表面はアルミまたはアルミを含む合金であってもよい。
That is, the potential of the light shielding film can be fixed without increasing the number of terminals of the package.
The wiring connecting the pad and the light shielding film is mainly made of Cu, and a metal is further laminated on the upper part of the pad, and the outermost surface of the metal may be aluminum or an alloy containing aluminum. .
すなわち、固定電位を引き出すための配線の一部であるパッドと遮光膜とを接続する配線をCuで構成するため、パッドの開口部のような垂直な面にも配線を形成することができる。 In other words, since the wiring that connects the pad, which is part of the wiring for extracting the fixed potential, and the light shielding film is made of Cu, the wiring can be formed on a vertical surface such as the opening of the pad.
また、パッドに積層された金属の最表面をアルミまたはアルミを含む合金にすることにより、プローブ検査やワイヤーボンドが容易になる。 In addition, probe inspection and wire bonding are facilitated by using aluminum or an alloy containing aluminum as the outermost surface of the metal laminated on the pad.
また、半導体基板に形成された、パッドに対応する開口部は、当該開口部の幅が、光入射面側からパッドに近づくに従い狭くなるように形成されており、パッドと遮光膜とを電気的に接続する配線はアルミまたはアルミ合金であってもよい。 Further, the opening corresponding to the pad formed in the semiconductor substrate is formed so that the width of the opening becomes narrower from the light incident surface side toward the pad, and the pad and the light shielding film are electrically connected. The wiring connected to may be aluminum or an aluminum alloy.
開口部の幅を光入射面側からパッドに近づくに従い狭くすることで、スパッタ技術を用いても、配線としてのアルミまたはアルミ合金を容易に当該開口部に堆積することができる。また、配線に、銅めっきを使う必要がなくなるので、安価に信頼性の良い配線を得ることができる。また、配線がアルミまたはアルミ合金であるため、配線のプローブ検査やワイヤーボンドが容易になる。 By narrowing the width of the opening as it approaches the pad from the light incident surface side, aluminum or aluminum alloy as wiring can be easily deposited in the opening even by using a sputtering technique. In addition, since it is not necessary to use copper plating for the wiring, a reliable wiring can be obtained at low cost. In addition, since the wiring is made of aluminum or aluminum alloy, probe inspection and wire bonding of the wiring become easy.
また、半導体基板に対し、配線層が形成された側には支持基板が貼り付けられ、支持基板において、光入射面の反対側には、バンプが形成され、配線層に形成された配線の一部であるパッドと、バンプとが支持基板を貫通する貫通電極により電気的に接続されてもよい。 In addition, a support substrate is attached to the semiconductor substrate on the side where the wiring layer is formed, and a bump is formed on the side of the support substrate opposite to the light incident surface, and one of the wirings formed on the wiring layer is formed. The pad which is a part and the bump may be electrically connected by a through electrode penetrating the support substrate.
配線の一部であるパッドと、遮光膜とは配線により電気的に接続される。そのため、配線の一部であるパッドと、バンプとが電気的に接続されることにより、バンプと、遮光膜とは貫通電極により電気的に接続される。 The pad which is a part of the wiring and the light shielding film are electrically connected by the wiring. For this reason, the pads that are part of the wiring are electrically connected to the bumps, whereby the bumps and the light shielding film are electrically connected to each other through the through electrodes.
したがって、バンプの電位を固定することにより、貫通電極を通じて、遮光膜の電位を固定することができる。 Therefore, by fixing the potential of the bump, the potential of the light shielding film can be fixed through the through electrode.
また、パッドに対応する開口部を取り囲むように、半導体基板における光入射面から該光入射面の反対側の面まで貫通するように溝が形成され、溝には、絶縁膜が埋め込まれていてもよい。 A groove is formed so as to penetrate from the light incident surface of the semiconductor substrate to the surface opposite to the light incident surface so as to surround the opening corresponding to the pad, and an insulating film is embedded in the groove. Also good.
これにより、パッドに対応する開口部を取り囲むように、絶縁膜が埋め込まれた溝が形成されることにより、パッドに対応する開口部分の配線と半導体基板とを電気的に分離することが可能になる。そのため、半導体基板と、パッドと遮光膜とを電気的に接続する配線とを分離するための絶縁膜が不要となり、成膜、加工の工程が削減できる。 As a result, a groove embedded with an insulating film is formed so as to surround the opening corresponding to the pad, so that the wiring in the opening corresponding to the pad and the semiconductor substrate can be electrically separated. Become. This eliminates the need for an insulating film for separating the semiconductor substrate and the wiring that electrically connects the pad and the light-shielding film, thereby reducing the film forming and processing steps.
本発明により、パッケージの端子数を増やさず、遮光膜の電位を固定することができる。 According to the present invention, the potential of the light shielding film can be fixed without increasing the number of terminals of the package.
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, the same parts are denoted by the same reference numerals. Their names and functions are also the same. Therefore, detailed description thereof will not be repeated.
<第1の実施の形態>
以下、本発明の第1の実施形態に係る固体撮像素子について、図面を参照しながら説明する。
<First Embodiment>
Hereinafter, a solid-state imaging device according to a first embodiment of the present invention will be described with reference to the drawings.
図1は、本実施形態に係る固体撮像素子100の断面図である。固体撮像素子100は、裏面照射型のMOS(Metal Oxide Semiconductor)センサーである。
FIG. 1 is a cross-sectional view of a solid-
図1を参照して、固体撮像素子100は、半導体基板1を含む。半導体基板1は、SOI(Silicon on Insulator)基板である。固体撮像素子100は、詳細は後述するが、半導体基板1内に受光領域であるフォトダイオード2を形成し、配線3を形成したのちに、半導体基板1のSi活性層4〜6μm以外を除去して得られる。固体撮像素子100は、配線3が形成された側とは反対側から受光することを特徴とする。
With reference to FIG. 1, a solid-
半導体基板1には、画素部20が形成される。画素部20には、暗画素としてのフォトダイオード2Aと、画素としての複数のフォトダイオード2とが配列される。すなわち、画素部20には、複数の画素が配列される。
A
暗画素は、光学的に黒信号を決めるための画素である。暗画素は、画素部20に配列される複数の画素の一部の画素である。フォトダイオード2A,2は、半導体基板1内に形成される。
The dark pixel is a pixel for optically determining a black signal. The dark pixel is a part of a plurality of pixels arranged in the
図1の固体撮像素子100は、撮像するための光(以下、撮像光という)を、当該固体撮像素子100の上部から受光する。半導体基板1において、撮像光が入射される面(以下、光入射面という)には、反射防止膜4と、遮光膜5とが形成される。
The solid-
反射防止膜4は、プラズマCVD技術を用いて、半導体基板1の光入射面上に堆積されるSiNである。反射防止膜4の厚みは200nmである。
The antireflection film 4 is SiN deposited on the light incident surface of the
遮光膜5は、暗画素としてのフォトダイオード2Aに入射される光を遮光するために、フォトダイオード2Aを覆うように形成される。すなわち、遮光膜5は、暗画素としてのフォトダイオード2Aを遮光する。また、遮光膜5は、画素21に含まれるフォトダイオード2に光が入射されるように形成される。
The
遮光膜5は、画素としてのフォトダイオード2の境界を覆うように、反射防止膜4上にパターニングされるアルミである。遮光膜5の厚みは200nmである。遮光膜5であるアルミのパターンの幅は、0.2μm以下と非常に微細である。そのため、遮光膜5としてのアルミは薄膜である必要がある。
The
半導体基板1において、光入射面と反対側の面には、配線層13が形成される。配線層13には、複数の配線3が形成される。複数の配線3の各々は、銅(Cu)で形成される。
In the
複数の配線3の一部は、駆動用信号線を含む。駆動用信号線は、画素部20に含まれる、暗画素としてのフォトダイオード2Aと、画素としての複数のフォトダイオード2とを駆動させるための信号線である。すなわち、駆動用信号線は、画素部20を駆動させるための信号線である。また、配線層13の一部には、層間絶縁膜7が形成される。
Some of the plurality of
固体撮像素子100において、配線層13に形成される、画素部20の駆動用信号線を含む配線3を露出させるために、半導体基板1および層間絶縁膜7の光入射面側には、ドライエッチ技術により、開口部が形成される。当該開口部が形成された時点において、配線3のうち、当該開口部により外部に露出した部分は、パッド6である。当該開口部は、配線層13に形成された、固定電位を引き出すための配線3の一部であるパッド6を露出させるために、光入射面側から半導体基板1を貫通するように形成される。
In the solid-
パッド6を露出させる開口部が設けられた後、プラズマCVD技術を用いて、反射防止膜4、層間絶縁膜7、パッド6および遮光膜5の各々の上部が露出している部分に、保護膜8が堆積される。保護膜8はSiNである。
After the opening for exposing the
保護膜8が堆積された後、画素部20の駆動用信号線を含む配線3を露出させるために、ドライエッチ技術により、開口部41が形成される。開口部41が形成された時点において、配線3のうち、当該開口部41により外部に露出した部分は、パッド6である。当該開口部41は、配線層13に形成された、固定電位を引き出すための配線3の一部であるパッド6を露出させるために、光入射面側から半導体基板1を貫通するように形成される。パッド6は、少なくとも固体撮像素子100の製造過程において外部に露出される。
After the
また、保護膜8が堆積された後、遮光膜5の一部を外部に露出させるために、半導体基板1の光入射面側には、ドライエッチ技術により、開口部42が形成される。開口部42が形成された時点において、遮光膜5のうち、開口部42により外部に露出した部分は、パッド9である。
In addition, after the
開口部41および開口部42が形成された後、一般的な工法により、配線10が形成される。配線10は、シード層および銅(Cu)めっきで構成される。なお、配線10は、主に銅(Cu)で構成される。
After the
配線10は、配線3の一部であるパッド6と、遮光膜5の一部であるパッド9とを電気的に接続させるように形成される。すなわち、パッド6と、パッド9とは、配線10により電気的に接続される。
The
配線10が形成された後、パッド6以外の部分が有機パッシベーション膜31で覆われるように、有機パッシベーション膜31が形成される。
After the
以上により、図1に示す固体撮像素子100が形成される。
従来の裏面照射型の固体撮像素子(例えば、固体撮像素子600)では、固体撮像素子100のように配線10が形成されていないため、画素部20の駆動用信号線を含む配線3の一部であるパッド6および遮光膜5の一部であるパッド9を、それぞれパッケージの2つの端子に接続する必要があった。そのため、パッケージの端子数が増え、パッケージサイズが大きくなるという問題があった。
Thus, the solid-
In the conventional back-illuminated solid-state imaging device (for example, solid-state imaging device 600), the
しかしながら、本実施形態における固体撮像素子100では、半導体基板1における光入射面側で、遮光膜5と配線層に形成される配線3の一部であるパッド6とを電気的に接続する。これにより、遮光膜の電位を一定電位に固定することができる。
However, in the solid-
また、半導体基板1において配線3の一部であるパッド6と遮光膜5の一部であるパッド9とを電気的に接続させるため、固体撮像素子100を、パッケージに接続させる場合において、パッド6およびパッド9を、それぞれ、パッケージの異なる2つの端子に接続させる必要はない。そのため、パッケージの端子数の増加を抑えることができる。すなわち、パッケージから取り出す端子数の増加を抑えることができる。
Further, in order to electrically connect the
つまり、パッケージの端子数を増やさず、遮光膜の電位を固定することができる。 That is, the potential of the light shielding film can be fixed without increasing the number of terminals of the package.
<第1の実施の形態の変形例1>
図2は、本実施形態の変形例1に係る固体撮像素子100Aの断面図である。
<
FIG. 2 is a cross-sectional view of a solid-
図2を参照して、固体撮像素子100Aは、図1の固体撮像素子100と比較して、配線10のうち、パッド6の上部に対応する部分に、金属11が堆積(積層)されている点が異なる。それ以外の構成は、固体撮像素子100と同様なので詳細な説明は繰り返さない。
Referring to FIG. 2, in solid-
金属11は、アルミと銅(Cu)との合金である。金属11の最表面は、アルミまたはアルミを含む合金(以下、アルミ合金ともいう)である。
The
以下に、金属11を形成するための工程を説明する。
まず、第1の実施の形態と同様に、配線10が形成される。その後、スパッタ技術により、配線10のうち、パッド6の上部に対応する部分に、金属11が堆積される。金属11は、フォトリソグラフィーとウェットエッチ技術によってパターニングされている。
Below, the process for forming the
First, as in the first embodiment, the
本実施形態の変形例1においては、金属11の最表面が、アルミまたはアルミを含む合金であることにより、プローブ検査やワイヤーボンドが容易に実施できる。
In the first modification of the present embodiment, since the outermost surface of the
<第1の実施の形態の変形例2>
図3は、本実施形態の変形例2に係る固体撮像素子100Bの断面図である。
<Modification 2 of the first embodiment>
FIG. 3 is a cross-sectional view of a solid-
図3を参照して、固体撮像素子100Bは、図1の固体撮像素子100と比較して、開口部41の代わりに開口部41Bが形成される点と、開口部42の代わりに開口部42Bが形成される点とが異なる。それ以外の構成は、固体撮像素子100と同様なので詳細な説明は繰り返さない。
Referring to FIG. 3, solid-
開口部41Bは、配線3の一部であるパッド6に対応する開口部である。
開口部41Bは、当該開口部の幅が、光が入射する側(光入射面側)からパッド6に近づくに従い狭くなるように形成される。
The
The
以下に、開口部41Bを形成するための工程を説明する。
まず、半導体基板1に開口部が設けられていない状態において、半導体基板1のうち、パッド6の上部に対応する部分を、TMAHを用いたウェットエッチ技術により、開口部の幅が、光入射面側からパッド6に近づくに従い狭くなるように開口させる。これにより、開口部41Bの側壁は図3のように傾斜する。
Below, the process for forming the
First, in a state in which no opening is provided in the
その後、第1の実施の形態と同様な工程により、反射防止膜4、層間絶縁膜7、パッド6および遮光膜5の各々の上部が露出している部分に、保護膜8が堆積される。
Thereafter, the
保護膜8が堆積された後、パッド6の上部に形成される層間絶縁膜7および保護膜8を、希HFを用いて開口させる。
After the
また、保護膜8が堆積された後、遮光膜5の一部であるパッド9の上部に形成される保護膜8を、希HFを用いて、開口させる。これにより、開口部42Bが形成される。開口部42Bは、遮光膜5の一部であるパッド9に対応する開口部である。
Further, after the
開口部41Bおよび開口部42Bが形成された後、スパッタ技術により、配線10Bが形成される。配線10Bはアルミまたはアルミ合金である。
After the
配線10Bは、配線3の一部であるパッド6と、遮光膜5の一部であるパッド9とを電気的に接続させるように形成される。すなわち、パッド6と、パッド9とは、配線10Bにより電気的に接続される。
The
信頼性に強いアルミ合金はスパッタ技術を用いて成膜する必要がある。スパッタ技術では、垂直な面への堆積速度が低く制御が難しい。そのため、ウェットエッチ技術を用いてパッド6に対応する開口部41Bの側壁を傾斜させることで、スパッタ技術でも配線が可能になる。
A highly reliable aluminum alloy needs to be formed by sputtering. Sputtering technology is difficult to control because the deposition rate on the vertical surface is low. Therefore, by using the wet etching technique to incline the side wall of the
また、アルミ合金1層で、パッド6とパッド9とを接続する配線と、プローブ検査やワイヤーボンドが可能な電極を形成することが可能になる。
In addition, it is possible to form wiring that connects the
以上により、配線10Bに、銅めっきを使う必要がなくなるので、安価に信頼性の良い配線を得ることができる。また、配線がアルミまたはアルミ合金であるため、配線のプローブ検査やワイヤーボンドが容易になる。
As described above, since it is not necessary to use copper plating for the
<第1の実施の形態の変形例3>
図4は、本実施形態の変形例3に係るパッケージ210の断面図である。パッケージ210は、チップサイズのパッケージである。
<
FIG. 4 is a cross-sectional view of a
図4のパッケージ210は、一例として、図3の固体撮像素子100Bを含む。なお、パッケージ110は、固体撮像素子100Bの代わりに、固体撮像素子100または固体撮像素子100Aを含んでもよい。
As an example, the
配線3の一部であるパッド6と、遮光膜5の一部であるパッド9とを電気的に接続させる配線10Bが形成された後、パッシベーション膜31のうち、画素部20の上部に対応する部分には、オンチップフィルター12およびマイクロレンズ23が形成される。
After the
また、パッシベーション膜31には、接着剤14を介してガラス15が貼り付けられる。接着剤14は、熱過疎性のエポキシ系の接着剤である。
Further, the
また、受光側とは反対側の配線層13が形成された側には支持基板16が貼り付けられる。すなわち、半導体基板1に対し、配線層13が形成された側には支持基板16が貼り付けられる。支持基板16はSi基板である。支持基板16の厚さは150μmである。
A
支持基板16には、当該支持基板16を貫通する電極である貫通電極18が形成される。貫通電極18は銅(Cu)めっきで形成される。支持基板16において、半導体基板1の光入射面と反対側には、バンプ17が形成される。バンプ17はハンダにより構成される。貫通電極18は、支持基板16の下部まで引き出される。
A through
図4において、貫通電極18に接する配線3は、パッド6と電気的に接続される。貫通電極18は、パッド6と電気的に接続される配線3と、バンプ17とを電気的に接続する。すなわち、貫通電極18は、パッド6とバンプ17とを電気的に接続する。
In FIG. 4, the
なお、パッド6は、遮光膜5の一部であるパッド9と電気的に接続される。そのため、パッド6とバンプ17とが電気的に接続されることにより、バンプ17と、遮光膜5の一部であるパッド9と電気的に接続される。
The
したがって、バンプ17の電位を固定することにより、貫通電極18を通じて、遮光膜5の電位を固定することができる。
Therefore, by fixing the potential of the
また、支持基板16の下部まで引き出された貫通電極18にバンプ17を形成することで、パッケージ110をチップサイズにすることが可能になる。すなわち、パッケージ110のサイズを小さくすることができる。
Further, by forming the
<第1の実施の形態の変形例4>
図5は、本実施形態の変形例4に係る固体撮像素子100Cの断面図である。
<Modification 4 of the first embodiment>
FIG. 5 is a cross-sectional view of a solid-
図5を参照して、固体撮像素子100Cは、図1の固体撮像素子100と比較して、保護膜8および層間絶縁膜7が形成されてない点と、溝19が形成されている点とが異なる。それ以外の構成は、固体撮像素子100と同様なので詳細な説明は繰り返さない。
Referring to FIG. 5, solid-
以下に、溝19について説明する。溝19は、配線層13のパッド6に対応する開口部41を取り囲むように、半導体基板1における光入射面から当該光入射面の反対側の面まで貫通するように形成される。溝19には、絶縁膜が埋め込まれている。
Below, the groove |
溝19は、例えば、以下のようにして形成される。まず、フォトダイオード2,2Aが形成される前に、半導体基板1において、配線層13が形成される側からドライエッチ技術によって開口部が形成される。その後、減圧CVD技術により、当該開口部に、絶縁膜を堆積することにより溝19が形成される。
The
以上のように、配線層13のパッド6に対応する開口部41を取り囲むように、絶縁膜が埋め込まれた溝19が形成されことにより、パッド6に対応する開口部41の配線10と半導体基板1とを電気的に分離することが可能になる。
As described above, the
そのため、配線層13のパッド6に対応する開口部41の内側(半導体基板1側)に堆積されていた分離のための絶縁膜が不要となり、成膜、加工の工程が削減できる。
Therefore, the insulating film for separation deposited inside the opening 41 (on the
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明は、裏面照射型の固体撮像素子に関するものであり、遮光膜の電位を固定しながら、パッケージの端子数を増やさず、パッケージサイズを小型化するのに有用である。 The present invention relates to a back-illuminated solid-state imaging device, and is useful for reducing the package size without increasing the number of terminals of the package while fixing the potential of the light shielding film.
1,101 半導体基板
2,2A,102,102A フォトダイオード
3,103 配線
4,104 反射防止膜
5,105 遮光膜
6,9,106,109 パッド
7 層間絶縁膜
8 保護膜
10 配線
11 金属
12 オンチップフィルター
13,113 配線層
14 接着剤
15 ガラス
16,107 支持基板
17 バンプ
18 貫通電極
19 溝
20 画素部
23 マイクロレンズ
100,100A,100B,100C 固体撮像素子
110,210 パッケージ
111,112 端子
113 ワイヤ
1,101
Claims (5)
前記半導体基板において、撮像するための光が入射される面である光入射面の反対側の面に形成され、前記画素部の駆動用信号線を含む配線が形成された配線層と、
前記半導体基板の前記光入射面に形成され、前記複数の画素のうち黒信号を決めるための暗画素を遮光する遮光膜とを備え、
前記半導体基板には、少なくとも製造過程において、前記配線層に形成された、固定電位を引き出すための配線の一部であるパッドを露出させるために前記光入射面側から前記半導体基板を貫通する開口部が形成されており、
前記パッドと前記遮光膜とが配線により電気的に接続される、
固体撮像素子。 A semiconductor substrate on which a pixel portion in which a plurality of pixels are arranged is formed;
In the semiconductor substrate, a wiring layer formed on a surface opposite to a light incident surface that is a surface on which light for imaging is incident, and a wiring layer including a signal line for driving the pixel unit is formed;
A light shielding film that is formed on the light incident surface of the semiconductor substrate and shields dark pixels for determining a black signal among the plurality of pixels;
The semiconductor substrate has an opening penetrating the semiconductor substrate from the light incident surface side to expose a pad formed in the wiring layer, which is a part of a wiring for extracting a fixed potential, at least in a manufacturing process. Part is formed,
The pad and the light shielding film are electrically connected by wiring;
Solid-state image sensor.
前記パッドの上部には、さらに金属が積層され、
前記金属の最表面はアルミまたはアルミを含む合金である、
請求項1に記載の固体撮像素子。 The wiring connecting the pad and the light shielding film is mainly composed of Cu,
A metal is further laminated on the top of the pad,
The outermost surface of the metal is aluminum or an alloy containing aluminum,
The solid-state imaging device according to claim 1.
前記パッドと前記遮光膜とを電気的に接続する前記配線はアルミまたはアルミ合金である、
請求項1に記載の固体撮像素子。 The opening corresponding to the pad formed in the semiconductor substrate is formed so that the width of the opening becomes narrower as it approaches the pad from the light incident surface side,
The wiring for electrically connecting the pad and the light shielding film is aluminum or aluminum alloy.
The solid-state imaging device according to claim 1.
前記支持基板において、前記光入射面の反対側には、バンプが形成され、
前記配線層に形成された配線の一部である前記パッドと、前記バンプとが前記支持基板を貫通する貫通電極により電気的に接続される、
請求項1に記載の固体撮像素子。 A support substrate is attached to the semiconductor substrate on the side where the wiring layer is formed,
In the support substrate, a bump is formed on the opposite side of the light incident surface,
The pads, which are part of the wiring formed in the wiring layer, and the bumps are electrically connected by a through electrode penetrating the support substrate;
The solid-state imaging device according to claim 1.
前記溝には、絶縁膜が埋め込まれている、
請求項1に記載の固体撮像素子。 A groove is formed so as to penetrate from the light incident surface of the semiconductor substrate to a surface opposite to the light incident surface so as to surround the opening corresponding to the pad,
An insulating film is embedded in the groove,
The solid-state imaging device according to claim 1.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009116873A JP2010267736A (en) | 2009-05-13 | 2009-05-13 | Solid state image pickup element |
PCT/JP2010/003214 WO2010131462A1 (en) | 2009-05-13 | 2010-05-12 | Solid-state image pickup element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009116873A JP2010267736A (en) | 2009-05-13 | 2009-05-13 | Solid state image pickup element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010267736A true JP2010267736A (en) | 2010-11-25 |
Family
ID=43084847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009116873A Pending JP2010267736A (en) | 2009-05-13 | 2009-05-13 | Solid state image pickup element |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2010267736A (en) |
WO (1) | WO2010131462A1 (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011003863A (en) * | 2009-06-22 | 2011-01-06 | Toshiba Corp | Semiconductor device and camera module |
JP2012231027A (en) * | 2011-04-26 | 2012-11-22 | Toshiba Corp | Solid-state imaging apparatus and method for manufacturing the same |
JP2012235126A (en) * | 2011-05-02 | 2012-11-29 | Taiwan Semiconductor Manufacturing Co Ltd | Backside irradiation image sensor having improved stress resistance |
JP2013201188A (en) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | Solid-state image pickup device |
CN103681704A (en) * | 2012-09-05 | 2014-03-26 | 台湾积体电路制造股份有限公司 | Multiple metal film stack in BSI chips |
CN103681708A (en) * | 2012-09-05 | 2014-03-26 | 台湾积体电路制造股份有限公司 | Multiple metal film stack in BSI chips |
JP2015065477A (en) * | 2011-05-20 | 2015-04-09 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | Semiconductor device manufacturing method |
US10672823B2 (en) | 2017-11-14 | 2020-06-02 | Samsung Electronics Co., Ltd. | Image sensors |
WO2021199680A1 (en) * | 2020-03-31 | 2021-10-07 | ソニーセミコンダクタソリューションズ株式会社 | Light receiving element and electronic device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH085566Y2 (en) * | 1989-07-12 | 1996-02-14 | オリンパス光学工業株式会社 | Solid-state imaging device |
JP4432502B2 (en) * | 2004-01-20 | 2010-03-17 | ソニー株式会社 | Semiconductor device |
JP4534634B2 (en) * | 2004-07-05 | 2010-09-01 | ソニー株式会社 | Solid-state imaging device |
JP4483442B2 (en) * | 2004-07-13 | 2010-06-16 | ソニー株式会社 | Solid-state imaging device, solid-state imaging device, and method for manufacturing solid-state imaging device |
JP4940667B2 (en) * | 2005-06-02 | 2012-05-30 | ソニー株式会社 | Solid-state imaging device and manufacturing method thereof |
JP4609497B2 (en) * | 2008-01-21 | 2011-01-12 | ソニー株式会社 | Solid-state imaging device, manufacturing method thereof, and camera |
-
2009
- 2009-05-13 JP JP2009116873A patent/JP2010267736A/en active Pending
-
2010
- 2010-05-12 WO PCT/JP2010/003214 patent/WO2010131462A1/en active Application Filing
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011003863A (en) * | 2009-06-22 | 2011-01-06 | Toshiba Corp | Semiconductor device and camera module |
JP2012231027A (en) * | 2011-04-26 | 2012-11-22 | Toshiba Corp | Solid-state imaging apparatus and method for manufacturing the same |
JP2012235126A (en) * | 2011-05-02 | 2012-11-29 | Taiwan Semiconductor Manufacturing Co Ltd | Backside irradiation image sensor having improved stress resistance |
JP2015156512A (en) * | 2011-05-02 | 2015-08-27 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | Rear face illumination type image sensor with improved stress resistance |
JP2015065477A (en) * | 2011-05-20 | 2015-04-09 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | Semiconductor device manufacturing method |
JP2013201188A (en) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | Solid-state image pickup device |
US9006807B2 (en) | 2012-03-23 | 2015-04-14 | Kabushiki Kaisha Toshiba | Solid-state image sensing device and camera |
CN103681704A (en) * | 2012-09-05 | 2014-03-26 | 台湾积体电路制造股份有限公司 | Multiple metal film stack in BSI chips |
CN103681708A (en) * | 2012-09-05 | 2014-03-26 | 台湾积体电路制造股份有限公司 | Multiple metal film stack in BSI chips |
US10672823B2 (en) | 2017-11-14 | 2020-06-02 | Samsung Electronics Co., Ltd. | Image sensors |
US10971537B2 (en) | 2017-11-14 | 2021-04-06 | Samsung Electronics Co., Ltd. | Image sensors |
WO2021199680A1 (en) * | 2020-03-31 | 2021-10-07 | ソニーセミコンダクタソリューションズ株式会社 | Light receiving element and electronic device |
Also Published As
Publication number | Publication date |
---|---|
WO2010131462A1 (en) | 2010-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010131462A1 (en) | Solid-state image pickup element | |
US9373660B2 (en) | Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board | |
JP5618348B2 (en) | Semiconductor image sensor device and manufacturing method thereof | |
KR101032182B1 (en) | Semiconductor package and camera module | |
KR101945048B1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US7265402B2 (en) | Solid-state image sensor including a microlens | |
JP5150566B2 (en) | Semiconductor device and camera module | |
US9455293B2 (en) | X-Y address type solid state image pickup device and method of producing the same | |
US9263488B2 (en) | Semiconductor device, manufacturing method of semiconductor device, semiconductor wafer, and electronic equipment | |
US20100237452A1 (en) | Semiconductor device and backside illumination solid-state imaging device | |
JP2012169530A (en) | Solid state image sensor, manufacturing method therefor, and electronic apparatus | |
JP6599924B2 (en) | Back-lighting solid-state image sensor | |
CN108630714A (en) | Imaging sensor and forming method thereof, working method | |
EP3358622A1 (en) | Image-capturing element and image-capturing device | |
JP2012138412A (en) | Semiconductor device and method of manufacturing the same, solid-state imaging device and method of manufacturing the same, and electronic information apparatus | |
JP2013089871A (en) | Solid state imaging device wafer, manufacturing method of solid state imaging device, and solid state imaging device | |
CN112310128A (en) | Image sensor, semiconductor structure for image sensor and manufacturing method thereof | |
WO2015125443A1 (en) | Light-receiving device and manufacturing method thereof | |
KR101116834B1 (en) | Wafer level package and method of manufacturing the same | |
KR100897761B1 (en) | Wafer level package of silicon image sensor using through via process and method for manufacturing the same | |
KR20110050091A (en) | Image sensor and method for manufacturing the same | |
JP2019140386A (en) | Imaging device | |
JPH02262369A (en) | Solid image pick-up device and manufacture thereof |