JP2508660Y2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2508660Y2
JP2508660Y2 JP11884990U JP11884990U JP2508660Y2 JP 2508660 Y2 JP2508660 Y2 JP 2508660Y2 JP 11884990 U JP11884990 U JP 11884990U JP 11884990 U JP11884990 U JP 11884990U JP 2508660 Y2 JP2508660 Y2 JP 2508660Y2
Authority
JP
Japan
Prior art keywords
semiconductor device
heat dissipation
board
wiring
laminated substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11884990U
Other languages
Japanese (ja)
Other versions
JPH0476048U (en
Inventor
亮一 長岡
隆芳 真壁
栄一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11884990U priority Critical patent/JP2508660Y2/en
Publication of JPH0476048U publication Critical patent/JPH0476048U/ja
Application granted granted Critical
Publication of JP2508660Y2 publication Critical patent/JP2508660Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は半導体装置に関し、特にLSIチップを高密度
にしかも高い放熱性をもって実装させる実装構造に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a semiconductor device, and more particularly to a mounting structure for mounting LSI chips with high density and high heat dissipation.

〔従来の技術〕[Conventional technology]

従来、半導体装置としては基板上に表面実装されるも
のがある。この種の半導体装置を第4図(a),(b)
ないし第7図によって説明する。
Conventionally, there is a semiconductor device which is surface-mounted on a substrate. This type of semiconductor device is shown in FIGS. 4 (a) and 4 (b).
It will be explained with reference to FIG.

第4図(a),(b)は従来のPGA型の半導体装置を
示す図で、同図(a)は平面図、同図(b)は正面図を
示す。第5図はDIP型半導体装置を示す斜視図、第6図
はSOP型半導体装置を示す斜視図、第7図は従来の半導
体装置をプリント配線基板に実装した状態を示す斜視図
である。これらの図において、1はPGA(ピングリッド
アレイ)型半導体装置で、このPGA型半導体装置1は半
導体チップ(図示せず)を内蔵したパッケージ本体1a
と、このパッケージ本体1aの下部に下方へ向けて多数突
設されたピン1bとから構成されている。2はヒートシン
クで、このヒートシンク2は前記パッケージ本体1aの上
面に接合されている。
4 (a) and 4 (b) are views showing a conventional PGA type semiconductor device. FIG. 4 (a) is a plan view and FIG. 4 (b) is a front view. FIG. 5 is a perspective view showing a DIP type semiconductor device, FIG. 6 is a perspective view showing an SOP type semiconductor device, and FIG. 7 is a perspective view showing a state in which a conventional semiconductor device is mounted on a printed wiring board. In these figures, 1 is a PGA (pin grid array) type semiconductor device, and this PGA type semiconductor device 1 is a package body 1a in which a semiconductor chip (not shown) is incorporated.
And a plurality of pins 1b projecting downward from the lower part of the package body 1a. Reference numeral 2 denotes a heat sink, which is joined to the upper surface of the package body 1a.

3はDIP型半導体装置、4はSOP型半導体装置で、これ
らの半導体装置もパッケージ本体3a,4aと、リード3b,4b
とから構成されている。これらのリード3b,4bは、それ
ぞれのパッケージ本体3a,4aの側部に突設されている。
なお、5はプリント配線基板で、このプリント配線基板
5には前記各半導体装置が実装される配線パターン(図
示せず)が形成されている。
3 is a DIP type semiconductor device, 4 is an SOP type semiconductor device, and these semiconductor devices are also package bodies 3a and 4a and leads 3b and 4b.
It consists of and. These leads 3b and 4b are provided on the side portions of the package bodies 3a and 4a, respectively.
A printed wiring board 5 is provided with a wiring pattern (not shown) on which the semiconductor devices are mounted.

従来では第7図に示すように複数の半導体装置がプリ
ント配線基板5に実装されており、各半導体装置は半田
付けによってプリント配線基板5に接続固定されてい
た。また、消費電力が多く発熱量も多い例えばPGA型半
導体装置1等は、第4図(a),(b)に示すようにヒ
ートシンク2が装着され、自然空冷あるいは強制空冷等
の手段により放熱効率が高められていた。
Conventionally, as shown in FIG. 7, a plurality of semiconductor devices are mounted on the printed wiring board 5, and each semiconductor device is connected and fixed to the printed wiring board 5 by soldering. Further, for example, a PGA type semiconductor device 1 or the like which consumes a large amount of power and generates a large amount of heat is provided with a heat sink 2 as shown in FIGS. Was raised.

〔考案が解決しようとする課題〕[Problems to be solved by the device]

しかるに、従来の半導体装置はLSIチップの寸法が小
さいにもかかわらずパッケージ全体の寸法が大きくなっ
てしまうので、上述したように一つのプリント配線基板
5に複数の半導体装置を実装させたとしても、高密度実
装化を図るには限度があった。しかも、ヒートシンク2
等の部材を使用する場合、放熱効率を高めるために大型
のものを使用すると、装置全体が大型化するという問題
があった。
However, in the conventional semiconductor device, the size of the entire package increases even though the size of the LSI chip is small. Therefore, even if a plurality of semiconductor devices are mounted on one printed wiring board 5 as described above, There was a limit to achieving high-density mounting. Moreover, the heat sink 2
In the case of using such members, if a large one is used in order to improve heat dissipation efficiency, there is a problem that the entire device becomes large.

〔課題を解決するための手段〕[Means for solving the problem]

本考案に係る半導体装置は、伝熱材によって形成さ
れ、信号端子が設けられてマザーボードに搭載される放
熱用積層基板と、前記信号端子に接続される配線パター
ンが設けられかつ半導体チップが挿入される貫通穴が複
数穿設され、前記放熱用積層基板上に接合される信号配
線積層基板とを備え、テープキャリアボンディングによ
ってリードが設けられた半導体チップを、リードを前記
信号配線積層基板の配線パターンに接続させて前記貫通
穴に臨ませ、この半導体チップの底面を前記放熱用積層
基板に接合したものである。
The semiconductor device according to the present invention is formed of a heat transfer material, is provided with a signal terminal and is mounted on a mother board for heat dissipation, and a wiring pattern connected to the signal terminal is provided and a semiconductor chip is inserted. A semiconductor chip provided with leads by tape carrier bonding, and a lead wiring pattern of the signal wiring laminated board. And the bottom surface of this semiconductor chip is bonded to the heat dissipation laminated substrate.

〔作用〕[Action]

一組の信号配線積層基板と放熱用積層基板に半導体チ
ップが複数個実装され、各半導体チップの熱は半導体チ
ップの裏面から放熱用配線積層基板に直接伝わって放熱
される。
A plurality of semiconductor chips are mounted on one set of the signal wiring laminated board and the heat radiation laminated board, and the heat of each semiconductor chip is directly transferred from the back surface of the semiconductor chip to the heat radiation wiring laminated board to be radiated.

〔実施例〕〔Example〕

以下、本考案の一実施例を第1図ないし第3図
(a),(b)によって詳細に説明する。
Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3 (a) and (b).

第1図は本考案に係る半導体装置を示す斜視図、第2
図は本考案に係る半導体装置の要部を拡大して示す断面
図である。第3図(a),(b)は本考案に係る半導体
装置をマザーボードに搭載した状態を示す図で、同図
(a)は平面図、同図(b)は縦断面図である。これら
の図において、11は本考案に係る半導体装置で、この半
導体装置11は信号配線積層基板12および放熱積層基板13
からなる二枚の基板を重ね合わせてパッケージ本体が形
成されており、上側の信号配線積層基板12にLSIチップ1
4が電気的に接続されている。なお、LSIチップ14は信号
配線積層基板12に複数個実装されている。
FIG. 1 is a perspective view showing a semiconductor device according to the present invention, and FIG.
FIG. 1 is an enlarged sectional view showing a main part of a semiconductor device according to the present invention. 3 (a) and 3 (b) are views showing a state in which the semiconductor device according to the present invention is mounted on a mother board. FIG. 3 (a) is a plan view and FIG. 3 (b) is a longitudinal sectional view. In these figures, 11 is a semiconductor device according to the present invention, and this semiconductor device 11 includes a signal wiring laminated substrate 12 and a heat dissipation laminated substrate 13
A package body is formed by stacking two substrates made of the above, and the LSI chip 1 is mounted on the signal wiring laminated substrate 12 on the upper side.
4 is electrically connected. A plurality of LSI chips 14 are mounted on the signal wiring laminated board 12.

前記信号配線積層基板12は、ポリイミド等の低誘電率
材から構成され、第2図に示すように各層間および表裏
両面に信号ライン配線パターン15が配設されている。ま
た、この信号配線積層基板12には、その表裏両面に方形
状に開口した貫通穴16が複数設けられている。なお、こ
の貫通穴16の開口寸法はLSIチップ14の幅寸法より大き
い寸法に設定されている。
The signal wiring laminated substrate 12 is made of a low dielectric constant material such as polyimide, and as shown in FIG. 2, signal line wiring patterns 15 are arranged on each layer and both front and back surfaces. Further, the signal wiring laminated board 12 is provided with a plurality of through holes 16 which are opened in a square shape on both front and back surfaces thereof. The opening dimension of the through hole 16 is set to be larger than the width dimension of the LSI chip 14.

LSIチップ14は、TAB(テープキャリアボンディング)
によってリード14aが設けられたものが使用されている
(TAB形態)。そして、このLSIチップ14は前記信号配線
積層基板12の各貫通穴16内に挿入れて実装されており、
リード14aは信号配線積層基板12上の配線パターンに電
気的に接続されている。また、各LSIチップ14の裏面
は、後述する放熱積層基板13の上面に接合されている。
LSI chip 14 is TAB (tape carrier bonding)
The one provided with the lead 14a is used (TAB form). The LSI chip 14 is inserted and mounted in each through hole 16 of the signal wiring laminated substrate 12,
The leads 14a are electrically connected to the wiring pattern on the signal wiring laminated board 12. The back surface of each LSI chip 14 is bonded to the upper surface of a heat dissipation laminated substrate 13 described later.

放熱積層基板13は熱電導率の高い(低熱抵抗な)特性
をもったセラミック多層基板あるいはシリコン多層基板
から構成されている。この放熱積層基板13には後述する
マザーボードに接続される信号端子17が下部に多数本突
設されており、内部には電源,GND配線パターン18が複数
層に配設されている。19は前記信号配線積層基板12の信
号ライン配線パターン15と前記信号端子17とを電気的に
接続するための内部配線パターンである。前記信号配線
積層基板12はこの放熱積層基板13上に接合されている。
両基板を接合させる際には、信号ライン配線パターン15
における信号配線積層基板12の下面に露出した部分と、
内部配線パターン19における放熱積層基板13の上面に露
出した部分とを電気的に接続させて行う。すなわち、こ
のようにすると信号ライン配線パターン15に接続された
LSIチップ14のリード14aは、信号ライン配線パターン15
および内部配線パターン19とを介して信号端子17に接続
されることになる。なお、LSIチップ14を実装するに
は、両基板を接合させてから行うか、予め信号配線積層
基板12に接続させておいて両基板どうしを接合する時に
その裏面を放熱積層基板13に接合させるかして行う。
The heat dissipation laminated substrate 13 is composed of a ceramic multilayer substrate or a silicon multilayer substrate having a high thermal conductivity (low thermal resistance) characteristic. A large number of signal terminals 17 connected to a mother board, which will be described later, are projectingly provided on the lower part of the heat dissipation laminated board 13, and a power supply and a GND wiring pattern 18 are arranged in a plurality of layers inside. Reference numeral 19 is an internal wiring pattern for electrically connecting the signal line wiring pattern 15 of the signal wiring laminated substrate 12 and the signal terminal 17. The signal wiring laminated board 12 is bonded onto the heat dissipation laminated board 13.
When joining both boards, the signal line wiring pattern 15
A portion exposed on the lower surface of the signal wiring laminated substrate 12 in
The internal wiring pattern 19 is electrically connected to the exposed portion on the upper surface of the heat dissipation laminated substrate 13. That is, in this way, the signal line wiring pattern 15 is connected.
The leads 14a of the LSI chip 14 have signal line wiring patterns 15
And, it is connected to the signal terminal 17 via the internal wiring pattern 19. It should be noted that the LSI chip 14 is mounted after bonding both boards, or when the LSI wiring 14 is previously connected to the signal wiring laminated board 12 and the both boards are bonded together, the back surface thereof is bonded to the heat dissipation laminated board 13. Do it somehow.

20は前記半導体装置11を搭載するためのマザーボード
で、このマザーボード20は前記半導体装置11の信号端子
17が接続される配線パターン(図示せず)が形成されて
おり、半導体装置11の放熱積層基板13と対応する位置に
は放熱用の開口部20aが設けられている。半導体装置11
はこのマザーボード20の所定箇所に半田付け等によって
接続固定される。
Reference numeral 20 is a motherboard for mounting the semiconductor device 11, and this motherboard 20 is a signal terminal of the semiconductor device 11.
A wiring pattern (not shown) to which 17 is connected is formed, and an opening 20a for heat dissipation is provided at a position corresponding to the heat dissipation laminated substrate 13 of the semiconductor device 11. Semiconductor device 11
Is connected and fixed to a predetermined portion of the mother board 20 by soldering or the like.

21はヒートシンクで、このヒートシンク21は前記半導
体装置11における放熱積層基板13の裏面に接合されてい
る。そして、このヒートシンク21は前記マザーボード20
の開口部20aからマザーボード20の下方へ突出してい
る。このように本考案の半導体装置11にこのヒートシン
ク21を使用すると、放熱効果を更に高めることができ
る。
Reference numeral 21 denotes a heat sink, which is joined to the back surface of the heat dissipation laminated substrate 13 in the semiconductor device 11. The heat sink 21 is attached to the mother board 20.
Projects from the opening 20a to the lower side of the motherboard 20. When the heat sink 21 is used in the semiconductor device 11 of the present invention, the heat dissipation effect can be further enhanced.

このように構成された半導体装置では、LSIチップ14
の裏面が、高熱伝導媒体である放熱積層基板13に直接接
合されるので、熱抵抗の小さな放熱経路が形成される。
In the semiconductor device configured in this way, the LSI chip 14
Since the back surface of is directly bonded to the heat dissipation laminated substrate 13 which is a high heat conduction medium, a heat dissipation path having a small thermal resistance is formed.

したがって、LSIチップ14が発する熱はLSIチップ14の
裏面から放熱積層基板13に効率良く直接伝わり、この放
熱積層基板13から放散されることになる。しかも、LSI
の寸法上最小サイズであるTAB形態を採ることで、基板
(信号配線積層基板12,放熱積層基板13)を大型に形成
することなく多くのLSIチップ14を実装させることがで
きる。
Therefore, the heat generated by the LSI chip 14 is efficiently and directly transferred from the back surface of the LSI chip 14 to the heat dissipation laminated board 13, and is dissipated from the heat dissipation laminated board 13. Moreover, LSI
By adopting the TAB form which is the smallest size in terms of the above, many LSI chips 14 can be mounted without forming the substrates (the signal wiring laminated substrate 12 and the heat dissipation laminated substrate 13) in a large size.

〔考案の効果〕[Effect of device]

以上説明したように本考案に係る半導体装置は、伝熱
材によって形成され、信号端子が設けられてマザーボー
ドに搭載される放熱用積層基板と、前記信号端子に接続
される配線パターンが設けられかつ半導体チップが挿入
される貫通穴が複数穿設され、前記放熱用積層基板上に
接合される信号配線積層基板とを備え、テープキャリア
ボンディングによってリードが設けられた半導体チップ
を、リードを前記信号配線積層基板の配線パターンに接
続させて前記貫通穴に臨ませ、この半導体チップの底面
を前記放熱用積層基板に接合したため、一組の信号配線
積層基板と放熱用積層基板に半導体チップが複数個実装
され、各半導体チップの熱は半導体チップの裏面から放
熱用配線積層基板に直接伝わって放熱される。また、半
導体チップを、LSIの寸法上最小サイズであるTAB形態と
することで、実装密度を高くすることができる。したが
って、本考案の半導体装置では、高密度実装を達成しつ
つ半導体チップ用放熱経路の熱抵抗を小さくして冷却効
率を高めることができる。このため、小型でしかも放熱
性に優れた半導体装置を得ることができる。
As described above, the semiconductor device according to the present invention is provided with the heat dissipation laminated substrate which is formed of the heat transfer material, is provided with the signal terminal and is mounted on the motherboard, and the wiring pattern connected to the signal terminal. A semiconductor chip having a plurality of through-holes into which semiconductor chips are inserted and having a signal wiring laminated substrate joined onto the heat dissipation laminated substrate, and having leads provided by tape carrier bonding, Since the bottom surface of this semiconductor chip is connected to the wiring pattern of the laminated board and exposed to the through hole and the bottom surface of the semiconductor chip is joined to the heat dissipation laminated board, a plurality of semiconductor chips are mounted on one set of the signal wiring laminated board and the heat dissipation laminated board. Then, the heat of each semiconductor chip is directly transmitted from the back surface of the semiconductor chip to the heat radiation wiring laminated substrate and is radiated. Further, the mounting density can be increased by forming the semiconductor chip in the TAB form, which is the smallest size in terms of the size of the LSI. Therefore, in the semiconductor device of the present invention, it is possible to reduce the thermal resistance of the heat dissipation path for the semiconductor chip and increase the cooling efficiency while achieving high-density mounting. Therefore, it is possible to obtain a semiconductor device which is small and has excellent heat dissipation.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案に係る半導体装置を示す斜視図、第2図
は本考案に係る半導体装置の要部を拡大して示す断面図
である。第3図(a),(b)は本考案に係る半導体装
置をマザーボードに搭載した状態を示す図で、同図
(a)は平面図、同図(b)は縦断面図である。第4図
(a),(b)は従来のPGA型の半導体装置を示す図
で、同図(a)は平面図、同図(b)は正面図を示す。
第5図はDIP型半導体装置を示す斜視図、第6図はSOP型
半導体装置を示す斜視図、第7図は従来の半導体装置を
プリント配線基板に実装した状態を示す斜視図である。 11……半導体装置、12……信号配線積層基板、13……放
熱積層基板、14……LSIチップ、15……信号ライン配線
パターン、16……貫通穴、17……信号端子、20……マザ
ーボード。
FIG. 1 is a perspective view showing a semiconductor device according to the present invention, and FIG. 2 is an enlarged sectional view showing a main part of the semiconductor device according to the present invention. 3 (a) and 3 (b) are views showing a state in which the semiconductor device according to the present invention is mounted on a mother board. FIG. 3 (a) is a plan view and FIG. 3 (b) is a longitudinal sectional view. 4 (a) and 4 (b) are views showing a conventional PGA type semiconductor device. FIG. 4 (a) is a plan view and FIG. 4 (b) is a front view.
FIG. 5 is a perspective view showing a DIP type semiconductor device, FIG. 6 is a perspective view showing an SOP type semiconductor device, and FIG. 7 is a perspective view showing a state in which a conventional semiconductor device is mounted on a printed wiring board. 11 …… Semiconductor device, 12 …… Signal wiring laminated board, 13 …… Heat dissipation laminated board, 14 …… LSI chip, 15 …… Signal line wiring pattern, 16 …… Through hole, 17 …… Signal terminal, 20 …… Motherboard.

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of utility model registration request] 【請求項1】伝熱材によって形成され、信号端子が設け
られてマザーボードに搭載される放熱用積層基板と、前
記信号端子に接続される配線パターンが設けられかつ半
導体チップが挿入される貫通穴が複数穿設され、前記放
熱用積層基板上に接合される信号配線積層基板とを備
え、テープキャリアボンディングによってリードが設け
られた半導体チップを、リードを前記信号配線積層基板
の配線パターンに接続させて前記貫通穴に臨ませ、この
半導体チップの底面を前記放熱用積層基板に接合したこ
とを特徴とする半導体装置。
1. A heat dissipation laminated substrate formed of a heat transfer material, provided with signal terminals and mounted on a mother board, and a through hole provided with a wiring pattern connected to the signal terminals and into which a semiconductor chip is inserted. A semiconductor chip having leads provided by tape carrier bonding, and connecting the leads to the wiring pattern of the signal wiring laminated board. And a bottom surface of the semiconductor chip is joined to the heat dissipation laminated substrate.
JP11884990U 1990-11-15 1990-11-15 Semiconductor device Expired - Lifetime JP2508660Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11884990U JP2508660Y2 (en) 1990-11-15 1990-11-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11884990U JP2508660Y2 (en) 1990-11-15 1990-11-15 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH0476048U JPH0476048U (en) 1992-07-02
JP2508660Y2 true JP2508660Y2 (en) 1996-08-28

Family

ID=31866817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11884990U Expired - Lifetime JP2508660Y2 (en) 1990-11-15 1990-11-15 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2508660Y2 (en)

Also Published As

Publication number Publication date
JPH0476048U (en) 1992-07-02

Similar Documents

Publication Publication Date Title
US5053853A (en) Modular electronic packaging system
USRE42653E1 (en) Semiconductor package with heat dissipating structure
KR100628286B1 (en) Electronic module having canopy-type carriers
US5869889A (en) Thin power tape ball grid array package
JPH0278264A (en) Pin lattice array package structure
JP3016910B2 (en) Semiconductor module structure
JP2004031650A (en) Leadless package and semiconductor device
US6710438B2 (en) Enhanced chip scale package for wire bond dies
JP2508660Y2 (en) Semiconductor device
US6057594A (en) High power dissipating tape ball grid array package
JP2003078109A (en) Laminated memory device
JP2002151634A (en) Board radiator
JPS6373694A (en) Electronic circuit board
JPS6239032A (en) Chip carrier for electronic element
JP2564645Y2 (en) Hybrid integrated circuit device having heat-generating components
JPS6219072B2 (en)
JPH0358455A (en) Semiconductor package
JP3064379U (en) Three-dimensional assembly structure of integrated circuit package
JPS5853854A (en) High integration density lsi package
JP3076812U (en) Wiring board
JPH0631723Y2 (en) Semiconductor device
JPS6211014Y2 (en)
JPH0113219B2 (en)
JPS5832312Y2 (en) Ceramic substrate heat dissipation and power supply structure
JPH09321218A (en) Semiconductor device and its manufacture