JP2508533B2 - Feedback type clamp circuit - Google Patents
Feedback type clamp circuitInfo
- Publication number
- JP2508533B2 JP2508533B2 JP62140683A JP14068387A JP2508533B2 JP 2508533 B2 JP2508533 B2 JP 2508533B2 JP 62140683 A JP62140683 A JP 62140683A JP 14068387 A JP14068387 A JP 14068387A JP 2508533 B2 JP2508533 B2 JP 2508533B2
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- current
- voltage
- comparator
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は帰還形クランプ回路に関する。The present invention relates to a feedback clamp circuit.
入力コンデンサを通じて供給された入力信号電圧と、
クランプ電圧とを第１のコンパレータで比較し、第１の
コンパレータの出力と基準電流とを第２のコンパレータ
で比較して、誤差に応じた方向と大きさの出力電流を形
成し、クランプ区間において第２のコンパレータの出力
電流を入力のコンデンサに帰還することにより、入力の
コンデンサをクランプ動作用のホールドコンデンサとし
て利用し、信号入力端とホールドコンデンサの接続端と
を共用にして集積回路化に適するようにしたクランプ回
路である。The input signal voltage supplied through the input capacitor,
The clamp voltage is compared with the first comparator, and the output of the first comparator and the reference current are compared with the second comparator to form an output current of a direction and magnitude according to the error, and in the clamp section. By feeding back the output current of the second comparator to the input capacitor, the input capacitor is used as a hold capacitor for the clamp operation, and the signal input end and the connection end of the hold capacitor are shared, which is suitable for an integrated circuit. This is the clamp circuit.
第３図に従来の帰還形クランプ回路を示す。このクラ
ンプ回路はIC化されていて、ビデオ入力用のピン端子T1
及びクランプレベルを保持するホールドコンデンサＣ用
のピン端子T2を少くとも必要とする。FIG. 3 shows a conventional feedback clamp circuit. This clamp circuit is integrated into an IC, and pin terminal T1 for video input
And at least a pin terminal T2 for the hold capacitor C that holds the clamp level.
ピン端子T1に供給されたビデオ信号は、エミッタホロ
ワ・トランジスタQ21を経て差動対のトランジスタQ23,2
4の一方（Q23）に与えられ、他方（Q24）に供給されて
いるクランプ電圧Vcと比較される。この差動対トランジ
スタQ23、Q24はトランジスタQ25に与えられるクランプ
パルスＰ（ビデオ信号のペデスタル部分又はシンクチッ
プ部分に対応する）によって動作状態にされる。The video signal supplied to the pin terminal T1 passes through the emitter follower transistor Q21 and the differential pair of transistors Q23,2.
4 is compared with the clamp voltage Vc given to one side (Q23) and supplied to the other side (Q24). The differential pair transistors Q23 and Q24 are activated by the clamp pulse P (corresponding to the pedestal portion or sync tip portion of the video signal) applied to the transistor Q25.
作動対Q23、24の出力はビデオ信号の直流レベルとク
ランプ電圧Vcとの間に差があるとき変化し、その誤差分
がピン端子T2に接続されたコンデンサＣに蓄積される。
コンデンサＣの端子電位は差動対トランジスタQ26〜29
によって電流出力に変換され、カレントミラー対Q30、3
2を介して電流源Ｉに与えられる。この電流源Ｉは可変
インピーダンス素子としてのトランジスタQ33のエミッ
タが接続されていて、そのコレクタがビデオ入力端子T1
に接続されている。The output of the operating pair Q23, 24 changes when there is a difference between the DC level of the video signal and the clamp voltage Vc, and the error is stored in the capacitor C connected to the pin terminal T2.
The terminal potential of the capacitor C is a differential pair transistor Q26 to 29.
Converted to a current output by the current mirror pair Q30, 3
2 to the current source I. This current source I is connected to the emitter of a transistor Q33 as a variable impedance element, and its collector is connected to the video input terminal T1.
It is connected to the.
従ってクランプパルスＰの区間以外では、コンデンサ
Ｃの端子電位に対応した直流電圧がトランジスタQ33の
コレクタ、即ち、ビデオ入力端子T1に生じている。クラ
ンプパルスＰの区間では、差動対トランジスタQ23、24
が動作状態になって、上述のようにクランプ誤差があれ
ば、コンデンサＣの端子電圧が変化し、その変化がカレ
ントミラー対のトランジスタQ32の電流変化となる。電
流源Ｉの電流を一定にすると、上記電流変化に対応した
コレクタ電流の変化がトランジスタQ33に生じ、コレク
タ電流が変化して端子T1における直流電圧が変化する。Therefore, a DC voltage corresponding to the terminal potential of the capacitor C is generated in the collector of the transistor Q33, that is, the video input terminal T1 except the section of the clamp pulse P. In the section of the clamp pulse P, the differential pair transistors Q23, 24
Becomes an operating state, and if there is a clamp error as described above, the terminal voltage of the capacitor C changes, and the change becomes the current change of the transistor Q32 of the current mirror pair. When the current of the current source I is made constant, a change in the collector current corresponding to the above current change occurs in the transistor Q33, the collector current changes, and the DC voltage at the terminal T1 changes.
この結果、入力ビデオの直流レベルがクランプ電圧Vc
と一致するようにループが作動し、クランプが達成され
る。クランプされたビデオ信号はエミッタホロワ・トラ
ンジスタQ22から導出される。As a result, the DC level of the input video changes to the clamp voltage Vc.
The loop is actuated to coincide with and clamping is achieved. The clamped video signal is derived from the emitter follower transistor Q22.
上述のように公知の帰還形クランプ回路は、IC化した
とき、外部接続のピン端子を少くとも２つ必要とする。As described above, the known feedback clamp circuit requires at least two pin terminals for external connection when integrated into an IC.
本発明は、端子を１つにすること、即ち、ビデオ入力
端子とクランプコンデンサの接続端子とを共用すること
を目的とする。It is an object of the present invention to have one terminal, that is, to share a video input terminal and a connection terminal of a clamp capacitor.
本発明の帰還形クランプ回路は、第１図、第２図に示
すように、入力コンデンサを通じて供給された入力信号
電圧と、基準電圧源Vcから供給されるクランプ電圧とを
比較する第１のコンパレータ２と、該第１のコンパレー
タ２の出力と基準電流Irとを比較して、上記入力信号電
圧とクランプ電圧との差に応じた方向と大きさの出力電
流Ifを形成する第２のコンパレータ４と、クランプ区間
において、上記第２のコンパレータ４の出力電流を上記
入力コンデンサＣに帰還する帰還手段５とを有し、上記
入力コンデンサの一端からクランプ出力を取り出すこと
を特徴とする。The feedback clamp circuit of the present invention, as shown in FIGS. 1 and 2, is a first comparator that compares an input signal voltage supplied through an input capacitor with a clamp voltage supplied from a reference voltage source Vc. 2 and the second comparator 4 for comparing the output of the first comparator 2 with the reference current Ir to form the output current If having a direction and magnitude corresponding to the difference between the input signal voltage and the clamp voltage. And a feedback means 5 for returning the output current of the second comparator 4 to the input capacitor C in the clamp section, and the clamp output is taken out from one end of the input capacitor.
〔作用〕 第１のコンパレータ２において入力信号電圧とクラン
プ電圧との間で差が検出された場合、第２のコンパレー
タ４において差に応じた方向と大きさの出力電流Ifが形
成され、この出力電流が信号入力のコンデンサＣに帰還
されることにより、差がなくなるようにコンデンサの直
流電圧が制御される。例えば、入力信号電圧がクランプ
電圧より大きければ、コンパレータ２における負の差出
力によりコンパレータ４の出力に流入する方向の出力電
流が形成され、これが入力のコンデンサＣに帰還されて
コンデンサの保持電圧が放電され、その一端における入
力信号電圧が引き下げられる。逆に、入力信号電圧がク
ランプ電圧より小さければ、コンパレータ２における正
の差出力によりコンパレータ４の出力から流出する方向
の出力電流が形成され、これにより入力のコンデンサＣ
が充電され、その一端における入力信号電圧が引き上げ
られる。安定状態では、入力信号電圧とクランプ電圧と
が一致し、コンパレータ４の出力電流はゼロとなる。こ
のようにクランプ誤差情報を電流帰還する構成により、
接地基準でない入力のコンデンサＣを、クランプのため
の直流電圧保持用（ホールド用）のコンデンサとしても
利用することができるので、部品数が削減されると共
に、クランプ回路をIC化したとき端子構成が簡略にな
る。[Operation] When a difference between the input signal voltage and the clamp voltage is detected in the first comparator 2, the second comparator 4 forms an output current If having a direction and magnitude corresponding to the difference, and this output By feeding back the current to the signal input capacitor C, the DC voltage of the capacitor is controlled so that there is no difference. For example, if the input signal voltage is higher than the clamp voltage, an output current in the direction of flowing into the output of the comparator 4 is formed by the negative difference output of the comparator 2, and this is fed back to the input capacitor C to discharge the holding voltage of the capacitor. Then, the input signal voltage at one end is lowered. On the contrary, when the input signal voltage is smaller than the clamp voltage, the positive difference output in the comparator 2 forms an output current in the direction flowing out from the output of the comparator 4, whereby the input capacitor C
Is charged, and the input signal voltage at one end thereof is raised. In the stable state, the input signal voltage and the clamp voltage match, and the output current of the comparator 4 becomes zero. In this way, by the configuration that current feedback of the clamp error information,
Since the input capacitor C that is not the ground reference can also be used as a capacitor for holding (holding) the DC voltage for clamping, the number of parts is reduced and the terminal configuration when the clamp circuit is integrated into an IC is reduced. It becomes simple.
第１図に本発明の帰還形クランプ回路の原理ブロック
図を示す。第１図において、入力端子T1に入力コンデン
サＣを結合して、この入力コンデンサＣを介してビデオ
信号を供給する。入力ビデオ信号はアンプ１からコンパ
レータ２に与えられ、クランプ用基準電圧Vcと比較され
る。その誤差出力は電圧−電流回路３で電流Icに変換さ
れ、更にコンパレータ４において基準電流Irと比較され
る。比較効果の誤差電流Ifは帰還路５を介して端子T1に
与えられ、コンデンサＣを充放電する。この帰還ループ
により、ビデオ信号の例えばペデスタルの直流レベルと
クランプ電圧Vcとが一致するように自動調整が行われ
る。FIG. 1 shows a block diagram of the principle of the feedback clamp circuit of the present invention. In FIG. 1, an input capacitor C is coupled to the input terminal T1 and a video signal is supplied via this input capacitor C. The input video signal is given from the amplifier 1 to the comparator 2 and compared with the clamp reference voltage Vc. The error output is converted into a current Ic by the voltage-current circuit 3, and further compared with the reference current Ir by the comparator 4. The error current If of the comparison effect is given to the terminal T1 via the feedback path 5 to charge and discharge the capacitor C. With this feedback loop, automatic adjustment is performed so that the DC level of the pedestal of the video signal and the clamp voltage Vc match.
帰還路５にはスイッチ６が挿入されていて、同期信号
直のペデスタル区間に対応するクランプパルスＰによっ
てこのスイッチ６が閉じ、帰還制御が行われる。ペデス
タル以外の区間では、スイッチ６が開き、コンデンサＣ
の一端の直流レベルが保持される。従ってペデスタル電
位がクランプ電圧Vcと一致しているビデオ信号がアンプ
１からクランプ出力として導出される。A switch 6 is inserted in the feedback path 5, and the switch 6 is closed by the clamp pulse P corresponding to the pedestal section immediately after the synchronization signal, and feedback control is performed. In sections other than the pedestal, the switch 6 opens and the capacitor C
The DC level at one end of is maintained. Therefore, a video signal whose pedestal potential matches the clamp voltage Vc is derived from the amplifier 1 as a clamp output.
第２図は第１図の具体回路で、トランジスタQ11と電
流源12とでエミッタホロワ形のアンプ１が構成されてい
る。このアンプ１の出力は、トランジスタＱ対12、13及
び電流源I3で構成されたコンパレータ２にて、トランジ
スタQ14を介して供給されるクランプ電圧Vcと比較され
る。スイッチ５を構成するトランジスタQ15のベースに
クランプパルスＰ（負極性）が供給されて、Q15がオフ
になったときに、コンパレータ２が動作状態となる。FIG. 2 is a specific circuit of FIG. 1, in which the transistor Q11 and the current source 12 constitute an emitter follower type amplifier 1. The output of the amplifier 1 is compared with the clamp voltage Vc supplied through the transistor Q14 in the comparator 2 including the transistor Q pairs 12 and 13 and the current source I3. When the clamp pulse P (negative polarity) is supplied to the base of the transistor Q15 forming the switch 5 and the Q15 is turned off, the comparator 2 is in the operating state.
コンパレータ２の出力は、カレントミラー対のトラン
ジスタQ16、17によって構成された電圧−電流変換回路
３を介して誤差電流Icとして取出される。電流源I3の定
電流値をIsとし、入力ビデオ信号のペデスタル電位をVi
とすると、誤差電流Icは、 となる（q:単位電荷、k:ボルツマン定数）。The output of the comparator 2 is taken out as an error current Ic via the voltage-current conversion circuit 3 constituted by the transistors Q16 and 17 of the current mirror pair. Let Is be the constant current value of the current source I3 and Vi be the pedestal potential of the input video signal.
Then, the error current Ic is (Q: unit charge, k: Boltzmann constant).
誤差電流Icは、トランジスタ対Q18、19および電流源
Ｉ4から成るコンパレータ４に導入されて、電流源Ｉ4に
よって設定された基準電流Irと比較される。このコンパ
レータ４の一方のトランジスタQ19のベースにはクラン
プパルスＰが供給されていて、クランプ区間でオフにな
り、他方のトランジスタQ18がオンとなる。従って誤差
電流Icと基準電流Irとの差が帰還電流Ifとして、Q18の
コレクタから流出又は流入する。The error current Ic is introduced into the comparator 4 consisting of the transistor pair Q18, 19 and the current source I 4 and compared with the reference current Ir set by the current source I 4 . The clamp pulse P is supplied to the base of one transistor Q19 of the comparator 4, and is turned off in the clamp section, and the other transistor Q18 is turned on. Therefore, the difference between the error current Ic and the reference current Ir flows out or flows in from the collector of Q18 as the feedback current If.
If＝Ic−Ir この帰還電流Ifは帰還路５を通じて入力端子T1に供給
され、端子T1に接続されたコンデンサＣを充放電する。If = Ic-Ir This feedback current If is supplied to the input terminal T1 through the feedback path 5 to charge / discharge the capacitor C connected to the terminal T1.
電流源Ｉ4の基準電流IrをIoとし、コンパレータ２の
電流源Ｉ3の電流を2Ioとすると、 である。従って帰還ループが作動しているとき、クラン
プ電圧Vcと入力ペデスタルレベルViとが一致すると、Ic
＝Ioとなり、Ifは零になる。従ってこの状態でクランプ
が達成され、コンデンサＣの充放電が停止する。If the reference current Ir of the current source I 4 is Io and the current of the current source I 3 of the comparator 2 is 2Io, Is. Therefore, when the clamp voltage Vc and the input pedestal level Vi match when the feedback loop is operating, Ic
= Io and If becomes zero. Therefore, clamping is achieved in this state, and charging / discharging of the capacitor C is stopped.
クランプパルスＰが高レベルの区間では、コンパレー
タ２のトランジスタQ12、13、電圧−電流回路３のトラ
ンジスタQ16、17及びコンパレータ４のトランジスタQ18
が夫々オフとなるから、帰還路５は端子T1から見て高イ
ンピーダンスになり、ビデオ入力の直流レベルはコンデ
ンサＣに保持された直流電圧に固定される。While the clamp pulse P is at the high level, the transistors Q12 and 13 of the comparator 2, the transistors Q16 and 17 of the voltage-current circuit 3 and the transistor Q18 of the comparator 4 are included.
Are turned off, the feedback path 5 has a high impedance when viewed from the terminal T1, and the DC level of the video input is fixed to the DC voltage held by the capacitor C.
クランプ出力は、入力ピン端子T1に連なるトランジス
タQ10と電流源I1から成るエミッタホロワを通じて後段
回路に導出される。The clamp output is led to the latter stage circuit through the emitter follower composed of the transistor Q10 connected to the input pin terminal T1 and the current source I1.
本発明は上述のように、信号入力用の入力（カップリ
ング）コンデンサとクランプ用の直流電圧保持（ホール
ド）コンデンサを併用したので、クランプ回路をIC化し
たときに、クランプコンデンサ用の端子ピンを設ける必
要がなく、信号入力の端子ピンにカップリングコンデン
サ兼ホールドコンデンサを接続すればよく、従ってIC化
に最適であり、またコンデンサの部品点数も削減でき、
コスト低減が図れる。As described above, the present invention uses the input (coupling) capacitor for signal input and the DC voltage holding (hold) capacitor for clamping together. Therefore, when the clamp circuit is integrated into an IC, the terminal pin for the clamp capacitor is It is not necessary to provide it, and it suffices to connect a coupling capacitor and a hold capacitor to the signal input terminal pins. Therefore, it is ideal for IC implementation, and the number of capacitor parts can be reduced.
Cost reduction can be achieved.
第１図は本発明の帰還形クランプ回路のブロック図、第
２図は詳細回路図、第３図は従来の帰還形クランプ回路
の回路図である。 なお図面に用いられた符号において、 １……アンプ 2,4……コンパレータ ３……電圧−電流変換回路 ５……帰還路 ６……スイッチ である。FIG. 1 is a block diagram of a feedback type clamp circuit of the present invention, FIG. 2 is a detailed circuit diagram, and FIG. 3 is a circuit diagram of a conventional feedback type clamp circuit. In the reference numerals used in the drawings, 1 ... Amplifier 2, 4 ... Comparator 3 ... Voltage-current conversion circuit 5 ... Feedback path 6 ... Switch.
Claims (1)
号電圧と、基準電圧源から供給されるクランプ電圧とを
比較する第１のコンパレータと、 該第１のコンパレータの出力と基準電流とを比較して、
上記入力信号電圧とクランプ電圧との差に応じた方向と
大きさの出力電流を形成する第２のコンパレータと、 クランプ区間において、上記第２のコンパレータの出力
電流を上記入力コンデンサに帰還する帰還手段とを有
し、 上記入力コンデンサの一端からクランプ出力を取り出す
ことを特徴とする帰還形クランプ回路。1. A first comparator for comparing an input signal voltage supplied through an input capacitor with a clamp voltage supplied from a reference voltage source, and comparing an output of the first comparator with a reference current. ,
A second comparator for forming an output current having a direction and magnitude corresponding to the difference between the input signal voltage and the clamp voltage; and a feedback means for feeding back the output current of the second comparator to the input capacitor in the clamp section. And a clamp output from the one end of the input capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62140683A JP2508533B2 (en) | 1987-06-04 | 1987-06-04 | Feedback type clamp circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62140683A JP2508533B2 (en) | 1987-06-04 | 1987-06-04 | Feedback type clamp circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63303577A JPS63303577A (en) | 1988-12-12 |
| JP2508533B2 true JP2508533B2 (en) | 1996-06-19 |
Family
ID=15274325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62140683A Expired - Fee Related JP2508533B2 (en) | 1987-06-04 | 1987-06-04 | Feedback type clamp circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508533B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2668928B2 (en) * | 1988-04-12 | 1997-10-27 | ソニー株式会社 | Sync separation circuit |
| JP2863597B2 (en) * | 1990-03-30 | 1999-03-03 | 株式会社東芝 | Clamp circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127117A (en) * | 1976-04-19 | 1977-10-25 | Matsushita Electric Ind Co Ltd | Vided amplifier |
| JPH0793698B2 (en) * | 1985-11-13 | 1995-10-09 | キヤノン株式会社 | Feed back clamp circuit |
-
1987
- 1987-06-04 JP JP62140683A patent/JP2508533B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63303577A (en) | 1988-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2508533B2 (en) | Feedback type clamp circuit | |
| KR100291237B1 (en) | Clamp circuit | |
| JP2931701B2 (en) | Clamp circuit | |
| US5500688A (en) | Synchronizing signal clamping circuit of image signal processing integrated circuit | |
| JP3111192B2 (en) | Vertical sync signal separation circuit | |
| JP2739953B2 (en) | Video signal clamp device | |
| JP2540849B2 (en) | Video signal processing circuit | |
| KR930004712Y1 (en) | Hold voltage holding circuit | |
| JPS5999879A (en) | Dc restorer | |
| JPH0139014Y2 (en) | ||
| JP3073619B2 (en) | Sample hold circuit | |
| JP3283891B2 (en) | Clamp circuit | |
| JP3065459B2 (en) | Offset removal circuit | |
| JP2982192B2 (en) | Clamp circuit | |
| JPH0353708A (en) | Filter circuit | |
| JPS6057600A (en) | Sample hold circuit | |
| JPS6316775A (en) | Clamping circuit | |
| JPS6333358B2 (en) | ||
| JPH03283195A (en) | Sample and hold circuit | |
| JP2000101869A (en) | Clamp circuit | |
| JPH03154479A (en) | Clamp circuit | |
| JPS63208374A (en) | Clamping device | |
| GB2245793A (en) | Controlling or deriving direct current level of video signals | |
| JPS5951670A (en) | Dc voltage reproducer | |
| JPH0568154B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |